Rechnerstrukturen, Teil 1
|
|
|
- Paulina Bruhn
- vor 5 Jahren
- Abrufe
Transkript
1 Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 18/19 Prof. Dr. Jian- Jia Chen Fakultät für Informatik Technische Universität Dortmund jian- jia.chen@cs.uni-.de
2 Übersicht 1. Organisatorisches 2. Einleitung 3. Repräsentation von Daten 4. Boolesche Funktionen und Schaltnetze 5. Rechnerarithmetik 6. Optimierung von Schaltnetzen 7. Programmierbare Bausteine 8. Synchrone Schaltwerke - 2 -
3 7. Programmierbare Bausteine 7. Programmierbare Bausteine 1. Einleitung 2. Grundbausteine 3. Realisierung von Monomen und Polynomen 4. PLA als Speicher 5. Software PLAs - 3 -
4 7.1 Einleitung Realisierung von Schaltnetzen Gedanken zur Anwendung 1. Problem 2. boolesche Funktion 3. Schaltnetz- Entwurf 4. Schaltnetz- Realisierung Realisierungen hoch- integrierte Schaltung teuer Lohnt sich nur bei großen Stückzahlen. direkte Umsetzung mit Gattern umständlich - 4 -
5 7.1 Einleitung Realisierung mit Gattern - 5 -
6 7.1 Einleitung Realisierung mit Gattern Quelle: en.wikibooks.org/wiki/microprocessor_design/alu, Autor: Poil - 6 -
7 7.1 Einleitung Realisierung mit Gattern - 7 -
8 7.1 Einleitung Alternative Realisierung durch massenhaft produzierte darum preisgünstige nach der Fertigstellung in ihrer Funktion noch beeinflussbare funktional vollständige also universelle Standardbausteine Programmable Logic Array (PLA) Varianten PAL, PROM, FPGA,... (zum Teil eingeschränkte Funktionalität) - 8 -
9 7.1 Einleitung Programmable Logic Array (PLA) Datenblatt von Lattice - 9 -
10 7. Programmierbare Bausteine 7. Programmierbare Bausteine 1. Einleitung 2. Grundbausteine 3. Realisierung von Monomen und Polynomen 4. PLA als Speicher 5. Software PLAs
11 7.2 Grundbausteine PLA Grundbausteine Name Typ f 1 x, y f 2 x, y Identer 0 y x Addierer 1 x y x Multiplizierer 2 y x y Negat- Multiplizierer 3 y x y Funktional vollständig?
12 7.2 Grundbausteine PLA Grundbausteine Name Typ f 1 x, y f 2 x,y Identer 0 y x Addierer 1 x y x Multiplizierer 2 y x y Negat- Multiplizierer 3 y x y Funktional vollständig! UND- Verknüpfung: Typ 2, f - x, y = x y ODER- Verknüpfung: Typ 1, f 0 x, y = x y Negation: Typ 3, f - 1, y = 1 y = y
13 7.2 Grundbausteine Aufbau eines PLA
14 7.2 Grundbausteine PLA für f : {0, 1} 3 {0, 1} Wie wählt man die Bausteintypen?
15 7. Programmierbare Bausteine 7. Programmierbare Bausteine 1. Einleitung 2. Grundbausteine 3. Realisierung von Monomen und Polynomen 4. PLA als Speicher 5. Software PLAs
16 7.3 Realisierung von Monomen und Polynomen Auswahl der Bausteine Feststellung Erinnerung jede Funktion als Polynom darstellbar Polynom = Disjunktion einiger Monome Erster Schritt Wie realisieren wir Monome? exemplarisch am Beispiel x 1 x5 2 x
17 7.3 Realisierung von Monomen und Polynomen Realisierung von Monomen Beispiel: Monom x 1 x5 2 x 4 1 Name Typ f r o, l f u o,l Identer 0 l o Addierer 1 l o o Multiplizierer 2 l o l Negat- Multiplizierer 3 l o l x 1 x 2 x 3 x
18 7.3 Realisierung von Monomen und Polynomen Realisierung von Monomen Beispiel: Monom x 1 x5 2 x x 1 x 1 Name Typ f r o, l f u o,l Identer 0 l o Addierer 1 l o o Multiplizierer 2 l o l Negat- Multiplizierer 3 l o l x 2 1 x 1 = x 1 x 3 x
19 7.3 Realisierung von Monomen und Polynomen Realisierung von Monomen Beispiel: Monom x 1 x5 2 x x 1 x 1 Name Typ f r o, l f u o,l Identer 0 l o Addierer 1 l o o Multiplizierer 2 l o l Negat- Multiplizierer 3 l o l 3 1 x 1 = x 1 x 2 x 2 x 1 x 2 = x 1 x 2 x 3 x
20 7.3 Realisierung von Monomen und Polynomen Realisierung von Monomen Beispiel: Monom x 1 x5 2 x x 1 x 1 Name Typ f r o, l f u o,l Identer 0 l o Addierer 1 l o o Multiplizierer 2 l o l Negat- Multiplizierer 3 l o l 3 1 x 1 = x 1 x 2 x 2 0 x 1 x 2 = x 1 x 2 x 3 x 3 x 1 x 2 x
21 7.3 Realisierung von Monomen und Polynomen Realisierung von Monomen Beispiel: Monom x 1 x5 2 x x 1 x 1 Name Typ f r o, l f u o,l Identer 0 l o Addierer 1 l o o Multiplizierer 2 l o l Negat- Multiplizierer 3 l o l 3 1 x 1 = x 1 x 2 x 2 0 x 1 x 2 = x 1 x 2 x 3 x 3 x 1 x 2 x 4 2 x 4 x 1 x 2 x 4 = x 1 x 2 x
22 7.3 Realisierung von Monomen und Polynomen Realisierung von Monomen Beispiel: Monom x 1 x5 2 x x 1 x 1 Name Typ f r o, l f u o,l Identer 0 l o Addierer 1 l o o Multiplizierer 2 l o l Negat- Multiplizierer 3 l o l 3 1 x 1 = x 1 x 2 x 2 Monomrealisierung 0 x 1 x 2 = x 1 x 2 x 3 x 3 x 1 x 2 x 4 2 x 4 falls Variable fehlt Typ 0 falls x i vorkommt Typ 2 falls x5 i vorkommt Typ 3 x 1 x 2 x 4 = x 1 x 2 x
23 7.3 Realisierung von Monomen und Polynomen Realisierung von Polynomen Beobachtung für f : {0, 1} > {0, 1} k verschiedene Monome m 1, m 2,..., m k in n Zeilen und k Spalten realisierbar Wie können wir f realisieren, z.b. f = m 1 m 2 m 4?
24 7.3 Realisierung von Monomen und Polynomen Realisierung von Polynomen Beispiel: Polynom f = m 1 m 2 m 4 Name Typ f r o, l f u o,l Identer 0 l o Addierer 1 l o o Multiplizierer 2 l o l Negat- Multiplizierer 3 l o l m 1 m 2 m 3 m
25 7.3 Realisierung von Monomen und Polynomen Realisierung von Polynomen Beispiel: Polynom f = m 1 m 2 m 4 Name Typ f r o, l f u o,l Identer 0 l o Addierer 1 l o o Multiplizierer 2 l o l Negat- Multiplizierer 3 l o l m 1 m 2 m 3 m m 0 = m
26 7.3 Realisierung von Monomen und Polynomen Realisierung von Polynomen Beispiel: Polynom f = m 1 m 2 m 4 Name Typ f r o, l f u o,l Identer 0 l o Addierer 1 l o o Multiplizierer 2 l o l Negat- Multiplizierer 3 l o l m 1 m 2 m 3 m m 0 m 0 m
27 7.3 Realisierung von Monomen und Polynomen Realisierung von Polynomen Beispiel: Polynom f = m 1 m 2 m 4 Name Typ f r o, l f u o,l Identer 0 l o Addierer 1 l o o Multiplizierer 2 l o l Negat- Multiplizierer 3 l o l m 1 m 2 m 3 m m 0 m 0 m - m 0 m
28 7.3 Realisierung von Monomen und Polynomen Realisierung von Polynomen Beispiel: Polynom f = m 1 m 2 m 4 Name Typ f r o, l f u o,l Identer 0 l o Addierer 1 l o o Multiplizierer 2 l o l Negat- Multiplizierer 3 l o l m 1 m 2 m 3 m m 0 m 0 m - m 0 m - m 0 m - m A
29 7.3 Realisierung von Monomen und Polynomen Realisierung von Polynomen Beispiel: Polynom f = m 1 m 2 m 4 Name Typ f r o, l f u o,l Identer 0 l o Addierer 1 l o o Multiplizierer 2 l o l Negat- Multiplizierer 3 l o l m 1 m 2 m 3 m m 0 m 0 m - m 0 m - m 0 m - m A Warum ein Grundbaustein für das Weglassen eines Monoms?
30 7.3 Realisierung von Monomen und Polynomen Realisierung von Polynomen Beispiel: Polynom f = m 1 m 2 m 4 Name Typ f r o, l f u o,l Identer 0 l o Addierer 1 l o o Multiplizierer 2 l o l Negat- Multiplizierer 3 l o l m 1 m 2 m 3 m m 0 m 0 m - m 0 m - m 0 m - m A m 1 m 2 m 3 m 4 Warum ein Grundbaustein für das Weglassen eines Monoms?
31 7.3 Realisierung von Monomen und Polynomen PLA: ein konkretes Beispiel
32 7.3 Realisierung von Monomen und Polynomen PLA: ein konkretes Beispiel
33 7.3 Realisierung von Monomen und Polynomen Realisierung von Polynomen Beobachtung 1 für f : {0, 1} > {0, 1} k verschiedene Monome m 1, m 2,..., m k in n+1 Zeilen und k Spalten realisierbar Beobachtung 2 Wir können jede Funktion f : {0, 1} > {0, 1} B, für deren Polynom insgesamt k Implikanten ausreichen, mit einem PLA mit n + m Zeilen und k Spalten realisieren
34 7. Programmierbare Bausteine 7. Programmierbare Bausteine 1. Einleitung 2. Grundbausteine 3. Realisierung von Monomen und Polynomen 4. PLA als Speicher 5. Software PLAs
35 7.4 PLA als Speicher PLA als ROM Aufgabe: Speichere 2 > Wörter der Länge m. w 0 = w 0,0 w 0,1 w 0,2 w 0,m 1 {0, 1} B w 1 = w 1,0 w 1,1 w 1,2 w 1,m 1 {0, 1} B w 2 = w 2,0 w 2,1 w 2,2 w 2,m 1 {0, 1} B w 2 n 1 = w 2 n 1,0 w 2 n 1,1 w 2 n 1,2 w 2 n 1,m 1 {0, 1} B Benutze Beobachtung Adressierung PLA mit n + m Zeilen, 2 > Spalten m 2 > Zellen für m 2 > zu speichernde Bits mindestens erforderlich mit jeweils n Bits in n zusätzlichen Zeilen
36 7.4 PLA als Speicher Beispiel n = 3, m = 6 2 D = 8 Wörter jeweils 6 Bits
37 7.4 PLA als Speicher Beispiel n = 3, m = 6 2 D = 8 Wörter jeweils 6 Bits
38 7.4 PLA als Speicher Beispiel n = 3, m = 6 2 D = 8 Wörter jeweils 6 Bits Beispiel lies w
39 7.4 PLA als Speicher Beispiel n = 3, m = 6 2 D = 8 Wörter jeweils 6 Bits Beispiel lies w 5 5 = (101) 2 x 2 = 1 x 1 = 0 x 0 =
40 7.4 PLA als Speicher Beispiel n = 3, m = 6 2 D = 8 Wörter jeweils 6 Bits Beispiel lies w 5 5 = (101) 2 x 2 = 1 x 1 = 0 x 0 =
41 7.4 PLA als Speicher Beispiel n = 3, m = 6 2 D = 8 Wörter jeweils 6 Bits Beispiel lies w 5 5 = (101) 2 x 2 = 1 x 1 = 0 x 0 =
42 7.4 PLA als Speicher Beispiel n = 3, m = 6 2 D = 8 Wörter jeweils 6 Bits Beispiel lies w 5 5 = (101) 2 x 2 = 1 x 1 = 0 x 0 =
43 7.4 PLA als Speicher Beispiel n = 3, m = 6 2 D = 8 Wörter jeweils 6 Bits Beispiel lies w 5 : 5 = (101) 2 x 2 = 1 x 1 = 0 x 0 = 1 Anmerkung PLAs mit festem UND- Teil werden als PROM verkauft
44 7.4 PLA als Speicher Zwischen- Fazit PLAs PLAs sind preiswerte, universelle Bausteine, die beliebige boolesche Funktionen leicht realisierbar machen, Minimalpolynomdarstellungen motivieren, Speicherung von 2 > Wörtern der Länge m in einem (n + m) 2 > - PLA erlauben. Nachteil nur einmal programmierbar Wie kann man PLAs beliebig neu programmierbar machen?
45 7. Programmierbare Bausteine 7. Programmierbare Bausteine 1. Einleitung 2. Grundbausteine 3. Realisierung von Monomen und Polynomen 4. PLA als Speicher 5. Software PLAs
46 7.5 Software PLAs Software- PLAs Beobachtung vier verschiedene Typen, mit zwei Bits codierbar Idee erweitere PLA- Baustein um zwei zusätzliche Eingaben, die den Baustein- Typ codieren
47 7.5 Software PLAs Software- PLAs Beobachtung vier verschiedene Typen, mit zwei Bits codierbar Idee erweitere PLA- Baustein um zwei zusätzliche Eingaben, die den Baustein- Typ codieren Lösung f 1 und f 2 als Funktionen von (s, t, x, y) darstellen f 1 (s, t, x, y) = y s t x f 2 (s, t, x, y) = s x t xy txym
48 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen Vorgehensweise Typ f 1 x,y f 2 x, y 0 y x 1 x y x 2 y x y 3 y x y
49 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen Vorgehensweise 1. Nachdenken über Kodierungen 2. Funktionstabelle 3. KV- Diagramm erstellen 4. KV- Diagramm bearbeiten 5. Primimplikanten aufstellen 6. Minimale Überdeckung finden 7. Schaltung realisieren Typ f 1 x,y f 2 x, y 0 y x 1 x y x 2 y x y 3 y x y
50 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen 1. Nachdenken über Kodierungen Typ f 1 x,y f 2 x, y 0 y x 1 x y x 2 y x y 3 y x y
51 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen 1. Nachdenken über Kodierungen Typ f 1 x,y f 2 x, y 0 y x 1 x y x 2 y x y 3 y x y Wir betrachten beide Funktionen getrennt 4 unterschiedliche Funktionen Kodierung der Funktion mittels zwei Bits (s, t) jede Funktion hat zusätzlich zwei Eingangsvariablen (x, y) f 1 und f 2 haben dann jeweils 4 Eingangsvariablen (s, t, x, y) f 1 und f 2 haben dann jeweils 1 Ausgangsvariable
52 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen Vorgehensweise 1. Nachdenken über Kodierungen 2. Funktionstabelle 3. KV- Diagramm erstellen 4. KV- Diagramm bearbeiten 5. Primimplikanten aufstellen 6. Minimale Überdeckung finden 7. Schaltung realisieren Typ f 1 x,y f 2 x, y 0 y x 1 x y x 2 y x y 3 y x y
53 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen 2. Funktionstabelle Typ f 1 x,y f 2 x, y 0 y x 1 x y x 2 y x y 3 y x y s t x y f s t x y f
54 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen Vorgehensweise 1. Nachdenken über Kodierungen 2. Funktionstabelle 3. KV- Diagramm erstellen 4. KV- Diagramm bearbeiten 5. Primimplikanten aufstellen 6. Minimale Überdeckung finden 7. Schaltung realisieren Typ f 1 x,y f 2 x, y 0 y x 1 x y x 2 y x y 3 y x y
55 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen 3. KV- Diagramm erstellen (1. Hälfte) Typ f 1 x,y f 2 x, y 0 y x 1 x y x 2 y x y 3 y x y s t x y f
56 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen 3. KV- Diagramm erstellen (1. Hälfte) Typ f 1 x,y f 2 x, y 0 y x 1 x y x 2 y x y 3 y x y x y s t s t x y f
57 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen 3. KV- Diagramm erstellen (2. Hälfte) Typ f 1 x,y f 2 x, y 0 y x 1 x y x 2 y x y 3 y x y x y s t s t x y f
58 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen 3. KV- Diagramm erstellen (2. Hälfte) Typ f 1 x,y f 2 x, y 0 y x 1 x y x 2 y x y 3 y x y x y s t s t x y f
59 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen Vorgehensweise 1. Nachdenken über Kodierungen 2. Funktionstabelle 3. KV- Diagramm erstellen 4. KV- Diagramm bearbeiten 5. Primimplikanten aufstellen 6. Minimale Überdeckung finden 7. Schaltung realisieren Typ f 1 x,y f 2 x, y 0 y x 1 x y x 2 y x y 3 y x y
60 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen 4. KV- Diagramm bearbeiten Typ f 1 x,y f 2 x, y 0 y x 1 x y x 2 y x y 3 y x y x y s t
61 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen 4. KV- Diagramm bearbeiten Typ f 1 x,y f 2 x, y 0 y x 1 x y x 2 y x y 3 y x y x y s t
62 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen Vorgehensweise 1. Nachdenken über Kodierungen 2. Funktionstabelle 3. KV- Diagramm erstellen 4. KV- Diagramm bearbeiten 5. Primimplikanten aufstellen 6. Minimale Überdeckung finden 7. Schaltung realisieren Typ f 1 x,y f 2 x, y 0 y x 1 x y x 2 y x y 3 y x y
63 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen 5. Primimplikanten aufstellen Typ f 1 x,y f 2 x, y 0 y x 1 x y x 2 y x y 3 y x y x y s t
64 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen 5. Primimplikanten aufstellen Typ f 1 x,y f 2 x, y 0 y x 1 x y x 2 y x y 3 y x y x y s t y stx
65 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen Vorgehensweise 1. Nachdenken über Kodierungen 2. Funktionstabelle 3. KV- Diagramm erstellen 4. KV- Diagramm bearbeiten 5. Primimplikanten aufstellen 6. Minimale Überdeckung finden 7. Schaltung realisieren Typ f 1 x,y f 2 x, y 0 y x 1 x y x 2 y x y 3 y x y
66 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen 6. Minimale Überdeckung finden Typ f 1 x,y f 2 x, y 0 y x 1 x y x 2 y x y 3 y x y s t x y y stx minimale Überdeckung f 1 s, t, x, y = y stx
67 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen Vorgehensweise 1. Nachdenken über Kodierungen 2. Funktionstabelle 3. KV- Diagramm erstellen 4. KV- Diagramm bearbeiten 5. Primimplikanten aufstellen 6. Minimale Überdeckung finden 7. Schaltung realisieren Typ f 1 x,y f 2 x, y 0 y x 1 x y x 2 y x y 3 y x y
68 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen 7. Schaltung realisieren Typ f 1 x,y f 2 x, y 0 y x 1 x y x 2 y x y 3 y x y f 1 s, t, x, y = y stx s 1 t x y & >1 f
69 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen Vorgehensweise analog für f2 1. Nachdenken über Kodierungen 2. Funktionstabelle 3. KV- Diagramm erstellen 4. KV- Diagramm bearbeiten 5. Primimplikanten aufstellen 6. Minimale Überdeckung finden 7. Schaltung realisieren Typ f 1 x,y f 2 x, y 0 y x 1 x y x 2 y x y 3 y x y
70 7.5 Software PLAs Software- PLAs Bemerkung zum Einsatz Beobachtung für ein n m- PLA werden zur Programmierung 2nm Bits gebraucht. Man kann diese 2nm Bits gut in einem PROM speichern. Fazit einfache und günstige Realisierung von booleschen Funktionen besonders geeignet für kleine Stückzahlen besonders geeignet bei nur temporärem Gebrauch
71 7.5 Software PLAs Varianten von PLAs PAL (Programmable Array Logic) PLA nur UND- Array ist programmierbar einmal programmierbar GAL (Generic Array Logic) PLA nur UND- Array ist programmierbar löschbar (UV- Licht oder elektrisch) CPLD (Complex Programmable Logic Device) programmierbare AND/OR- Matrix programmierbare Rückkopplung Ein- /Ausgabeblöcke aus Registern FPGA (Field Programmable Gate Array) ähnlich CPLD, aber beliebige Funktion im Grundbaustein realisierbar
72 7. Programmierbare Bausteine 7. Programmierbare Bausteine 1. Einleitung 2. Grundbausteine 3. Realisierung von Monomen und Polynomen 4. PLA als Speicher 5. Software PLAs
Rechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 14/15 Prof. Dr Jian-Jia Chen Dr. Lars Hildebrand Fakultät für Informatik Technische Universität Dortmund lars.hildebrand@tu-.de http://ls1-www.cs.tu-.de Übersicht
Rechnerstrukturen WS 2013/14
Rechnerstrukturen WS 2013/14 1 Boolesche Funktionen und Schaltnetze 2 Hazards (Wiederholung/Abschluss) 3 Programmierbare Bausteine Einleitung Einsatz von PLAs 4 Sequenzielle Schaltungen Einleitung Folien
Rechnerstrukturen WS 2012/13
WS 2012/13 Boolesche Funktionen und Schaltnetze Hazards (Wiederholung/Abschluss) Programmierbare Bausteine Einleitung Einsatz von PLAs Sequenzielle Schaltungen Einleitung Hinweis: Folien teilweise a. d.
Rechnerstrukturen. Michael Engel und Peter Marwedel. Sommer TU Dortmund, Fakultät für Informatik
Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik Sommer 2014 Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 15. Mai 2014 1/50 1 Boolesche Funktionen
Rechnerstrukturen. Michael Engel und Peter Marwedel SS TU Dortmund, Fakultät für Informatik
Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik SS 2013 Hinweis: Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 13. Mai 2013 1 Programmierbare
Kapitel 6 Programmierbare Logik. Literatur: Kapitel 6 aus Oberschelp/Vossen, Rechneraufbau und Rechnerstrukturen, 9. Auflage
Kapitel 6 Programmierbare Logik Literatur: Kapitel 6 aus Oberschelp/Vossen, Rechneraufbau und Rechnerstrukturen, 9. Auflage Kapitel 6: Programmierbare Logik und VLSI Seite Kapitel 6: Programmierbare Logik
Hardware Programmierbare Logik
Hardware Programmierbare Logik Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2010/2011 Hardware Programmierbare Logik 1/23
Rechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 14/15 Prof. Dr Jian-Jia Chen Dr. Lars Hildebrand Fakultät für Informatik Technische Universität Dortmund lars.hildebrand@tu-.de http://ls1-www.cs.tu-.de Übersicht
F Programmierbare Logikbausteine
1 Einordnung Ebene 6 Problemorientierte Sprache Ebene 5 Assemblersprache F Programmierbare Logikbausteine Ebene 4 Ebene 3 Ebene 2 Ebene 1 Betriebssystem ISA (Instruction Set Architecture) Mikroarchitektur
F Programmierbare Logikbausteine
1 Einordnung Ebene 6 Problemorientierte Sprache Ebene 5 Assemblersprache F Programmierbare Logikbausteine Ebene 4 Ebene 3 Ebene 2 Ebene 1 Betriebssystem ISA (Instruction Set Architecture) Mikroarchitektur
Rechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 14/15 Prof. Dr Jian-Jia Chen Dr. Lars Hildebrand Fakultät für Informatik Technische Universität Dortmund lars.hildebrand@tu-.de http://ls1-www.cs.tu-.de Übersicht
Rechnerstrukturen, Teil 1
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 18/19 Prof. Dr. Jian- Jia Chen Fakultät für Informatik Technische Universität Dortmund jian- jia.chen@cs.uni-.de http://ls12- www.cs.tu-.de Übersicht 1. Organisatorisches
Teil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
Rechnerstrukturen. Michael Engel und Peter Marwedel SS TU Dortmund, Fakultät für Informatik
Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik SS 203 Hinweis: Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 2. Mai 203 Boolesche Funktionen
F. Technologische Grundlagen
F. Technologische Grundlagen F.1. Einordnung Bisher: - wenige Schaltkreise pro Chip, - feste Verdrahtung. Nun: - Generischer Schaltkreis, - Löschen & programmieren, - Umfangreiche Funktionalität, - Einstellbare
Ab 5.11.: Vorlesung im HSG H.001
Rechnerstrukturen WS 202/3 Ab 5..: Vorlesung im HSG H.00 Boolesche Funktionen und Schaltnetze KV-Diagramme Beschreibung und Beispiel Minimalpolynome Algorithmus von Quine und McCluskey Einleitung, Berechnung
Rechnerstrukturen, Teil 1
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 18/19 Prof. Dr. Jian- Jia Chen Fakultät für Informatik Technische Universität Dortmund jian- jia.chen@cs.uni-.de http://ls12- www.cs.tu-.de Übersicht 1. Organisatorisches
Teil V. Programmierbare Logische Arrays (PLAs)
Teil V Programmierbare Logische Arrays (PLAs) 1 Aufbau von PLAs Programmierbares Logisches Array (PLA): Programmierbarer Einheitsbaustein aufgebaut als ein Gitter (Array) von Basisbausteinen (Zellen).
Teil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
D. Programmierbare Logik
D. Programmierbare Logik Bisher: - wenige Schaltkreise pro Chip, - feste Verdrahtung. Nun: - Generischer Schaltkreis, - Löschen & programmieren, - Umfangreiche Funktionalität, - Einstellbare Logikfunktionen,
FPGA Field Programmable Gate Array im Unterschied zu anderen PLD-Architekturen.
FPGA Field Programmable Gate Array im Unterschied zu anderen PLD-Architekturen. Kasdaghli Ameni Inhalt. Die Klassifizierung von ASIC 2. Simple Programmable Logic Device SPLD 3. Complex Programmable Logic
DuE-Tutorien 4 und 6. Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery. WOCHE 8 AM
DuE-Tutorien 4 und 6 Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery WOCHE 8 AM 11.12.2012 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum
Boolesche Algebra (1)
Boolesche Algebra (1) Definition 1: Sei B = Σ 2 = {0,1} das Alphabet mit den Elementen 0 und 1. Seien auf B die 3 Operatoren einer Algebra wie folgt definiert für x,y aus B: x+y := Max(x,y), x y := Min(x,y),
ASIC Application-Specific Integrated Circuit
ASIC Application-Specific Integrated Circuit Technische Informatik Henning Rob Sonntag, 21. Januar 2018 Agenda Einführung Schaltungsentwurf Arten von ASICs 21.01.2018 ASIC - Henning Rob 2 Agenda Einführung
Boolesche (Schalt-) Algebra (8)
Boolesche (Schalt-) Algebra (8) Karnaugh-Diagramm ist eine graphische Technik zur Darstellung und Vereinfachung von Booleschen Ausdrücken ist eine andere, zweidimensionale Darstellung von Wahrheitstabellen
DuE-Tutorien 17 und 18
DuE-Tutorien 17 und 18 Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery TUTORIENWOCHE 8 AM 23.12.2011 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum
Rechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 15/16
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 15/16 Prof. Dr Jian-Jia Chen Dr. Lars Hildebrand Fakultät für Informatik Technische Universität Dortmund lars.hildebrand@tu-.de http://ls1-www.cs.tu-.de Übersicht
Rechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 15/16
Rechnerstrukturen, Teil Vorlesung 4 SWS WS 5/6 Dr. Lars Hildebrand Fakultät für Informatik Technische Universität Dortmund lars.hildebrand@tu-.de http://ls-www.cs.tu-.de Übersicht. Organisatorisches 2.
Digital Design 2 Schaltnetze (kombinatorische Logik) Digital Design
2 Schaltnetze (kombinatorische Logik) Schaltnetze realisieren eine Schalt- oder Vektorfunktion Y = F (X) X: Eingangsvektor mit den Variablen x 0, x 1, x n Y: Ausgabevektor mit den Variablen y 0, y 1, y
Klausur-Nachbesprechung
Universität der Bundeswehr München Rechnerorganisation I Fakultät für Informatik HT 23 Institut für Technische Informatik Blatt Klausur-Nachbesprechung Aufgabe -: Multiple Choice Geben Sie für die folgenden
Minimalpolynome und Implikanten
Kapitel 3 Minimalpolynome und Implikanten Wir haben bisher gezeigt, daß jede Boolesche Funktion durch einfache Grundfunktionen dargestellt werden kann. Dabei können jedoch sehr lange Ausdrücke enstehen,
Rechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 14/15 Prof. Dr Jian-Jia Chen Dr. Lars Hildebrand Fakultät für Informatik Technische Universität Dortmund lars.hildebrand@tu-.de http://ls1-www.cs.tu-.de Übersicht
Teil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
Rechnerstrukturen. Michael Engel und Peter Marwedel WS 2013/14. TU Dortmund, Fakultät für Informatik
Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik WS 2013/14 Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 21. Oktober 2013 1/33 1 Boolesche
Programmierbare Logik mit GAL und CPLD. Einführung in die Schaltungsentwicklung mit Logikbausteinen in ISP-Technologie von Christian Ellwein
Programmierbare Logik mit GAL und CPLD Einführung in die Schaltungsentwicklung mit Logikbausteinen in ISP-Technologie von Christian Ellwein R.Oldenbourg Verlag München Wien 999 Inhaltsverzeichnis Vorwort..2.2..2.2.2.3.3.4
Aufgabe 1 Minimieren Sie mit den Gesetzen der Booleschen Algebra 1.1 f a ab ab 1 = + + Aufgabe 2. Aufgabe 3
Logischer Entwurf Digitaler Systeme Seite: 1 Übungsblatt zur Wiederholung und Auffrischung Aufgabe 1 Minimieren Sie mit den Gesetzen der Booleschen Algebra 1.1 f a ab ab 1 = + + 1.2 f ( ) ( ) ( ) 2 = c
Teil III. Schaltnetze und ihre Optimierung
Teil III Schaltnetze und ihre Optimierung 1 Teil III.1 Schaltnetze 2 Beispiel 1 Schaltnetz für xor mit {+,, } x y x y 0 0 0 0 1 1 1 0 1 1 1 0 DNF: x y = xy + xy 3 Beispiel 2 xor mittels nand-verknüpfung;
Technische Informatik (RO)
Technische Informatik (RO) Informationskodierung (1) Boolesche Algebren: BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6) Sequentielle Schaltungen (7) Ablaufsteuerung (8) Fortsetzung Teil
13 Programmierbare Speicher- und Logikbausteine
13 Programmierbare Speicher- und Logikbausteine Speicherung einer Tabelle (Programm) Read Only Memory (ROM) Festwertspeicher Nichtflüchtig Nichtlöschbar: ROM PROM bzw. OTP-ROM Anwender programmierbares
Rechnerorganisation 5. Vorlesung
Rechnerorganisation 5. Vorlesung Mathematische Grundlagen (1) Boolesche Algebren: BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen
Rechnerorganisation. H.-D. Wuttke `
Rechnerorganisation Mathematische Grundlagen (1) Boolesche Algebren: BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen (9) Rechneraufbau
Lösung 2.1 PROM - Dual-zu-Siebensegmentdecoder
Lösung 2. PROM - Dual-zu-Siebensegmentdecoder Die Ziffern bzw. Buchstaben sollen auf der Siebensegmentanzeige gemäß der Abbildung dargestellt werden: 0 2 3 4 5 6 7 8 9 0 2 3 4 5 Die Ansteuerung der Leuchtsegmente
Kapitel 3 - PLA und Flip-Flops
Kapitel 3 - PLA und Flip-Flops Programmable Logic Array (PLA) Die Idee eines PLAs ist, dass bei der Chipherstellung ein homogenes Feld von Transistoren erzeugt wird. Die eigentliche Funktionalität wird
Rechnerstrukturen. Michael Engel und Peter Marwedel. TU Dortmund, Fakultät für Informatik SS 2013
Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik SS 2013 Hinweis: Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 27. Mai 2013 1 Speicher SRAM-Realisierung
Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen
Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare
FPGA. Field Programmable Gate Array
FPGA Field Programmable Gate Array FPGA Was ist das? Das FPGA ist ein relativ neuer, programmierbarer Baustein, der zum Aufbau digitaler, logischer Schaltungen dient. Aufbau Ein FPGA besteht aus einzelnen
Rechnerorganisation. (10,11) Informationskodierung (12,13,14) TECHNISCHE UNIVERSITÄT ILMENAU. IHS, H.- D. Wuttke 08
Rechnerorganisation Mathematische Grundlagen (1) Boolesche Algebren: : BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen (9) Rechneraufbau
Auswertung. Hinweise. Einführung in die Technische Informatik WS 2006/2007 Probeklausur. Aachen, 02. November 2006 SWS: V2/Ü2, ECTS: 4
Professor Dr.-Ing. Stefan Kowalewski Dipl.-Inform. Andreas Polzer Dipl.-Inform. Ralf Mitsching LEHRSTUHL INFORMATIK XI SOFTWARE FÜR EINGEBETTETE SYSTEME Aachen, 02. November 2006 SWS: V2/Ü2, ECTS: 4 Einführung
Technische Grundlagen der Informatik
Technische Grundlagen der Informatik WS 2008/2009 16. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Inhalt Wiederholung: Gleitkommadarstellung Konstruktion Normalisierte /
Eingebettete Systeme
Einführung in Eingebettete Systeme Vorlesung 7 Bernd Finkbeiner 03/12/2014 finkbeiner@cs.uni-saarland.de Prof. Bernd Finkbeiner, Ph.D. finkbeiner@cs.uni-saarland.de 1 Schaltfunktionen! Schaltfunktion:
Prüfungsklausur 1608/1609 SS 2013 Aufgabenteil 1608
Prüfungsklausur 1608/1609 SS 2013 Aufgabenteil 1608 Prof. Dr. W. Schimann, Prof. Dr. J. Keller 14.09.2013 1 FernUniversität Hagen Prüfungsklausur Computersysteme 14.09.2013 Seite 2 Inhaltsverzeichnis 1
Teil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Analoge und digitale Hardware bei
Digitaltechnik II SS 2007
Digitaltechnik II SS 27 9. Vorlesung Klaus Kasper Inhalt Realisierung digitaler Systeme Nutzung isplever Automaten Moore-Automat Mealy-Automat Beispiel Übung Massenspeicher Digitaltechnik 2 2 Realisierung
Rechnerstrukturen WS 2012/13
Rechnerstrukturen WS 202/3 Boolesche Funktionen und Schaltnetze Repräsentationen boolescher Funktionen (Wiederholung) Normalformen boolescher Funktionen (Wiederholung) Repräsentation boolescher Funktionen
Rechnerstrukturen. Michael Engel und Peter Marwedel WS 2013/14. TU Dortmund, Fakultät für Informatik
Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik WS 2013/14 Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 20. November 2013 1/48 1 Sequenzielle
Rechnerorganisation 5. Vorlesung
Rechnerorganisation 5. Vorlesung Mathematische Grundlagen (1) Boolesche Algebren: BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen
Rechnerstrukturen WS 2012/13
Speicher SRAM-Realisierung Register Schieberegister Datenbus WS 2012/13 Taktung von Digitalrechnern Takt- und Phasenableitung Zusammenfassung Anhang Ausblick Hinweis: Folien teilweise a. d. Basis von Materialien
Rechnerstrukturen WS 2012/13
Rechnerstrukturen WS 2012/13 Boolesche Funktionen und Schaltnetze Schaltnetze Rechner-Arithmetik Addition Bessere Schaltnetze zur Addition Carry-Look-Ahead-Addierer Multiplikation Wallace-Tree Hinweis:
Rechnerorganisation 5. Vorlesung
Rechnerorganisation 5. Vorlesung Mathematische Grundlagen (1) Boolesche Algebren: BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen
Grundlagen der Informationsverarbeitung:
Grundlagen der Informationsverarbeitung: Schaltungsentwurf und Minimierungsverfahren Prof. Dr.-Ing. habil. Ulrike Lucke Durchgeführt von Prof. Dr. rer. nat. habil. Mario Schölzel Maximaler Raum für Titelbild
Technische Grundlagen der Informatik
Technische Grundlagen der Informatik WS 2008/2009 17. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Wiederholung ROM Inhalt Realisierung digitaler Systeme Endliche Automaten
Rechnerstrukturen. Michael Engel und Peter Marwedel SS TU Dortmund, Fakultät für Informatik
Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik SS 2013 Hinweis: Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 15. April 2013 1 Repräsentation
Rechnerstrukturen. Michael Engel und Peter Marwedel. Sommer TU Dortmund, Fakultät für Informatik
Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik Sommer 2014 Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 19. Mai 2014 1/43 1 Sequenzielle
Rechnerstrukturen. Michael Engel und Peter Marwedel SS TU Dortmund, Fakultät für Informatik
Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik SS 2013 Hinweis: Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 13. Mai 2013 1 Sequenzielle
, SS2012 Übungsgruppen: Do., Mi.,
VU Technische Grundlagen der Informatik Übung 3: Schaltnete 83.579, SS202 Übungsgruppen: Do., 9.04. Mi., 25.04.202 Aufgab: Vereinfachung mittels KV-Diagramm Gegeben ist folgende Wahrheitstafel: e 0 Z Z
Klausur ( ): Technische Grundlagen der Informatik 1 Digitale Systeme WS 2006/2007
Klausur (9.02.2007): Technische Grundlagen der Informatik Digitale Systeme WS 2006/2007 Vorname :.............................................. Name :.............................................. Matrikelnummer
Satz von De Morgan A B A + B A + B A B A. Transistoren: A B U a A 0 0 Vcc Vcc Vcc V 0
Satz von De Morgan A + = A A A + A + A A 0 0 0 1 1 1 1 0 1 1 0 1 1 0 1 0 1 0 0 1 0 1 1 1 0 0 0 0 Transistoren: A U a A 0 0 Vcc 1 0 1 Vcc 1 1 0 Vcc 1 1 1 0 V 0 eispiel: Schaltung zur Erkennung gültiger
Technische Informatik (RO)
Technische Informatik (RO) Informationskodierung (1) Boolesche Algebren: BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6) Sequentielle Schaltungen (7) Ablaufsteuerung (8) Fortsetzung Teil
Grundstruktur von Schaltwerken
Digitaltechnik Teil1.1 THEMA Grundstruktur von Schaltwerken Beschreibung Schaltwerke benutzen im Gegensatz zu einfachen Netzwerken auch Speicherbausteine, d.h. sie haben ein Gedächnis, die Schaltung kann
ASIC. Application-Specific Integrated Circuit. Technische Informatik K. Slotala
ASIC Application-Specific Integrated Circuit Technische Informatik K. Slotala Was ist ASIC? Anwendungsspezifische Schaltung, die fest im Schaltkreis integriert ist An die Anforderungen der Anwender angepasst
5 Zusammengesetzte und reguläre Schaltungsstrukturen
5 Zusammengesetzte und reguläre Schaltungsstrukturen regelmäßig aufgebaute (reguläre) Schaltungsstrukturen implementieren jeweils eine größere Zahl an Gatterfunktionen wichtigste Vertreter: Speicher, programmierbare
Übungsblatt 5 (Block B - 1) (17 Punkte)
georg.von-der-brueggen [ ] tu-dortmund.de ulrich.gabor [ ] tu-dortmund.de olaf.neugebauer [ ] tu-dortmund.de Übung zur Vorlesung Rechnerstrukturen Wintersemester 27 Übungsblatt 5 (Block B - ) (7 Punkte)
Rechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 14/15 Prof. Dr Jian-Jia Chen Dr. Lars Hildebrand Fakultät für Informatik Technische Universität Dortmund lars.hildebrand@tu-.de http://ls1-www.cs.tu-.de Übersicht
Rechnerstrukturen WS 2012/13
WS 2012/13 Sequenzielle Schaltungen Einleitung (Wiederholung) Modellierung mit Automaten Synchrone Schaltwerke Einleitung Flip-Flops Schaltwerk-Entwurf Einleitung von Neumann-Addierwerk Hinweis: Folien
3 Verarbeitung und Speicherung elementarer Daten
3 Verarbeitung und Speicherung elementarer Daten 3.1 Boolsche Algebra Definition: Eine Boolsche Algebra ist eine Menge B mit den darauf definierten zweistelligen Verknüpfungen (+,*) sowie der einstelligen
Rechnerstrukturen WS 2012/13
Rechnerstrukturen WS 2012/13 Repräsentation von Daten Repräsentation von Texten (Wiederholung) Repräsentation ganzer Zahlen (Wiederholung) Repräsentation rationaler Zahlen (Wiederholung) Repräsentation
Digitalelektronik - Inhalt
Digitalelektronik - Inhalt Grundlagen Signale und Werte Rechenregeln, Verknüpfungsregeln Boolesche Algebra, Funktionsdarstellungen Codes Schaltungsentwurf Kombinatorik Sequentielle Schaltungen Entwurfswerkzeuge
Lehrveranstaltung: Digitale Systeme. KS-Praktikums-Vorbereitung Dipl.-Inf. Markus Appel , , ,
Lehrveranstaltung: Digitale Systeme KS-Praktikums-Vorbereitung Dipl.-Inf. Markus Appel 24.04.2012, 25.04.2012, 26.04.2012, 27.04.2012 Übersicht Kombinatorische Schaltungen n-bit-addierer Minimierungsverfahren
Inhaltsverzeichnis. 1 Einleitung 1
vn 1 Einleitung 1 2 Codierung und Zahlensysteme... 3 2.1 Codes... 3 2.2 Dualcode....4 2.3 Festkonnna-Arithmetik im Dualsystem... 5 2.3.1 Ganzzahlige Addition im Dualsystem... 5 2.3.2 Addition von Festkommazahlen...
Grundlagen der Informationsverarbeitung:
Grundlagen der Informationsverarbeitung: Boolesche Funktionen, Schaltnetze und Schaltwerke Prof. Dr.-Ing. habil. Ulrike Lucke Durchgeführt von Prof. Dr. rer. nat. habil. Mario Schölzel Maximaler Raum für
Outline Automaten FSM Synthesis FSM in VHDL FSM auf FPGA. State Machines. Marc Reichenbach und Michael Schmidt
State Machines Marc Reichenbach und Michael Schmidt Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 05/11 1 / 34 Gliederung Endliche Automaten Automaten Synthese FSM Beschreibung in VHDL
Störungen in Digitalsystemen
Störungen in Digitalsystemen Eine Lernaufgabe von Jost Allmeling Betreuer: Markus Thaler Inhalt und Lernziel: Die Studenten erkennen, dass man durch Einfügen von zusätzlichen Gattern Hazards vermeiden
Rechnerstrukturen Winter 2015 4. WICHTIGE SCHALTNETZE. (c) Peter Sturm, University of Trier 1
4. WICHTIGE SCHALTNETZE (c) Peter Sturm, University of Trier 1 Wichtige Schaltnetze Häufig verwendete Grundfunktionen Umwandeln (Decoder) Verteilen (Multiplexer) und Zusammenfassen (Demultiplexer) Arithmetisch-
Martin V. Künzli Marcel Meli. Vom Gatter zu VHDL. Eine Einführung in die Digitaltechnik. : iasms!wil5i-8sb*l!f. 3. Auflage. zh aw
Martin V. Künzli Marcel Meli Vom Gatter zu VHDL Eine Einführung in die Digitaltechnik : iasms!wil5i-8sb*l!f 3. Auflage zh aw Inhaltsverzeichnis 1. Begriffe und Definitionen 1 1.1 Logische Zustände 1 1.2
Darstellung von negativen binären Zahlen
Darstellung von negativen binären Zahlen Beobachtung für eine beliebige Binärzahl B, z.b. B=110010: B + NOT(B) ---------------------------------------------- = B + NOT(B) 1 + (Carry) ----------------------------------------------
Inhaltsverzeichnis. 1 Boolesche Algebra, Schaltalgebra - Begriffsbestimmung 1. 2 Operationssystem der Schaltalgebra 4. 3 Boolesche Funktionen 6
Inhaltsverzeichnis 1 Boolesche Algebra, Schaltalgebra - Begriffsbestimmung 1 2 Operationssystem der Schaltalgebra 4 3 Boolesche Funktionen 6 4 Boolesche Funktionen kombinatorischer Schaltungen 8 4.1 Begriffsbestimmung
Digitaltechnik II SS 2007
Digitaltechnik II SS 27 Vorlesung mit begleitendem Praktikum Klaus Kasper Achtung! Vorlesung am 3.4.27 fällt aus! Nächste Vorlesung am 2.4.27! Organisation des Praktikums Betreuung: Michael Müller, Klaus
N Bit binäre Zahlen (signed)
N Bit binäre Zahlen (signed) n Bit Darstellung ist ein Fenster auf die ersten n Stellen der Binär Zahl 0000000000000000000000000000000000000000000000000110 = 6 1111111111111111111111111111111111111111111111111101
03 Boolesche Algebra. Technische Grundlagen der Informatik
03 Boolesche Algebra Technische Grundlagen der Informatik Automation Systems Group E183-1 Institute of Computer Aided Automation Vienna University of Technology email: tgi@auto.tuwien.ac.at Inhalt Operationen
Technische Informatik I
Rechnerstrukturen Dario Linsky Wintersemester 200 / 20 Teil 2: Grundlagen digitaler Schaltungen Überblick Logische Funktionen und Gatter Transistoren als elektronische Schalter Integrierte Schaltkreise
Grundlagen der Technischen Informatik. 9. Übung
Grundlagen der Technischen Informatik 9. Übung Christian Knell Keine Garantie für Korrekt-/Vollständigkeit 9. Übungsblatt Themen Aufgabe : Aufgabe 2: Aufgabe 3: Aufgabe 4: CMOS-Gatterschaltungen PAL-Implementierung
Grundlagen der Digitaltechnik GD. Aufgaben
DIGITALTECHNIK GD KLAUSUR VOM 21. 3. 2012 AUFGABEN SEITE 1 VON 4 Name: FH Dortmund Matr.-Nr.: FB Informations- und Elektrotechnik Grundlagen der Digitaltechnik GD Klausur vom 21. 3. 2012 Aufgaben 1. Wandeln
6. Minimierung Boolescher Polynome
H.J. Oberle Boolesche Algebra WiSe 2006/07 6. Minimierung Boolescher Polynome An Beispiel (5.11) c) erkennt man, dass die DNF eines Booleschen Polynoms i. Allg. ungünstig in Bezug auf die Anzahl der Auftretenden
Klausur ( ) : Technische Grundlagen der Informatik 1 Digitale Systeme WS 2010/2011
Klausur (08.04.20) : Technische Grundlagen der Informatik Digitale Systeme WS 200/20 Vorname : Max Name : Mustermann Matrikelnummer : 23456 Klausur-Code : 007 Mobiltelefone sind auszuschalten Wichtige
Informationsverarbeitung auf Bitebene
Informationsverarbeitung auf Bitebene Dr. Christian Herta 5. November 2005 Einführung in die Informatik - Informationsverarbeitung auf Bitebene Dr. Christian Herta Grundlagen der Informationverarbeitung
2.4. Das Karnaugh Veitch Diagramm ( KV Diagramm )
2.4. Das Karnaugh Veitch Diagramm ( KV Diagramm ) Mit dem KV-Diagramm sollen Sie ein Verfahren kennen lernen, mit dem Funktionsgleichungen vereinfacht werden können. Dazu wird jeder Eingangskombination