Rechnerstrukturen. Michael Engel und Peter Marwedel. TU Dortmund, Fakultät für Informatik SS 2013

Transkript

1 Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik SS 2013 Hinweis: Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 27. Mai 2013

2 1 Speicher SRAM-Realisierung 2 Register Schieberegister Datenbus 3 Taktung von Digitalrechnern Takt- und Phasenableitung 4 Zusammenfassung 5 Anhang 6 Ausblick

3 Speicher

4 Speicher Erinnerung Wir können in einem Flip-Flop ein Bit speichern. klar 1-Bit-Speicher reichen uns nicht. klar Wir können in k Flips-Flops k Bits speichern. Wie organisieren wir das so, dass der Zugriff bequem ist? exemplarisch Speicher für 3-Bit-Wörter Warum 3? passt bequem auf eine Folie Anmerkung Auch 3-Bit-Speicher reicht in der Praxis nicht aus.

5 Speichern eines 3-Bit-Wortes I 2 I 1 I 0 D Q D Q D Q O 2 RD 1 Wie können wir mehr als nur ein Wort speichern? O 1 O 0

6 Speichern von zwei 3-Bit-Wörtern I 2 I 1 I 0 D Q D Q D Q D Q D Q D Q RD 1 Beobachtung Schaltung funktioniert so nicht O 2 O 1 O 0

7 Speichern von zwei 3-Bit-Wörtern klar Die Speicherwörter müssen getrennt ansprechbar sein. also Wir wollen ein Wort wahlfrei adressieren. klar Wir brauchen eine Adressleitung A 0. Interpretation A 0 = 0 Wort w 0 adressiert zum Lesen oder Schreiben A 0 = 1 Wort w 1 adressiert zum Lesen oder Schreiben wie bisher RD bestimmt, ob gelesen oder geschrieben wird RD = 1 Speicherinhalt lesen RD = 0 Speicherinhalt schreiben

8 I 2 I 1 I 0 Schaltung zur Speicherung von zwei 3-Bit-Wörtern D Q D Q D Q A 0 1 D Q D Q D Q 1 O 2 1 O 1 RD 1 1 O 0

9 Speichererweiterungen angenommen Schaltung zur Speicherung von zwei 3-Bit-Wörtern im Einsatz angenommen Speicher reicht im Betrieb nicht aus Wunsch Speichererweiterung Beachte Speichererweiterung bedeutet weiteren Speicherbaustein (gleicher Art) hinzufügen, nicht vorhandenen Speicherbaustein durch größeren Speicherbaustein ersetzen Wie können wir das unterstützen? Idee zusätzliche Eingabe Chip Selected (CS)

10 I 2 I 1 I 0 Speicher für zwei 3-Bit-Wörter D Q D Q D Q A 0 1 D Q D Q D Q 1 CS 1 RD 1 1 O 2 O 1 O 0

11 Beispiel w 1 := 101 I 2 I 1 I 0 D Q D Q D Q A 0 1 D Q 1 D Q 0 D Q 1 1 CS 1 RD 1 1 O 2 O 1 O 0

12 Beispiel Lies w 1 I 2 I 1 I 0 D Q D Q D Q A 0 1 D Q 1 D Q 0 D Q 1 1 CS 1 RD 1 1 O 2 O 1 O 0

13 Realistischere Speichergrößen Beobachtung Speichergröße 2 Wörter ist nicht realistisch auch nicht bei Benutzung einiger Bausteine Wie kommen wir zu realistischen Speichergrößen? klar größere Wortlänge funktioniert im Prinzip gleich offen Wie verallgemeinern wir auf > 2 Wörter?

14 I 2 I 1 I 0 Speicher für zwei 3-Bit-Wörter D Q D Q D Q A 0 1 D Q D Q D Q 1 CS 1 RD 1 1 Word Select Line O 2 O 1 O 0

15 Word Select Lines für vier Wörter Word Select Line 0 A 0 1 Word Select Line 1 A 1 1 Word Select Line 2 Word Select Line 3

16 Speicher für viele Wörter allgemein 2 k Wörter speichern klar k Adressleitungen benötigt zunächst formale Beschreibung als boolesche Funktion f : {0,1} k {0,1} 2k mit f(a 0,A { 1,...,A k 1 ) = (s 0,s 1,...,s 2 k 1) 1 falls (A k 1 A k 2 A 0 ) 2 = i mit s i = 0 sonst Name der Funktion Decoder genauer k 2 k -Decoder

17 Decoder Nachdenken Kommt uns das nicht bekannt vor? x 2 x 1 x Beobachtung Und-Teil realisiert Decoder 0 w 0,0 w 1,0 w 2,0 w 3,0 w 4,0 w 5,0 w 6,0 w 7,0 0 w 0,1 w 1,1 w 2,1 w 3,1 w 4,1 w 5,1 w 6,1 w 7,1 0 w 0,2 w 1,2 w 2,2 w 3,2 w 4,2 w 5,2 w 6,2 w 7,2 0 w 0,3 w 1,3 w 2,3 w 3,3 w 4,3 w 5,3 w 6,3 w 7,3 0 w 0,4 w 1,4 w 2,4 w 3,4 w 4,4 w 5,4 w 6,4 w 7,4 0 w 0,5 w 1,5 w 2,5 w 3,5 w 4,5 w 5,5 w 6,5 w 7,5

18 Demultiplexer Erinnerung MUX d (y 1,...,y d,x 0,x 1,...,x 2 d 1) = x (y1 y 2 y d ) 2 Erinnerung Decoder als boolesche Funktion DECODE d : {0,1} d {0,1} 2d mit DECODE { d (A 0,A 1,...,A d 1 ) = (s 0,s 1,...,s 2 d 1) mit 1 falls (A d 1 A d 2...A 0 ) 2 = i s i = 0 sonst Demultiplexer DEMUX D : {0,1} d+1 {0,1} 2d mit DEMUX D (x,a 0,A 1,...,A d 1 ) = ( x {DECODE d (A 0,A 1,...,A d 1 )} 0, x {DECODE d (A 0,A 1,...,A d 1 )} 1,..., ) x {DECODE d (A 0,A 1,...,A d 1 )} 2 d 1

19 Speicher Realisiert man Speicher wirklich so?... nicht für Hauptspeicher von Rechnern (kompakter als DRAM [dynamic random access memory] möglich) tatsächlich typische SRAM-Realisierung (SRAM = static RAM) Eigenschaften dauerhaft schnell Zugriffszeit von Daten unabhängig teuer hoher Stromverbrauch Bemerkung typisch für Cache- oder Register-Speicher

20 Cache 128 K 8 = = darum 17 Adressleitungen A 0 A 16 Chip Enable bei uns CS Write Enable bei uns RD = 0 Output Enable bei uns RD = 1 Beobachtung = Flip-Flops

21 Spezielle Speicher: Register Fakt in Computern meist keine direkte Speichermanipulation stattdessen spezielle, direkt der CPU zugehörige Speicherzellen Register klar Register sind auch nur Flip-Flops aber spezielle Funktionalität gesonderte Betrachtung Wir betrachten Schieberegister x Funktion Speicherinhalt nach links oder rechts verschieben Was machen wir an den Rändern? möglich zyklisch verschieben möglich streichen und beliebig auffüllen

22 Entwurf Schieberegister Entwurf nicht-zyklisches Schieberegister mit drei Bits Warum gerade drei Bits? klein genug, um auf die Folie zu passen groß genug, um alles Wichtige zu enthalten Bit am linken Rand Bit am rechten Rand mittleres Bit Eingänge d (direction) Schieberichtung (d = 0 =links, d = 1 =rechts) x aufzufüllender Wert Vereinfachung: betrachten nicht Ein-/Ausgänge zum Schreiben/Lesen des Registers als Ganzem

23 Mealy-Automat zum nicht-zyklischen Schieberegister Σ = {00,01,10,11} Interpretation d x Σ = also q Q,w Σ: λ(q,w) = ε Q = {000, 001, 010, 011, 100, 101, 110, 111} Interpretation Registerinhalt q 0 = 000 (völlig willkürlich) δ: Q Σ Q q Q w Σ δ(q,w) Q insgesamt 32 Zeilen.

24 Grafische Darstellung Mealy-Automat Σ = {00,01,10,11}, w = d x (d = 0 =links, d = 1 =rechts) =, Q = {0,1} 3, q 0 = 000, λ(q,w) = ε 00, , , ,

25 Schaltwerk-Synthese abgekürzt Codierung kanonisch w = d x durch d, x q = q l q m q r {0,1} 3 durch q l, q m, q r Müssen wir jetzt Tabellen aufstellen? Einsicht Strukturverständnis kann helfen zum linken Bit 1. Fall d = 0 =links klar q l(neu) = q m 2. Fall d = 1 =rechts klar q l(neu) = x also q l(neu) = d q m d x

26 Boolesche Funktionen für mittleres und rechtes Bit zum rechten Bit 1. Fall d = 0 =links klar q r(neu) = x 2. Fall d = 1 =rechts klar q r(neu) = q m also q r(neu) = d x d q m zum mittleren Bit 1. Fall d = 0 =links klar q m(neu) = q r 2. Fall d = 1 =rechts klar q m(neu) = q l also q m(neu) = d q r d q l

27 Schaltwerk nicht-zyklisches Schieberegister Moment! Hätten wir nicht Flip-Flops wählen und und Ansteuerfunktionen berechnen müssen? Einsicht nicht, wenn man D-Flip-Flops verwendet also nur noch q l(neu) = d q m d x q m(neu) = d q r d q l q r(neu) = d x d q m direkt in ein Schaltwerk übertragen

28 Schaltwerk nicht-zyklisches Schieberegister x d D Q D Q D Q T

29 Zyklisches Schieberegister jetzt zyklisches Schieberegister wieder für drei Bits wieder ohne Daten-Eingabe zuerst Mealy-Automat wie vorhin Q = {0,1} 3, =, q Q,w Σ: λ(q,w) = ε anders Σ = {0,1} (weil x fehlt) wie vorhin Interpretation 0 =links, 1 =rechts

30 Mealy-Automat zyklisches Schieberegister Σ = {0,1}, w = d (d = 0 =links, d = 1 =rechts) =, Q = {0,1} 3, q 0 = 000, λ(q,w) = ε 0, ,

31 Boolesche Funktionen zum Mealy-Automaten wie vorhin Funktionen für q l, q m, q r direkt ableiten q l = d q m d q r q m = d q r d q l q r = d q l d q m jetzt Schaltwerk direkt angebbar bei Verwendung von D-Flip-Flops

32 Schaltwerk zyklisches Schieberegister d D Q D Q D Q T nicht-zyklisch

33 Schieberegister allgemein Können wir die Funktionen für die Bits auch allgemein angeben? Notation Bits q n 1,...,q 1,q 0 q n 1 am linken Rand, q 0 am rechten Rand zyklisches Schieberegister q i = d q (i 1) mod n d q (i+1) mod n auch am Rand Auch am Rand? nicht-zyklisches Schieberegister q i = d q i 1 d q i+1 auch am Rand mit q 1 := x, q n := x Welche Operationen können Schieberegister realisieren?

34 Datentransfer klar Daten müssen gelegentlich zwischen Registern transferiert werden Beispiel Zwischenergebnis merken Wie kann man Daten von einem Register in ein anderes transferieren? klar auf Leitungen zwischen den Registern Wie verbindet man Register geschickt? Kriterien: Einfachheit (d. technischen Realisierung) Sparsamkeit (i.s.v. Schaltungsaufwand) Möglichkeit zum effizienten Datenaustausch

35 Register verbinden eine Möglichkeit paarweise verbinden Vorteile direkter Datenaustausch, also schnell bis n/2 Registerpaare gleichzeitig aktiv, also gute Parallelisierung Nachteil ( n 2) Verbindungen Beispiel ( 16 2 ) = = 120 Anmerkung meist nicht realisiert

36 Register sparsam verbinden andere Möglichkeit alle Register mit einer gemeinsamen Leitung verbinden Vorteile nur eine Leitung, also einfach Datenaustausch direkt, also schnell Nachteile immer nur ein Paar aktiv, also langsam Steuerlogik erforderlich, nicht ganz einfach Name Bus Anmerkungen häufig verwendet Engpass durch mehrere Busse entschärfbar

37 Bus für acht 1-Bit-Register w 2 w 1 w 0 Decoder D Q D Q D Q D Q D Q D Q D Q D Q r 2 r 1 r 0 Multiplexer

38 Verallgemeinerung Verallgemeinerung auf mehr Register mehr Adressleitungen zum Adressieren des Quell- und Zielregisters größere Multiplexer und Decoder Verallgemeinerung auf breitere Register je Register entsprechend mehr Flip-Flops (je Bit ein Flip-Flop) entsprechend mehr Multiplexer (je Bit ein Multiplexer) entsprechend mehr Bus-Leitungen (je Bit eine Bus-Leitung)

39 Taktung von Digitalrechnern

40 Taktung von Digitalrechnern Gibt es in einem Rechner eigentlich den Takt? jein oft mehrere Takte aber nur eine Uhr Wie funktioniert das? Einsicht schneller geht nicht, verschoben oder langsamer schon Langsamer Wie geht das? klar Takt(e) auslassen klar dazu Zähler ausreichend Beobachtung Zähler wie jedes Schaltwerk realisierbar

41 Taktreduktion mit Zählern Idee: Zähle Taktimpulse erzeuge in jedem n-ten Takt einen neuen Impuls für den langsameren abgeleiteten Takt Erforderlich: Zähler modulo n, d.h. z (z +1) mod n Realisierung als synchrones Schaltwerk Zustand ˆ= Zählerstand, d.h.: Q = {0,1,..., n 1} (speicherbar in log 2 n Bits / Flip-Flops) Ausgabe, z.b. wenn Zählerstand 0 erreicht nicht betrachtet Eingabe?... eigentlich nicht zwingend erforderlich, aber Umschaltung der Zählrichtung möglich! Σ = {0,1} (d.h. 0 vorwärts, 1 rückwärts zählen)

42 Beispiel: Zähler modulo 8 Zustandsüberführungsfunktion: δ(q,d) = (q +( 1) d ) mod 8 Achtung bei Implementierung! d q q neu R l S l R m S m R r S r Speicher Register Takt Zusammenfassung Anhang Ausblick

43 Schaltwerk des Zählers modulo 8 Nachteil: aufwendig! Gibt es einfachere Möglichkeiten der Taktreduktion?

44 Taktableitung Betrachte eine Kette von T-Flip-Flops 1 T Q 1 T Q 2 T Q 3 Takt Q 1 Q 2 Q Nachteil: Taktteilungsschema nicht homogen (ab Q 3 )!

45 Taktteilung Betrachte Kette von T-Flip-Flops in asynchroner Schaltung f 2 f 4 f 8 T Q T Q T Q... Q Q Q Man erhält einen asynchronen n-bit Zähler (hier: 3 bit). Hinweis: Zähler verwendet flankengetriggerte T-Flip-Flops.

46 Zusammenfassung

47 Zusammenfassung Repräsentation von Daten natürliche Zahlen, ganze Zahlen rationale Zahlen (IEEE 754) auch: Texte, andere Daten Boolesche Funktionen und Schaltnetze Boolesche Funktionen Boolesche Algebra, Repräsentation boolescher Funktionen Normalformen (DNF, KNF, RNF) Repräsentation boolescher Funktionen mit OBDDs Schaltnetze Rechnerarithmetik Addition (Ripple-Carry Addierer, Carry-Look-Ahead-Addierer) Multiplikation (Carry-Save Addierer Wallace-Tree) Subtraktion ˆ= Addition negativer Zahlen Gleitkommazahlen: Multiplikation, Addition...

48 Zusammenfassung II Boolesche Funktionen und Schaltnetze (cont.)... Strukturierter Schaltnetz-Entwurf (insbes. Multiplexer) Optimierung von Schaltnetzen KV-Diagramme: Minimalpolynome Algorithmus von Quine und McCluskey: PI-Tafel Unvollständig definierte Funktionen Hazards (insbes. Schaltungshazards) Programmierbare Bausteine: PLAs Sequenzielle Schaltungen Modellierung mit Automaten Synchrone Schaltwerke: Flip-Flops Schaltwerk-Entwurf: von Neumann-Addierwerk Speicher (insbes. Adressierung, Demultiplexer) Register: Schieberegister, Datenbus Taktung von Digitalrechnern

49 Anhang

50 Schaltnetzentwurf: Begriffe Begriff Definition Beispiele Variable x 1,x 7,x 42 Literal (negierte) Variable x 1,x 4,x 9 Monom Konjunktion von Literalen x 2 x 7,x 3 x 4,x 42 Polyonom Disjunktion von Monomen x 2 x 7 x 3 x 4,x 42 Implikant Implikant(x)=1 f(x) = 1 Monom eines Polynoms Verkürzung enthält Teilmenge der Literale x 3x 4 von x 3 x 4 x 7, x 1 von x 1 echte Verkürzung enthält echte Teilmenge der L. x 3x 4 von x 3 x 4 x 7 Prim- Implikant, keine echte implikant Verkürzung auch Implikant Minimal- Polynom mit polynom minimalen Kosten Erinnerung Minimalpolynome enthalten nur Primimplikanten Erinnerung zweischrittiges Vorgehen 1 Berechne Menge aller PI. 2 Berechne minimale überdeckende Auswahl.

51 Primimplikantenbestimmung mit KV-Diagramm x 1 x 4 00 x 1 x x 3 x x 1 x x 2 x 4 Minimalpolynom x 1 x 2 x 1 x 4

52 Algorithmus von Quine/McCluskey: PI-Tafel erstellen bekannt f : {0,1} 4 {0,1} x 1x 2x 3x 4 f(x 1,x 2,x 3,x 4) PI-Tafel x 1 x 3 x x 2 x 3 x 4 1 1

53 Algorithmus von Quine/McCluskey: PI-Tafel verkleinern x 1x 2x x 1x 3x x 2x 3x x 1x 2x x 1x 3x x 2x 3x x 4x Streichung von Kernimplikanten-Zeilen Spalte s mit nur einer 1: Wähle Primimplikant der korrespondierenden Zeile, streiche diese Zeile und alle von ihr überdeckten Spalten. Streichung überdeckender Spalten Spalten s, s mit s s : Streiche Spalte s. Streichung überdeckter Zeilen Zeilen z, z mit z z : Streiche Zeile z.

54 IEEE Addition x y Zahl mit größerem Exponenten ist x also vorläufiges Vorzeichenbit 1 vorläufiger Exponent Differenz der Exp. 1, also in y Komma um 1 Stelle nach links aus x 1, aus y + 0, unterschiedliche Vorzeichen, also Zweierkomplement aus x 01, aus y + 11, , zum Normalisieren Komma 2 Stellen nach rechts, also Exp