Rechnerstrukturen. Michael Engel und Peter Marwedel. Sommer TU Dortmund, Fakultät für Informatik
|
|
- Kristina Hofmann
- vor 6 Jahren
- Abrufe
Transkript
1 Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik Sommer 2014 Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 15. Mai /50
2 1 Boolesche Funktionen und Schaltnetze 2 Programmierbare Bausteine Einleitung Einsatz von PLAs 3 Sequenzielle Schaltungen Einleitung Modellierung mit Automaten 4 Synchrone Schaltwerke Einleitung Flip-Flops 2/50
3 Realisierung von Schaltnetzen Gedanken zur Anwendung 1. Problem 2. boolesche Funktion 3. Schaltnetz-Entwurf 4. Schaltnetz-Realisierung Realisierungen hoch-integrierte Schaltung teuer Lohnt sich nur bei großen Stückzahlen. direkte Umsetzung mit Gattern umständlich 3/50
4 Realisierung mit Gattern Datenblatt von Texas Instruments ( 4/50
5 Alternative Realisierung massenhaft produzierte darum preisgünstige nach der Fertigstellung in ihrer Funktion noch beeinflussbare funktional vollständige also universelle Standardbausteine Programmable Logic Array (PLA) Varianten PAL, PROM, FPGA,... (zum Teil eingeschränkte Funktionalität) 5/50
6 Programmable Logic Array (PLA) Datenblatt von Lattice ( 6/50
7 PLA Grundbausteine x y t f 1 (x,y) f 2 (x,y) Name Typ f 1 (x,y) f 2 (x,y) Identer 0 y x Addierer 1 x y x Multiplizierer 2 y x y Negat-Multiplizierer 3 y x y klar funktional vollständig 7/50
8 PLA t 0,0 t 0,1 t 0,2 t 0,3 t 0,4 t 0,5 t 0,6 t 1,0 t 1,1 t 1,2 t 1,3 t 1,4 t 1,5 t 1,6 t 2,0 t 2,1 t 2,2 t 2,3 t 2,4 t 2,5 t 2,6 t 3,0 t 3,1 t 3,2 t 3,3 t 3,4 t 3,5 t 3,6 t 4,0 t 4,1 t 4,2 t 4,3 t 4,4 t 4,5 t 4,6 8/50
9 PLA für f : {0,1} 3 {0,1} x 1 t 0,0 t 0,1 t 0,2 t 0,3 t 0,4 t 0,5 x 2 t 1,0 t 1,1 t 1,2 t 1,3 t 1,4 t 1,5 x 3 t 2,0 t 2,1 t 2,2 t 2,3 t 2,4 t 2,5 0 t 3,0 t 3,1 t 3,2 t 3,3 t 3,4 t 3,5 f(x 1,x 2,x 3 ) Wie wählt man die Bausteintypen? 9/50
10 PLA: Bausteinwahl klar jede Funktion als Polynom darstellbar Erinnerung Polynom = Disjunktion einiger Monome erster Schritt Wie realisieren wir Monome? exemplarisch am Beispiel x 1 x 2 x 4 10/50
11 PLA: Monomrealisierung Beispiel Monom x 1 x 2 x 4 Erinnerung 1 x Name Typ f r (o,l) f u (o,l) 1 2 x 1 1 x Identer 0 l o 1 = x 1 x 2 3 x 2 Addierer 1 o l o x 1 x 2 Multiplizierer 2 l o l x 3 0 x 3 Negat-Multiplizierer 3 l o l x 1 x 2 x 4 2 x 4 x 1 x 2 x 4 also jedes Monom leicht realisierbar falls Variable fehlt Typ 0 falls x i vorkommt Typ 2 falls x i vorkommt Typ 3 11/50
12 PLA: Polynomrealisierung gesehen für f : {0,1} n {0,1} k verschiedene Monome m 1, m 2,..., m k in n Zeilen und k Spalten realisierbar Wie können wir f realisieren, z.b. f = m 1 m 2 m 4? m 1 m 2 m 3 m m 1 1 m1 m2 0 m1 m2 1 m 1 m 2 m 4 Erinnerung Name Typ f r (o,l) f u (o,l) Ist das sinnvoll? Identer 0 l o klar: nicht für f : {0,1} n {0,1} Addierer 1 o l o aber für Multiplizierer 2 l o l f : {0,1} n {0,1} m Negat-Multiplizierer 3 l o l 12/50
13 PLA: Ein konkretes Beispiel Beispiel f(x 1,x 2,x 3,x 4 ) = x 1 x 2 x 4 x 2 x 3 x 4 x 1 x 3 x 4 x 2 x 3 x x Und-Teil x x Oder-Teil f(x 1,...,x 4 ) 13/50
14 Fazit zur PLA-Nutzung also Wir können jede Funktion f : {0,1} n {0,1} m, für deren Polynom insgesamt k Implikanten ausreichen, mit einem PLA mit n+m Zeilen und k Spalten realisieren. klar Wir wünschen uns k klein. dafür Minimalpolynome Wie findet man Minimalpolynome für Funktionen f : {0,1} n {0,1} m? 14/50
15 Minimalpolynome für f : {0,1} n {0,1} m Notation statt f : {0,1} n {0,1} m (f 1,f 2,...,f m ) mit f i : {0,1} n {0,1} für i {1,2,...,m} Definition Ein Minimalpolynom für f : {0,1} n {0,1} m ist (p 1,p 2,...,p m ) mit minimalen Kosten, dabei ist p i Polynom für f i. Bei den Kosten zählen mehrfach vorkommende Monome nur einmal. Also suchen wir Minimalpolynome p i für f i? Nein! Beispiel p 1 (x 1,x 2,x 3 ) = x 1 x 3 x 2 x 3 ist Minimalpolynom p 2 (x 1,x 2,x 3 ) = x 1 x 2 x 2 x 3 ist Minimalpolynom p 1 (x 1,x 2,x 3 ) = x 1 x 2 x 3 x 2 x 3 stellt auch p 1 dar p 2 (x 1,x 2,x 3 ) = x 1 x 2 x 1 x 2 x 3 stellt auch p 2 dar Gesamtkosten (p 1,p 2 ) = (n+m) k = (3+2) 4 Gesamtkosten (p 1,p 2 ) = (n+m) k = (3+2) 3 15/50
16 Monome für Minimalpolynome für f : {0,1} n {0,1} k Welche Monome übernehmen die Rolle der Primimplikanten? Definition Ein Monom m ist ein multipler Primimplikant von f = (f 1,f 2,...,f k ) mit f i : {0,1} n {0,1}, wenn m Primimplikant von f i ist für eine i I nicht-leere Menge I {1,2,...,k}. Theorem Minimalpolynome für f : {0,1} n {0,1} k enthalten nur multiple Primimplikanten von f. Beweis und Algorithmus zur Berechnung Skript 16/50
17 Multiple Primimplikanten berechnen Wie finden wir alle ( multiplen ) Primimplikanten? Theorem m PI f i i I: m i PI(f i ): m = i I Beweis und Algorithmus zur Berechnung Skript m i i I 17/50
18 Minimalpolynomberechnung für f : {0,1} n {0,1} m Algorithmus 1. Für alle f i berechne alle Primimplikanten. 2. Berechne alle multiplen Primimplikanten. (ergeben sich potentiell als paarweise Verknüpfung normaler Primimplikanten) 3. Berechne eine möglichst günstige Überdeckung. also günstigste Darstellung für PLA-Realisierungen mit uns bekannten Mitteln berechenbar allerdings sehr aufwendig 18/50
19 PLA als ROM Aufgabe Speichere 2 n Wörter der Länge m. w 0 = w 0,0 w 0,1 w 0,2 w 0,m 1 {0,1} m w 1 = w 1,0 w 1,1 w 1,2 w 1,m 1 {0,1} m w 2 = w 2,0 w 2,1 w 2,2 w 2,m 1 {0,1} m.. w 2 n 1 = w 2 n 1,0w 2 n 1,1w 2 n 1,2 w 2 n 1,m 1 {0,1} m Benutze PLA mit n+m Zeilen, 2 n Spalten Beobachtung m 2 n Zellen für m 2 n zu speichernde Bits mindestens erforderlich Adressierung mit jeweils n Bits in n zusätzlichen Zeilen 19/50
20 x 2 x Beispiel n = 3, m = = 8 Wörter jeweils 6 Bits x Beobachtung Und-Teil fest 0 w 0,0 w 1,0 w 2,0 w 3,0 w 4,0 w 5,0 w 6,0 w 7,0 nur von Größe abhängig 0 w 0,1 w 1,1 w 2,1 w 3,1 w 4,1 w 5,1 w 6,1 w 7,1 Anmerkung 0 w 0,2 w 1,2 w 2,2 w 3,2 w 4,2 w 5,2 w 6,2 w 7,2 PLAs mit festem Und-Teil werden 0 w 0,3 w 1,3 w 2,3 w 3,3 w 4,3 w 5,3 w 6,3 w 7,3 als PROM verkauft. 0 w 0,4 w 1,4 w 2,4 w 3,4 w 4,4 w 5,4 w 6,4 w 7,4 0 w 0,5 w 1,5 w 2,5 w 3,5 w 4,5 w 5,5 w 6,5 w 7,5 20/50
21 Zwischen-Fazit PLAs PLAs sind preiswerte, universelle Bausteine, die beliebige boolesche Funktionen leicht realisierbar machen, Minimalpolynomdarstellungen motivieren, Speicherung von 2 n Wörtern der Länge m in einem (n+m) 2 n -PLA erlauben. Nachteil nur einmal programmierbar Wie kann man PLAs beliebig neu programmierbar machen? 21/50
22 Software -PLAs x y Typ f 1 (x,y) Typ s t f 1 (x,y) f 2 (x,y) y x x y x y x y f 2 (x,y) y x y klar vier verschiedene Typen, mit zwei Bits codierbar Idee erweitere PLA-Baustein um zwei zusätzliche Eingaben, die den Baustein-Typ codieren jetzt f 1 und f 2 als Funktionen von (s,t,x,y) darstellen f 1 (s,t,x,y) = y stx f 2 (s,t,x,y) = sx sx(t y) 22/50
23 Bemerkung zum Einsatz klar für ein n m-pla werden zur Programmierung 2nm Bits gebraucht. Beobachtung Man kann diese 2nm Bits gut in einem PROM speichern. Fazit einfache und günstige Realisierung von booleschen Funktionen besonders geeignet für kleine Stückzahlen besonders geeignet bei nur temporärem Gebrauch 23/50
24 Sequenzielle Schaltungen x 1 1 klar Das ist kein Schaltnetz. allerdings Es ist eine baubare Schaltung. Was passiert in dieser Schaltung? 24/50
25 Eine konkrete sequenzielle Schaltung x y 1 1 Was passiert in dieser Schaltung? x y x y klar und immer so weiter... natürlich in der Realität viel schneller darum heißt die Schaltung Flimmerschaltung 25/50
26 Bewertung des Effekts klar Unkontrolliertes Flimmern ist sehr unschön. Also Kreise konsequent verbieten? Wozu können Kreise gut sein? Beobachtung Ausgänge werden zu Eingaben... etwas anders Man kann schon Berechnetes noch einmal sehen. Einsicht Das realisiert so etwas wie Speicher. 26/50
27 Ein zweites Beispiel R S & & schneller P Q langsamer x y x y R t S t P t+ Q t+ P t+2 Q t Q t Q t Q t Q t Q t 27/50
28 Ein zweites Beispiel R S & & langsamer P Q schneller x y x y R t S t P t+ Q t+ P t+2 Q t P t P t P t P t P t 28/50
29 Bi-stabile NAND-Kippstufe R & P Anmerkung heißt auch Latch S & Q positiv kippt, flimmert nicht negativ Verhalten hängt von Schaltzeiten der beiden Gatter ab genauer beobachtet Verhalten hängt manchmal von Schaltzeiten der beiden Gatter ab 29/50
30 Analyse der bi-stabilen NAND-Kippstufe 1. Fall oberes NAND-Gatter schneller R R t S t P t+ Q t+ P t+2 Q t Q t Q t Q t Q t Q t S & & P Q P t+2 = RQ t+ = R Q t+ = R S P t+ = R S P t+ = R S R Q t = R S ( R Q t ) = R S R S Q t = R S Q t 30/50
31 Analyse der bi-stabilen NAND-Kippstufe 2. Fall unteres NAND-Gatter schneller R R t S t P t+ Q t+ P t+2 Q t P t P t P t P t P t S & & P Q P t+2 = RQ t+2 = R Q t+2 = R S P t+ = R S P t+ = R S R Q t+ = R S ( R Q t+ ) = R S R S Q t+ = R S Q t+ = R S S P t = R S S P t = R S P t 31/50
32 Fazit zum Ausgang P der bi-stabilen NAND-Kippstufe 1. Fall oberes NAND-Gatter schneller P t+2 = R S Q t 2. Fall unteres NAND-Gatter schneller P t+2 = R S P t Beobachtung Wenn P t = Q t, ist das Verhalten an P t stabil, also von den Schaltzeiten der Gatter unabhängig. Was ist mit dem anderen Ausgang? 32/50
33 Analyse der bi-stabilen NAND-Kippstufe 1. Fall oberes NAND-Gatter schneller R R t S t P t+ Q t+ P t+2 Q t Q t Q t Q t Q t Q t S & & P Q Q t+2 = S P t+2 = S P t+2 = S R Q t+ = S RQ t+ = S RSP t+ = S R ( S P t+ ) = S RS RP t+ = S RP t+ = S RRQ t = S RRQ t = S R Q t 33/50
34 Analyse der bi-stabilen NAND-Kippstufe 2. Fall unteres NAND-Gatter schneller R R t S t P t+ Q t+ P t+2 Q t P t P t P t P t P t S & & P Q Q t+2 = S P t+ = S P t+ = S RQ t+ = S RQ t+ = S RSP t = S R ( S P t ) = S RS RP t = S R P t 34/50
35 Fazit der Analyse der bi-stabilen NAND-Kippstufe 1. Fall oberes NAND-Gatter schneller P t+2 = R S Q t Q t+2 = S R Q t 2. Fall unteres NAND-Gatter schneller P t+2 = R S P t Q t+2 = S R P t also Wenn Q t = P t, so ist das Verhalten stabil, von den Schaltzeiten der Gatter unabhängig. also Forderung P t Q t 35/50
36 Wertetabelle bi-stabile NAND-Kippstufe oberes Gatter schneller unteres Gatter schneller R t S t P t+2 Q t+2 P t+2 Q t Q t Q t P t P t Beobachtung Wir müssen nur R = S = 0 ausschließen. R t S t P t+2 Q t P t P t (R,S) = (0,1) setzt P = 1 (R,S) = (1,0) setzt P = 0 (R,S) = (1,1) lässt P unverändert Fazit Bi-stabile NAND-Kippstufe realisiert 1-Bit-Speicher! 36/50
37 Erstes Fazit zu sequenziellen Schaltungen Bi-stabile NAND-Kippstufe realisiert 1-Bit-Speicher. also Kreise in Schaltnetzen manchmal sinnvoll neue Funktionalität Analyse schwierig Wunsch strukturierter Entwurf 37/50
38 Automaten Wunsch formales Modell eines Automaten Was ist überhaupt ein Automat? Beispiele Getränke-Automat einfache Ampelsteuerung Steuerung einer Waschmaschine Gegenbeispiele Geldspielautomat wegen der Zufalls-Komponente Computer zu komplex Mensch für uns nicht formal beschreibbar 38/50
39 Automatenmodell Grobbeschreibung verarbeitet eine Eingabe erzeugt eine Ausgabe ist in einem Zustand arbeitet in Takten arbeitet deterministisch (exakt vorhersagbar) jetzt exakte, formale Beschreibung 39/50
40 Definition Mealy-Automat Definiton 19 Ein Mealy-Automat M = (Q,q 0,Σ,,δ,λ) ist definiert durch: endliche Zustandsmenge Q Startzustand q 0 Q endliches Eingabealphabet Σ endliches Ausgabealphabet Zustandsüberführungsfunktion δ: Q Σ Q Ausgabefunktion λ: Q Σ {ε} In einem Takt mit aktuellem Zustand q und Eingabesymbol w schreibt der Automat λ(q,w), wechselt der Automat in den Zustand δ(q,w). 40/50
41 Beispiel Mealy-Automat Q = {q 0,q 1,q 2 }, Σ = {0,1}, = {a,b,c} 0/c q 1 0/a q 0 1/b 0/a 1/c 1/b q 2 Eingabe Ausgabe a b a c 41/50
42 Äquivalenz von Automaten Definition Zwei Mealy-Automaten heißen äquivalent, wenn sie für jede Eingabe w Σ die gleiche Ausgabe a erzeugen. klar Äquivalente Automaten können unterschiedlich groß sein. klar Man wünscht sich möglichst kleine Automaten. Anmerkung Komplexer Problemkreis, umfasst auch effiziente Minimierung von Automaten Näher i.d. Theoretischen Informatik (GTI/TIfAI) Hier: noch ein anderes (ähnliches!) Automaten-Modell 42/50
43 Definition Moore-Automat Definiton 20 Ein Moore-Automat M = (Q,q 0,Σ,,δ,λ) ist definiert durch: endliche Zustandsmenge Q Startzustand q 0 Q endliches Eingabealphabet Σ endliches Ausgabealphabet Zustandsüberführungsfunktion δ: Q Σ Q Ausgabefunktion λ: Q {ε} In einem Takt mit aktuellem Zustand q und Eingabesymbol w schreibt der Automat λ(δ(q,w)), wechselt der Automat in den Zustand δ(q,w). Unterschied zum Mealy-Automaten: Ausgabe Zustand 43/50
44 Mealy- und Moore-Automaten Beobachtung Zu jedem Moore-Automaten gibt es einen äquivalenten Mealy-Automaten. denn zu Moore-Automat A = (Q,q 0,Σ,,δ,λ) ist Mealy-Automat A = (Q,q 0,Σ,,δ,λ ) mit λ (q,w) := λ(δ(q,w)) offensichtlich äquivalent Beobachtung Zu jedem Mealy-Automaten gibt es eine äquivalenten Moore-Automaten. denn zu Mealy-Automaten A = (Q,q 0,Σ,,δ,λ) ist Moore-Automat A = (Q,q 0,Σ,,δ,λ ) mit Q := Q ( {ε}), q 0 := (q 0,ε), δ (q,w) = δ ((q,v),w) := (δ(q,w),λ(q,w)), λ(δ(q,w)) = λ ((q,v)) := v offensichtlich äquivalent 44/50
45 Einfacher Beispiel-Automat Aufgabe einfache Datenglättung Filtere isolierte Bits aus Datenstrom aus. klar Σ := {0,1}, := {0,1} Mealy-Automat 1/0 1/1 0/0 0? 1 1/1 0/0 0/1 übrigens Q := {0,1,?}, q 0 := 0 45/50
46 Äquivalente Automaten Bit-Filter Mealy-Automat 1/0 1/1 0/0 0? 1 1/1 Moore-Automat 0/0 0 0? 0 1 0/ ? /50
47 Automaten & Schaltungen: Synchr. Schaltwerke Erinnerung bi-stabile NAND-Kippstufe R S & P R t S t P t+2 Q t P t P t & Q 11/0 10/0 01/ /0 11/1 01/1 Q = {0,1}, q 0 = 0 Σ = {01,10,11} = {0,1} 47/50
48 Vergleich Automat und NAND-Kippstufe nicht getaktet R S & P R t S t P t+2 Q t P t P t & Q 11/0 10/0 getaktet 01/ /0 11/1 01/1 Q = {0,1}, q 0 = 0 Σ = {01,10,11} = {0,1} 48/50
49 Synchrone Schaltwerke ab jetzt getaktete Schaltwerke also Führe Taktsignal T ein verschiedene technische Möglichkeiten Pegelsteuerung: aktiv, wenn 1 anliegt positive Flankensteuerung: aktiv, wenn Wechsel von 0 nach 1 negative Flankensteuerung: aktiv, wenn Wechsel von 1 nach 0 digital-logische Ebene technisches Detail ignorieren 49/50
50 RS-Flip-Flop R T & & P R S Q 0 0 Q nicht erlaubt S & & Zustandstabelle NAND-Kippstufe R t S t P t+2 Q t nicht erlaubt Q t Q t Q Wertetabelle NAND x y x y /50
Schaltwerke Schaltwerk
Schaltwerke Bisher habe wir uns nur mit Schaltnetzen befasst, also Schaltungen aus Gattern, die die Ausgaben als eine Funktion der Eingaben unmittelbar (durch Schaltvorgänge) berechnen. Diese Schaltnetze
MehrIII. Asynchrone und synchrone Schaltwerke
Ein asynchrones Schaltwerk entsteht dadurch, daß an bei eine Schaltnetz SN1 indestens eine Ausgang auf die Eingänge rückkoppelt. Das Verhalten des Schaltwerks ist dait nicht nur von den Eingangsgrößen
MehrSequentielle Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck
Sequentielle Logik Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Übersicht Schaltwerke Flip-Flops Entwurf eines Schaltwerks Zähler Realisierung Sequentielle
MehrA.1 Schaltfunktionen und Schaltnetze
Schaltfunktionen und Schaltnetze A. Schaltfunktionen und Schaltnetze 22 Prof. Dr. Rainer Manthey Informatik II Bedeutung des Binärsystems für den Rechneraufbau Seit Beginn der Entwicklung von Computerhardware
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
MehrDigitaltechnik II SS 2007
Digitaltechnik II SS 27 2. Vorlesung Klaus Kasper Inhalt Schaltnetz vs. Schaltwerk NAND SR-Flip-Flop NOR SR-Flip-Flop Master-Slave Flip-Flop Zustandsdiagramm Flip-Flop Zoo Schaltnetze vs. Schaltwerke Schaltnetz:
MehrC. Sequentielle Logik
C. Sequentielle Logik C.1. Einordnung Schaltungen mit innerem Zustand. Nächster Zustand nach jeweils t. Im Prinzip getaktete Schaltungen. Speichernde Schaltungen. Grosser Zustandsraum. Höhere Informatik
MehrLogik mit Gedächtnis : Sequentielle Logik
Logik mit Gedächtnis : Sequentielle Logik Schaltwerke Grundkomponenten zur Informationspeicherung: Flip-Flops Typische Schaltwerke Entwurf eines Schaltwerks Wintersemester 12/13 1 asynchrone und synchrone
Mehr7.0 Endliche Zustandsautomaten und Steuerwerke
7.0 Endliche Zustandsautomaten und Steuerwerke Die Ziele dieses Kapitels sind: Aufbau und Funktionsweise von Schaltwerken zu verstehen Verschiedene Realisierungsmöglichkeiten von Schaltwerken mittels Zustandsautomaten
MehrGrundtypen Flip-Flops
FLIP-FLOPs, sequentielle Logik Bei den bislang behandelten Logikschaltungen (Schaltnetzen) waren die Ausgangsgrößen X, Y... zu jeder Zeit in eindeutiger Weise durch die Kombination der Eingangsvariablen
MehrProgrammierbare Logik CPLDs. Studienprojekt B Tammo van Lessen
Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare
Mehr<ruske.s@web.de> Oliver Liebold. NAND (negierte Undverknüpfung) L L H L H H H L H H H L
Elektronische Grundlagen Versuch E7, Grundelemente der Digitaltechnik Praktikumsgruppe IngIF, 04. Juni 2003 Stefan Schumacher Sandra Ruske Oliver Liebold
MehrVorbereitung zum Versuch
Vorbereitung zum Versuch Schaltlogik Armin Burgmeier (1347488) Gruppe 15 6. Januar 2008 1 Gatter aus diskreten Bauelementen Es sollen logische Bausteine (Gatter) aus bekannten, elektrischen Bauteilen aufgebaut
MehrComputertechnik 1. 4.3 Schaltwerke, Sequentielle Schaltungen. 4.3.2 Register. Register. Dr. Wolfgang Koch
omutertechnik r. Wolfgang Koch 4.3 Schaltwerke, Sequentielle Schaltungen Seicher, Register... : Frühere Eingaben (innere Zustände) sielen eine Rolle (werden geseichert) Friedrich Schiller University Jena
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Analoge und digitale Hardware bei
MehrPraktikum Digitaltechnik
dig Datum : 1.06.2009 A) Vorbereitungsaufgaben 1) Was unterscheidet sequentielle und kombinatorische Schaltungen? Kombinatorische ~ Sequentielle ~ Ausgänge sind nur vom Zustand der Eingangsgrößen abhängig
MehrWir benutzen im nachfolgenden Versuch ein PLA zur Implementierung zweier boolscher Funktionen. Dazu einige Vorüberlegungen.
Kapitel 3 Programmable Logic Array (PLA) Die Idee eines PLA ist, dass bei der Chipherstellung ein homogenes Feld von Transistoren erzeugt wird. Die eigentliche Funktionalität wird dann durch Konfiguration
MehrGrundtypen Flip-Flops
FLIP-FLOPs, sequentielle Logik Bei den bislang behandelten Logikschaltungen (chaltnetzen) waren die Ausgangsgrößen X, Y... zu jeder Zeit in eindeutiger Weise durch die Kombination der Eingangsvariablen
Mehr13 Programmierbare Speicher- und Logikbausteine
13 Programmierbare Speicher- und Logikbausteine Speicherung einer Tabelle (Programm) Read Only Memory (ROM) Festwertspeicher Nichtflüchtig Nichtlöschbar: ROM PROM bzw. OTP-ROM Anwender programmierbares
MehrComputertechnik 1. 4.3 Schaltwerke, Sequentielle Schaltungen. Flip-Flops (FF) 4.3.1 Flip-Flops (FF) Dr. Wolfgang Koch
omputertechnik r. Wolfgang Koch 4.3 chwerke, equentielle chungen peicher, egister... : Frühere Eingaben (innere Zustände) spielen eine olle (werden gespeichert) Friedrich chiller University ena epartment
Mehr5. Aussagenlogik und Schaltalgebra
5. Aussagenlogik und Schaltalgebra Aussageformen und Aussagenlogik Boolesche Terme und Boolesche Funktionen Boolesche Algebra Schaltalgebra Schaltnetze und Schaltwerke R. Der 1 Aussagen Information oft
MehrDigitaltechnik II SS 2007
Digitaltechnik II SS 27 8. Vorlesung Klaus Kasper Inhalt Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM ROM Programmierbare ROM Realisierung digitaler Systeme Automaten Digitaltechnik 2 2 Halbleiterspeicher
MehrProtokoll zu Grundelemente der Digitaltechnik
Protokoll zu Grundelemente der Digitaltechnik Ronn Harbich 22. uli 2005 Ronn Harbich Protokoll zu Grundelemente der Digitaltechnik 2 Vorwort Das hier vorliegende Protokoll wurde natürlich mit größter Sorgfalt
MehrFlip Flops allgemein - Digitale Signalspeicher
INFORMATION: Flip Flops allgemein - Digitale Signalspeicher Jede elektronische Schaltung, die zwei stabile elektrische Zustände hat und durch entsprechende Eingangssignale von einem Zustand in einen anderen
MehrAND OR NOT NAND NOR XNOR XOR A B Y 0 0 1 0 1 1 1 0 1 1 1 0
1. Grundlagen Binär: Es existieren nur zwei definierte Zustände (0, 1), (L, H), (0V, 5V), Redundanz: Anzahl notwendige Bitstellen, um Zustände zu kodieren: Z = 2n (n=anzahl Bits) Kontinuierlich Diskret
MehrDas große All-in-All CPLD/FPGA Tutorial
Das große All-in-All CPLD/FPGA Tutorial Mit diesem Tutorial sollen die ersten Schritte in die Welt der programmierbaren Logik vereinfacht werden. Es werden sowohl die Grundlagen der Logik, die benötigte
MehrBenutzte Quellen. Benutzte Bezeichnungen. Logik. Logik
Benutzte uellen Benutzte Bezeichnungen Vorlesungen von r.-ing. Vogelmann, Universität Karlsruhe Vorlesungen von r.-ing. Klos, Universität Karlsruhe Vorlesungen von r.-ing. Crokol, Universität Karlsruhe
MehrVerwendet man zur Darstellung nur binäre Elemente ( bis lat.: zweimal) so spricht man von binärer Digitaltechnik.
Kursleiter : W. Zimmer 1/24 Digitale Darstellung von Größen Eine Meßgröße ist digital, wenn sie in ihrem Wertebereich nur eine endliche Anzahl von Werten annehmen kann, also "abzählbar" ist. Digital kommt
MehrHardwarearchitekturen und Rechensysteme
Lehrstuhl für Eingebettete Systeme Hardwarearchitekturen und Rechensysteme Asynchrone sequenzielle Schaltungen (asynchrone Schaltwerke) Folien zur Vorlesung Hardwarearchitekturen und Rechensysteme von
MehrSequenzielle Schaltungen (1)
Sequenzielle Schaltungen () Sequenzielle Schaltung: Schaltung, deren Ausgänge sowohl von den momentan anliegenden als auch von früheren Eingangsbelegungen abhängen. Wesentliche Elemente einer CPU wie Register,
MehrBasisinformationstechnologie I
Basisinformationstechnologie I Wintersemester 2012/13 28. November 2012 Rechnertechnologie III Universität zu Köln. Historisch-Kulturwissenschaftliche Informationsverarbeitung Jan G. Wieners // jan.wieners@uni-koeln.de
MehrKombinatorische Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck
Kombinatorische Logik Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Überblick Analog- und Digitaltechnik Boolesche Algebra Schaltfunktionen Gatter Normalformen
MehrGrundlagen der Informationverarbeitung
Grundlagen der Informationverarbeitung Information wird im Computer binär repräsentiert. Die binär dargestellten Daten sollen im Computer verarbeitet werden, d.h. es müssen Rechnerschaltungen existieren,
MehrKLAUSUR DIGITALTECHNIK SS 00
Aufgabe 1 (20P) KLAUSUR DIGITALTECHNIK SS 00 Entwerfen Sie ein Flipflop unter ausschließlicher Verwendung eines Dreifach-UND und dreier Zweifach-ODER. Beschreiben Sie das Verhalten ( Zustandsdiagramm,
MehrFormelsammlung. Wahrscheinlichkeit und Information
Formelsammlung Wahrscheinlichkeit und Information Ein Ereignis x trete mit der Wahrscheinlichkeit p(x) auf, dann ist das Auftreten dieses Ereignisses verbunden mit der Information I( x): mit log 2 (z)
MehrPraktikum Grundlagen der Elektronik
Praktikum Grundlagen der Elektronik Versuch EP 7 Digitale Grundschaltungen Institut für Festkörperelektronik Kirchhoff - Bau K1084 Die Versuchsanleitung umfasst 7 Seiten Stand 2006 Versuchsziele: Festigung
Mehr9 Flipflops (FF) Basis-FF. (Auffang-FF, Latch) praxis verstehen chancen erkennen zukunft gestalten 9-1
9 Flipflops (FF) Digitale chaltungen Unterteilung der Flipflops: Es gibt bistabile, monostabile und astabile Kippstufen. Bistabile FF s werden als Flipflops bezeichnet. FF s weisen zwei stabile Zustände
MehrTechnische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt
Technische Grundlagen der Informatik Kapitel 5 Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Kapitel 5: Themen Speicherarchitekturen RAM-, ROM-Speicher Flash-Speicher Logikimplementierung
MehrQ R. reset (R) set (S) unzulässig! Unkontrollierte Rückkopplung von Gatterausgängen auf Gattereingänge führt zu logisch "inkonsistentem" Verhalten!
Schaltwerke Schaltwerke 22 Prof. Dr. Rainer Manthey Informatik II Schaltwerke: Übersicht generelles Problem grösserer Schaltnetze: Länge der Laufzeiten wird relevant Notwendigkeit der Zwischenspeicherung
MehrTeil II. Schaltfunktionen
Teil II Schaltfunktionen 1 Teil II.1 Zahlendarstellung 2 b-adische Systeme Sei b IN mit b > 1 und E b = {0, 1,..., b 1} (Alphabet). Dann ist jede Fixpunktzahl z (mit n Vorkomma und k Nachkommastellen)
MehrStefan Lucks Krypto und Mediensicherheit (2009) 4: Stromchiffren
4: Stromchiffren Zwei Grundbausteine der symmetrischen Kryptographie: Stromchiffren Verschlüsseln beliebig langer Klartexte, interner Zustand Blockchiffren Verschlüsseln von Blocks einer festen Größe,
MehrKapitel 5 Schaltungen mit Delays. Kapitel 5: Schaltungen mit Delays Seite 1 / 68
Kapitel 5 Schaltungen mit Delays Kapitel 5: Schaltungen mit Delays Seite 1 / 68 Schaltungen mit Delays Inhaltsverzeichnis 5.1 Addierwerke 5.2 Lineare Schaltkreise und Schieberegister (LSR) 5.3 Anwendungen
MehrSchaltungen Jörg Roth 197
Schaltungen Jörg Roth 197 2.2.2 Flipflops Flipsflops sind einfache rückgekoppelte Schaltungen, die jeweils ein einzelnes Bit speichern können. Es gibt verschiedene Typen, die sich im "Komfort" der Ansteuerung
MehrAngewandte Physik II: Elektronik
Elektronik für Physiker Prof. Brunner SS 26 Angewandte Physik II: Elektronik 9. Schaltwerke. Monostabile Kippschaltung: Univibrator 2. Astabile Kippschaltung: Multivibrator 3. Bistabile Kippschaltung:
MehrRechnerstrukturen WS 2012/13
Rechnerstrukturen WS 2012/13 Repräsentation von Daten Repräsentation natürlicher Zahlen (Wiederholung) Repräsentation von Texten Repräsentation ganzer Zahlen Repräsentation rationaler Zahlen Repräsentation
MehrN Bit binäre Zahlen (signed)
N Bit binäre Zahlen (signed) n Bit Darstellung ist ein Fenster auf die ersten n Stellen der Binär Zahl 0000000000000000000000000000000000000000000000000110 = 6 1111111111111111111111111111111111111111111111111101
MehrVersuch P1-63 Schaltlogik Vorbereitung
Versuch P1-63 Schaltlogik Vorbereitung Gruppe Mo-19 Yannick Augenstein Versuchsdurchführung: 16. Januar 2012 1 Inhaltsverzeichnis Einführung 3 1 Grundschaltungen 3 1.1 AND.......................................
MehrKonfiguration einer TM als String schreiben: Bandinschrift zwischen den Blank-Zeichen Links von der Kopfposition Zustand einfügen.
H MPKP Konfiguration einer TM als String schreiben: Bandinschrift zwischen den Blank-Zeichen Links von der Kopfposition Zustand einfügen. Beispiel: 1234q567 bedeutet: Kopf steht auf 5, Zustand ist q. Rechnung:
MehrReguläre Sprachen Endliche Automaten
Endliche Automaten (Folie 54, Seite 16 im Skript) Einige Vorteile endlicher deterministischer Automaten: durch Computer schnell simulierbar wenig Speicher benötigt: Tabelle für δ (read-only), aktueller
MehrGrundbegriffe der Informatik
Grundbegriffe der Informatik Einheit 15: Reguläre Ausdrücke und rechtslineare Grammatiken Thomas Worsch Universität Karlsruhe, Fakultät für Informatik Wintersemester 2008/2009 1/25 Was kann man mit endlichen
MehrInformatik II. Sequentielle Schaltwerke. sequentielle Schaltwerke. sequentielle Schaltwerke. Rainer Schrader. 14. November 2005
nformatik Rainer chrader equentielle chaltwerke Zentrum für Angewandte nformatik Köln 4. November 5 / 57 / 57 wir haben gesehen, dass es notwendig ist, den Ablauf von chaltvorgängen und ihre Reihenfolge
MehrBA-Mannheim, 2. Semester IT Digitaltechnik (Hr. Schillack)
Dies ist nun also die freundlicherweise von mir mitgetippte Fassung der Vorlesung Digitaltechnik (2. Semester) bei Hr. Schillack an der BA-Mannheim. Ich hoffe ihr könnt damit was anfangen. Fehler, Kritik,
MehrErnst-Moritz-Arndt-Universität Greifswald Fachbereich Physik Elektronikpraktikum
Ernst-Moritz-Arndt-Universität Greifswald Fachbereich Physik Elektronikpraktikum Protokoll-Nr.: 11 Digitalschaltungen Protokollant: Jens Bernheiden Gruppe: 2 Aufgabe durchgeführt: 25.06.1997 Protokoll
MehrTechnische Informatik
Technische Informatik Eine einführende Darstellung von Prof. Dr. Bernd Becker Prof. Dr. Paul Molitor Oldenbourg Verlag München Wien Inhaltsverzeichnis 1 Einleitung 1 1.1 Was ist überhaupt ein Rechner?
MehrLehrbuch Digitaltechnik
Lehrbuch Digitaltechnik Eine Einführung mit VHDL von Prof. Dr. Jürgen Reichardt, Oldenbourg Verlag München Inhaltsverzeichnis Vorwort V 1 Einleitung 1 1.1 Die Hardwarebeschreibungssprache VHDL 3 1.2 Digitale
Mehr1. Praktische Übung zur Vorlesung Technische Informatik I
Friedrich-Alexander-Universität Erlangen-Nürnberg Informatik 12 Am Weichselgarten 3 91058 Erlangen 1. Praktische Übung zur Vorlesung Technische Informatik I Aufgabe 1 (NAND-chaltfunktion) Es soll ein chalternetzwerk
MehrGrundlagen der Digitaltechnik
Grundlagen der Digitaltechnik Eine systematische Einführung von Prof. Dipl.-Ing. Erich Leonhardt 3., bearbeitete Auflage Mit 326 Bildern, 128 Tabellen, zahlreichen Beispielen und Übungsaufgaben mit Lösungen
Mehr9 Multiplexer und Code-Umsetzer
9 9 Multiplexer und Code-Umsetzer In diesem Kapitel werden zwei Standard-Bauelemente, nämlich Multiplexer und Code- Umsetzer, vorgestellt. Diese Bausteine sind für eine Reihe von Anwendungen, wie zum Beispiel
MehrGrundlagen der Informatik
Grundlagen der Informatik Teil III Boolesche Algebra, Signalarten, Elektronische Bauteile Seite 1 Boolesche Algebra George Boole => englischer Mathematiker Mitte 19. Jahrhundert Formale Sicht digitaler
MehrA.3. A.3 Spezielle Schaltnetze. 2002 Prof. Dr. Rainer Manthey Informatik II 1
Spezielle Schaltnetze Spezielle Schaltnetze 22 Prof. Dr. Rainer Manthey Informatik II Übersicht in diesem Abschnitt: : Vorstellung einiger wichtiger Bausteine vieler elektronischer Schaltungen, die sich
MehrSpeicherung digitaler Signale
Speicherung digitaler Signale von Fabian K. Grundlagen Flipflops Bisher: Schaltungen ohne Speichermöglichkeit Jetzt: Speichermöglichkeit durch Flipflops Flipflops Grundlagen Flipflops Was sind Flipflops?
MehrGrundlagen der Informatik II. Teil I: Formale Modelle der Informatik
Grundlagen der Informatik II Teil I: Formale Modelle der Informatik 1 Einführung GdInfoII 1-2 Ziele/Fragestellungen der Theoretischen Informatik 1. Einführung abstrakter Modelle für informationsverarbeitende
MehrD Sequentielle Logik. D Sequentielle Logik. 1 Schaltwerke (2) 1 Schaltwerke. Einordnung in das Schichtenmodell:
inornung in as Schichtenmoell:. Schaltwerke 2. RS Flip-Flop 3. Weitere Flip-Flops 4. Typische Schaltwerke 5. ntwurf eines Schaltwerks Technische Informatik I, SS 23-2 Schaltwerke in er kombinatorischen
MehrFlipflops. asynchron: Q t Q t+t
Flipflops Ein Flipflop ist ein elementares Schaltwerk, das jeweils einen von zwei Zuständen ( 0 und 1 ) annimmt. Es hat zwei komplementäre Ausgänge ( Q und Q ), die den internen Zustand anzeigen. (Falls
MehrLösung 3.1 Schaltalgebra - Schaltnetze (AND, OR, Inverter)
Lösung 3.1 Schaltalgebra - Schaltnetze (AND, OR, Inverter) Folgende Darstellung der Funktionen als Zusammenschaltung von AND-, OR- und Invertergattern ist möglich: a) F = X ( Y Z) b) F = EN ( X Y) ( Y
Mehr2.5.1 Das Basis-Flipflop
2.5 Die Flipflops 137 2.5.1 Das Basis-Flipflop Basis-Flipflops sind nicht taktgesteuerte FF. ie sollen die Funktionen etzen, Löschen und peichern aufweisen. 1 - etzeing. (et) - Löscheing. (eset) 2 etzen:
MehrHalbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1
Halbleiterspeicher 30.09.2008 Michael Kuhfahl 1 Gliederung I. FF als Speicher (1 Bit) II. Register als Speicher (n Bit) III. Anordnung der Speicherzellen IV. SRAM V. DRAM VI. ROM VII. PROM VIII. EPROM
MehrZusammenfassung. 1 Wir betrachten die folgende Signatur F = {+,,, 0, 1} sodass. 3 Wir betrachten die Gleichungen E. 4 Dann gilt E 1 + x 1
Zusammenfassung Zusammenfassung der letzten LV Einführung in die Theoretische Informatik Woche 7 Harald Zankl Institut für Informatik @ UIBK Wintersemester 2014/2015 1 Wir betrachten die folgende Signatur
Mehra) Wie viele ROM-Bausteine benötigen Sie für den Aufbau des 64x16 ROMs? c) Wie viele Bytes Daten können im 64x16 ROM insgesamt gespeichert werden?
VU Technische Grundlagen der Informatik Übung 4: Schaltwerke 83.579, 24W Übungsgruppen: Mo., 24.. Mi., 26..24 Aufgabe : ROM-Erweiterung Ein 64x6 ROM soll aus mehreren 32x4 ROMs (vgl. Abbildung rechts:
Mehr5. Schaltwerke und Speicherelemente S Q
5. chaltwerke und peicherelemente T chaltwerke Takt, peicherelemente, Flip-Flops Verwendung von Flip-Flops peicherzellen, egister Kodierer, peicher 72 chaltwerke vs. chaltkreise chaltkreise bestehen aus
MehrDigitale Elektronik, Schaltlogik
Physikalisches Anfängerpraktikum 1 Gruppe Mo-16 Wintersemester 2005/06 Jens Küchenmeister (1253810) Versuch: P1-64 Digitale Elektronik, Schaltlogik - Vorbereitung - Die Grundlage unserer modernen Welt
Mehr5. Schaltwerke und Speicherelemente
5. chaltwerke und peicherelemente T chaltwerke Takt, peicherelemente, Flip-Flops Verwendung von Flip-Flops peicherzellen, egister Kodierer, peicher 74 chaltwerke vs. chaltkreise chaltkreise bestehen aus
MehrEndliche Automaten. Endliche Automaten 1 / 108
Endliche Automaten Endliche Automaten 1 / 108 Endliche Automaten Endliche Automaten erlauben eine Beschreibung von Handlungsabläufen: Wie ändert sich ein Systemzustand in Abhängigkeit von veränderten Umgebungsbedingungen?
MehrRS-Flip Flop, D-Flip Flop, J-K-Flip Flop, Zählschaltungen
Elektronik Praktikum / Digitaler Teil Name: Jens Wiechula, Philipp Fischer Leitung: Prof. Dr. U. Lynen Protokoll: Philipp Fischer Versuch: 3 Datum: 24.06.01 RS-Flip Flop, D-Flip Flop, J-K-Flip Flop, Zählschaltungen
MehrSchaltlogik. Versuch: P1-64. - Vorbereitung - Physikalisches Anfängerpraktikum 1 Wintersemester 2005/06 Julian Merkert (1229929)
Physikalisches Anfängerpraktikum 1 Gruppe Mo-16 Wintersemester 2005/06 Julian Merkert (1229929) Versuch: P1-64 Schaltlogik - Vorbereitung - Vorbemerkung In diesem Versuch geht es darum, die Grundlagen
MehrFPGA. Übersicht der Aktuellen Bausteine. Inhaltsverzeichnis. 1. Einführung 1.1 Was ist ein FGPA?
FPGA Übersicht der Aktuellen Bausteine Von Markus Stanczyk Inhaltsverzeichnis 1. Einführung 1.1 Was ist ein FGPA? 2. Aufbau eines FPGA 2.1 Logikblöcke 2.2 Verbindungsarchitektur 3. Marktüberblick 3.1 Allgemein
MehrTechnische Informatik. Der VON NEUMANN Computer
Technische Informatik Der VON NEUMANN Computer Inhalt! Prinzipieller Aufbau! Schaltkreise! Schaltnetze und Schaltwerke! Rechenwerk! Arbeitsspeicher! Steuerwerk - Programmausführung! Periphere Geräte! Abstraktionsstufen
MehrMartin V. Künzli Marcel Meli. Vom Gatter zu VHDL. Eine Einführung in die Digitaltechnik. : iasms!wil5i-8sb*l!f. 3. Auflage. zh aw
Martin V. Künzli Marcel Meli Vom Gatter zu VHDL Eine Einführung in die Digitaltechnik : iasms!wil5i-8sb*l!f 3. Auflage zh aw Inhaltsverzeichnis 1. Begriffe und Definitionen 1 1.1 Logische Zustände 1 1.2
Mehrbereits in A,3 und A.4: Betrachtung von Addierschaltungen als Beispiele für Schaltnetze und Schaltwerke
Rechnerarithmetik Rechnerarithmetik 22 Prof. Dr. Rainer Manthey Informatik II Übersicht bereits in A,3 und A.4: Betrachtung von Addierschaltungen als Beispiele für Schaltnetze und Schaltwerke in diesem
MehrTechnische Informatik Basispraktikum Sommersemester 2001
Technische Informatik Basispraktikum Sommersemester 2001 Protokoll zum Versuchstag 4 Datum: 21.6.2001 Gruppe: David Eißler/ Autor: Verwendete Messgeräte: - digitales Experimentierboard (EB6) - Netzgerät
MehrDuE-Tutorien 17 und 18
DuE-Tutorien 17 und 18 Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery TUTORIENWOCHE 11 AM 27.01.2012 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum
MehrAnwenderprogrammierbare
4. Einteilung der Programmiertechnologien Programmable logic device (PLD) Field programmable gate array (FPGA) Zusammenfassende Bewertung S. A. Huss / Folie 4-1 Einteilung der Programmiertechnologien Programmierung
MehrVorlesung Theoretische Informatik
Vorlesung Theoretische Informatik Automaten und Formale Sprachen Hochschule Reutlingen Fakultät für Informatik Masterstudiengang Wirtschaftsinformatik überarbeitet von F. Laux (Stand: 09.06.2010) Sommersemester
Mehr10. Elektrische Logiksysteme mit
Fortgeschrittenenpraktikum I Universität Rostock - Physikalisches Institut 10. Elektrische Logiksysteme mit Rückführung Name: Daniel Schick Betreuer: Dipl. Ing. D. Bojarski Versuch ausgeführt: 22. Juni
MehrInhaltsverzeichnis Vorlesung VHDL, HW/SW-Codesign"
Inhaltsverzeichnis Vorlesung VHDL, HW/SW-Codesign" 1 Einführung... 1-1 2 VHDL Grundlagen... 2-1 2.1 Allgemeines... 2-1 2.2 Aufbau eines VHDL-Modells...2-7 VHDL Design-Einheiten Überblick...2-10 Programmerstellung...
MehrWas ist VHDL? V: very high speed integrated circuit HDL hardware description language. mächtige HW-Beschreibungssprache. Wozu hat man VHDL entwickelt?
Was ist VHDL? V: very high speed integrated circuit HDL hardware description language mächtige HW-Beschreibungssprache Wozu hat man VHDL entwickelt? weitere HDLs? - HW beschreiben, beschleunigen - Simulation
MehrKlausur zur Vorlesung
Prof. Dr. Franz J. Rammig Paderborn, 2..2001 C. Böke Klausur zur Vorlesung "Grundlagen der technischen Informatik" und "Grundlagen der Rechnerarchitektur" Sommersemester 2001 1. Teil: GTI Der erste Teil
MehrGrundlagen der Informatik 2. Grundlagen der Digitaltechnik. 5. Digitale Speicherbausteine
Grundlagen der Informatik 2 Grundlagen der Digitaltechnik 5. Digitale Speicherbausteine Prof. Dr.-Ing. Jürgen Teich Dr.-Ing. Christian Haubelt Lehrstuhl für Hardware-Software Software-Co-Design Grundlagen
MehrProgrammierbare Logik mit GAL und CPLD
2008 AGI-Information Management Consultants May be used for personal purporses only or by libraries associated to dandelon.com network. Programmierbare Logik mit GAL und CPLD in die Schaltungsentwicklung
MehrCOMPUTERGESTÜTZTES EXPERIMENTIEREN I P R A K T I K U M
COMPUTERGESTÜTZTES EXPERIMENTIEREN I P R A K T I K U M 1 Übersicht Im Praktikum zur Vorlesung Computergestütztes Experimentieren I wird der Vorlesungsstoff geübt und vertieft. Ausserdem werden die speziellen
MehrRechnerstrukturen. 2. Grundlagen. Inhalt. Vorlesung Rechnerstrukturen Winter 2002/03. (c) Peter Sturm, Universität Trier 1. Elektronische Schalter
Vorlesng Rechnerstrktren Winter 22/3 Rechnerstrktren 2. Grndlagen Inhalt Elektronische Schalter Elementare Gatterfnktionen Schaltnetze Schaltwerke 2.2 (c) Peter Strm, Universität Trier Vorlesng Rechnerstrktren
MehrEinführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München
Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (1) Was ist ein Rechner? Maschine, die Probleme für
Mehrder einzelnen Aussagen den Wahrheitswert der zusammengesetzten Aussage falsch falsch falsch falsch wahr falsch wahr falsch falsch wahr wahr wahr
Kapitel 2 Grundbegriffe der Logik 2.1 Aussagen und deren Verknüpfungen Eine Aussage wie 4711 ist durch 3 teilbar oder 2 ist eine Primzahl, die nur wahr oder falsch sein kann, heißt logische Aussage. Ein
MehrSpeicherung von Signalen - Flipflops, Zähler, Schieberegister
Lehrbehelf für Prozessregelung und echnerverbund, 3. Klasse HTL Speicherung von Signalen - Flipflops, Zähler, Schieberegister S - Flipflop Sequentielle Schaltungen unterscheiden sich gegenüber den kombinatorischen
MehrI. Aussagenlogik. Aussagenlogik untersucht Verknüpfungen wie "und", "oder", "nicht", "wenn... dann" zwischen atomaren und komplexen Sätzen.
I. Aussagenlogik 2.1 Syntax Aussagenlogik untersucht Verknüpfungen wie "und", "oder", "nicht", "wenn... dann" zwischen atomaren und komplexen Sätzen. Sätze selbst sind entweder wahr oder falsch. Ansonsten
Mehr3. Steuerungstechnik Teil I
3. Steuerungstechnik Teil I 3.. Boolsche Algebra und Schaltalgebra Die Berechnung logischer Verknüpfungen in binären Steuerungssystemen hat als Grundlage die Boolsche Algebra bzw. die auf Schaltsystemen
MehrEine Logikschaltung zur Addition zweier Zahlen
Eine Logikschaltung zur Addition zweier Zahlen Grundlegender Ansatz für die Umsetzung arithmetischer Operationen als elektronische Schaltung ist die Darstellung von Zahlen im Binärsystem. Eine Logikschaltung
MehrKapitel 3: Boolesche Algebra
Inhalt: 3.1 Grundlegende Operationen und Gesetze 3.2 Boolesche Funktionen u. u. ihre Normalformen 3.3 Vereinfachen von booleschen Ausdrücken 3.4 Logische Schaltungen 3.1 Grundlegende Operationen und Gesetze
MehrHANSER. von Prof. Dipl.-Ing. Johannes Borgmeyer. 2., verbesserte Auflage
2008 AGI-Information Management Consultants May be used for personal purporses only or by libraries associated to dandelon.com network. von Prof. Dipl.-Ing. Johannes Borgmeyer 2., verbesserte Auflage Mit
MehrThema 2. Digtale Logik und wie der Computer rechnet
Thema 2 Digtale Logik und wie der Computer rechnet Motivation: Schaltnetz 74LS83 4 Bit Adder für Interessenten: die Anzeigen sind TIL-3 ...was dahinter steckt Grundlagen der Schaltalgebra Schaltalgebra
Mehr