Package- und Chiplevel

Transkript

1 Simulation von Ausfallmechanismen auf Package- und Chiplevel HABILITATIONSSCHRIFT zur Erlangung der venia legendi FAKULTÄT für Elektrotechnik und Informatik der Gottfried Willielm Leibniz Universität Hannover vorgelegt im Mai 2010 von Dr.-Ing. Dipl.-Phys. Kirsten Weide-Zaage

2 Inhaltsverzeichnis Verzeichnis der Abkürzungen und Symbole 5 1 Einleitung 1.1 Motivation g 1.2 Stand der Forschung Inhalt der Arbeit Literatur Einleitung 11 2 Beschreibung des Materialtransports Migrationsmechanismen Diffusion und Materialtransport Diffusion in Anwesenheit von Konzentrationsgradienten Diffusion an Korngrenzen Elektromigration / Elektrotransport Thermomigration / Thermotransport Stressmigration Summe der Materialflüsse Blacksche Gleichung Teststrukturen Umsetzung der Migrationsberechnung im FE-Programm ANSYS Divergenzen im Massenfluss über Analogie der divgrad Terme Direkte Berechnung der Massenflussdivergenzen Literatur Kapitel Materialparameter Metallisierungsmaterialien Spezifischer Widerstand Skalierungseffekte Temperaturabhängigkeit (Wiedemann-Franz Gesetz) Für Metallisierungssysteme einsetzbare Materialien Barriere, Intermetalldielektrikum und Deckschicht Gehäuse- und Löthöckermaterialien Eigenschaften der Löthöckermaterialien Eigenschaften der Gehäusematerialien Parameter für die Migrationsuntersuchungen Metallisierungen Löthöckermaterialien 3.4 Literatur Kapitel Randbedingungen und Wärmeableitung Wärmeübergang in die Umgebung Hy

3 Materialvariationen Wärmeleitung Wärmestrahlung Wärmeübergang (Konvektion) Berechnung Natürliche Konvektion an einer waagerechten Platte Berechnung Natürliche Konvektion an senkrechten Platten Erzwungene Konvektion Vereinfachte Form des Wärmetransports Wärmeübergänge bei der Simulation von Gehäusen Thermischer Widerstand am Beispiel CDIP Wärmeübergangskoeffizienten der einzelnen Flächen Wärmeleitung über Steckkontakte und Bonddrähte Literatur Kapitel Gehäuse-Simulation Einfluss der Gehäuseteile auf den thermischen Widerstand Definition des thermischen Widerstands Leadframe Design Heat-Slug oder Heat-Spreader Kunststoffurnhüllung oder Mold-Compound Leiterplatte und Verbindungen Thermisch-mechanischer Stress Thermische Verbesserung der Gehäuse Neue Materialien und neues Design Verlötung der Anschlussverbindung (Lead-Solder-Joint) Thermische Simulation eines CDIP-8 Gehäuses Materialvariationen Vergleich zwischen Simulation und Messung Infrarotthermografie (Messplatz) Korrekturverfahren für die gemessenen Temperaturen Infrarotmessungen Best-Case- / Worst-Case-Betrachtung Zusammenfassung der Untersuchung des CDIP-8 Gehäuses Thermisch-mechanische Simulation eines SOP-8 Gehäuses im SOP-8 Kunststoffgehäuse Thermisch-mechanische Simulation Zusammenfassung Layoutgetreue Simulation eines MO-166 Gehäuses Beschreibung und Durchführung der Messungen 93 2

4 5.5.2 Kalibrierung der Diodentherrnometer Statische Temperaturmessungen Parametrisiertes FE-Modell für die Variationen Vereinfachtes Modell mit Kühlkörper Gehäusemodell mit Wärmeübergangskoeffizienten, Verifikation Zusammenfassung Verifikation Thermische Untersuchung des JEDEC MO-166 Gehäuses Variation der eingeprägten Leistung MaterialVariationen Variation der Dimensionierung der Verbindungsleitbahnen Zusammenfassung Variationen in der thermischen Untersuchung Ceramic-Leaded-Chip-Carrier (CLCC20) Migrationseffekte in Löthöckern und Verbindungsleitbahnen, PoP-Gehäuse Elektromigration und Thermomigration in Gehäusen Bleifreie Lote PoP-Gehäuse Migrationstests der PoP Gehäuse Finite-Element-Simulation von Löthöckern Zusammenfassung Migrationssimulation in Löthöckern Dimensionierungsuntersuchung im PoP Zusammenfassung Dimensionierungsuntersuchung in Löthöckern Literatur Kapitel Metallisierungsstrukturen Verifikation von Leitbahnen und Durchkontaktierungen Pad-Struktur Mäander-Struktur SWEAT-Struktur Konventionelle Aluminium-/Wolfram Strukturen Modellbeschreibung und Randbedingungen Stromdichte, Temperatur, Temperaturgradienten und hydrostatische StressgradientenVerteilung Stressverteilung in den drei Modellen Gemessener TTF und reziproke Massenflussdivergenz einer verankerten Durchkontaktierung Vergleich der Stresstests mit den Simulationen Dynamische Simulation Zusammenfassung Verifikation Leitbahn und Al/W-Viastrukturen Temperaturerhöhung und Fehlerort in der Leitbahn (Kupfer 65nm) 150 3

5 6.2 Prozessinduzierter mechanischer Stress Simulationsfluss zur Berechnving des prozessinduzierten Stress Vergleich Referenztemperatur und Pre-Stress Prozessinduzierter Stress verankertes Via (65nm /45nm) Variation des Intermetalldielektrikums verankertes Via (65nm /45nm) Bestimmung der Massenflussdivergenz verankertes Via (65nm /45nm) Zusammenfassung prozessinduzierter Stress verankertes Via Material- und Dimensionierungsvariation aufliegendes Via Variation des Dielektrikums aufliegendes Via Barrierenmaterial und Barrierendicke aufliegendes Via Höhe der Durchkontaktierung aufliegendes Via Metallisierungsbreite und Überlapp aufliegendes Via Dicke des IMD unterhalb von Ml aufliegendes Via Zusammenfassung Dimensionierungsvariation aufliegendes 6.4 Technologie Vergleich aufliegendes Via 169 Via Variation des Ausformung der Durchkontaktierung mit Prozessschritten Aufliegende Durchkontaktierung der 90nm Technologie Untersuchungen zum mechanischen Stress Massenflussdivergenz Stressmigration bei 175 C Massenflussdivergenz Stressmigration bei 325 C Massenflussdivergenz Elektromigration (dynamisch) Zusammenfassung aufliegende Durchkontaktierung 90nm Unterschiedlichen Formen der Durchkontaktierung der 65nm Technologie Massenflussdivergenz Stressmigration bei 175 C Massenflussdivergenz Elektromigration Zusammenfassung Variation der Durchkontaktierung Nanointerconnects Maximale Temperatur und mechanischer Stress in den Nanointerconnects Berechnung der Massenflussdivergenz Zusammenfassung Nanointerconnects Literatur Kapitel Zusammenfassung Liste der Veröffentlichungen 202 4