IHS2 Seminar. Jorge Meza Zusebau R2082, Tel: -4128
|
|
- Viktor Ziegler
- vor 6 Jahren
- Abrufe
Transkript
1 Jorge Meza Zusebau R2082, Tel: Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel Integrated HW/SW Systems Group 14. Januar 2014 Self-Organization 14 January
2 Nächster Termin Das letzte findet am (Alle Gruppen) K2077 (15:00 16:30) statt!! Umfrage zur Übung "IHS2 und EIHS 14. Januar
3 Inhalt des Seminars Heute Scheduling High-Level Synthesis digitaler Systeme Datenflussgraph (DFG) Kontrollflussgraph (CFG) Verteilung von Aufgaben auf Prozessoren Prozessgraph Praktische Aufgaben 14. Januar
4 Scheduling (High-Level Synthesis digitaler Systeme) Jorge Meza Zusebau R2082, Tel: Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel Integrated HW/SW Systems Group 14. Januar 2014 Self-Organization 14 January
5 High-Level Synthesis Vollautomatischer Entwurf auf algorithmischer Ebene Entwickler ist mit den Aufgaben der Spezifikation der Algorithmen beauftragt Entwurf des Datenpfades und Kontrollpfades digitaler Systeme DFG und CFG werden häufig als Zwischendarstellungen verwendet Grundaufgaben Allokation Bestimmung von Ressourcentypen und Anzahl der benötigten Instanzen Scheduling (Ablaufplanung [1]) Festlegen von Startzeiten der Aufgaben unter Berücksichtigung aller Datenabhängigkeiten Mapping (Bindung [1]) Spezifiziert auf welchem Ressourcetyp und auf welcher Instanz eine Aufgabe implementiert wird Grundalgorithmen für Scheduling ASAP und ALAP [1] J. Teich: Digitale Hardware/Software Systeme. Springer, Januar
6 Datenflussgraph (DFG) Formale Beschreibung für Daten-dominierte Anwendungen (bspw. digitale Signalverarbeitung) Menge von Verarbeitungseinheiten (Knoten) verbunden mit einer Menge von Pfeilen, die den Datenfluss und die Datenabhängigkeiten repräsentieren Ausgabe ist eine Funktion der Eingabe Keine Zustände, keine externen Ereignisse zum Auslösen von Zustandsänderungen Anwendbar für Scheduling (Ablaufplanung) und Code-Generierung 14. Januar
7 ASAP Algorithmus (ohne Ressourcenbeschränkungen) Idee: Jeden Knoten so früh wie möglich (as soon as possible ASAP) starten Bestimmung der latenzoptimalen Ablaufplanes Problem der Latenzminimierung kann in polynomieller Zeit exakt gelöst werden 14. Januar
8 ALAP Algorithmus (ohne Ressourcenbeschränkungen) Idee: Jeden Knoten so spät wie möglich (as late as possible ALAP) starten Komplementärer Algorithmus Das Algorithmus ermittelt die spätesten Startzeitpunkte alle Knoten. 14. Januar
9 DFG + Scheduling Aufgabe 1 Erzeugen Sie für folgende Gleichungen eine Datenflussbeschreibung (DFG) x = 3*7+4*a y = 2*x+b^2 z = a*b+5 Führen Sie dies nach folgenden Arten durch ASAP ohne Ressourcenbeschränkungen ALAP ohne Ressourcenbeschränkungen 14. Januar
10 DFG + Scheduling Lösung (ASAP) t a * t1 14. Januar
11 Latenz + Mapping Aufgabe 2 Wie viele Takte werden für die ASAP und ALAP Lösungen benötigt, wenn eine Multiplikation 4 Takte benötigt eine Addition 2 Takte benötigt Wie viele Ressourcen (Multiplizierer und ALUs) sind notwendig für eine maximal parallele Abarbeitung? (Mapping) ASAP ALAP Wie kann die Abarbeitung mit wenigen Ressourcen im Vergleich zu ASAP und ALAP Lösungen umgesetzt werden? (Scheduling + Mapping Ressourcen minimieren) Wie viele Multiplizierer und ALUs sind notwendig? Wie viele Takte sind für die gesamte Abarbeitung notwendig? Ist es möglich die Ressourcen zu minimieren ohne die Abarbeitungszeit zu erhöhen? 14. Januar
12 Beispiel (Scheduling und Mapping) Multiplikation benötigt 1 Takt Addition benötigt 1 Takt 14. Januar
13 Ressourcenbeschränkungen Aufgabe 3 Wie sieht der DFG aus, wenn nur 1 Multiplizierer und eine ALU zur Verfügung stehen? Wie viele Takte werden in diesem Fall benötigt, wenn eine Multiplikation 4 Takte benötigt eine Addition 2 Takte benötigt 14. Januar
14 Aufgabe 4 Erzeugen Sie für folgende Gleichungen eine optimierte DFG Lösung (minimale Latenz mit wenigen Ressourcen) wenn x = 2*b+4*a y = 2+x+b^2 z = d*(e+5) eine Multiplikation 4 Takte benötigt eine Addition 2 Takte benötigt Führen Sie eine Ablaufplanung mit minimalen Ressourcen (1x Mult, 1x ALU) durch. Berechnen sie die Latenz. 14. Januar
15 Anmerkungen Unberücksichtigt sind bisher geblieben: Der Aufwand für die Speicherung der Daten Die Ressourcen für die Speicherung der Daten Die Ressourcen für das Multiplexen der Daten zu den einzelnen Ausführungseinheiten, wenn diese für mehr als eine Berechnung genutzt werden. Die genauen zusätzlichen Kosten hängen von der verwendeten Hardware ab und werden daher hier vernachlässigt. 14. Januar
16 Kontrollflussgraph (CFG) Formale Beschreibung mit Fokus auf Steueraspekten eines Systems Knoten stellen Operationen und Kanten bedingte Übergänge dar Datenabhängigkeiten der Operationen werden nicht dargestellt, aber DFG können keine Kontrollstrukturen wie Verzweigungen und Schleifenkonstrukte modellieren Verzweigungsknoten Knoten mit mehreren Nachfolger Anwendbar zur Darstellung des Kontrollflusses eines Programms 14. Januar
17 Kontrollflussgraph (CFG) 14. Januar
18 CFG Aufgabe 1 1 program { 2 output (1,2); 3 tmp := input; 4 if tmp == 0 { 5 i := 1; 6 a := 2; } 7 else { 8 done := false; 9 loop { 10 tmp := tmp-1; } 11 until tmp = 0 } 12 output (3,3); 13 } Das Programm ist in Pseudocode geschrieben. 14. Januar
19 Scheduling von Aufgaben auf Prozessoren Jorge Meza Zusebau R2082, Tel: Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel Integrated HW/SW Systems Group 14. Januar 2014 Self-Organization 14 January
20 Scheduling Bestimmung der Startzeiten und Verteilung der Aufgaben auf Prozessoren Darstellung der Aufgaben mittels Taskgraphen Knoten Aufgaben Kanten Abhängigkeiten (Kommunikation) Verteilung erfolgt nach Vorgaben bestimmter Prioritäten Diese werden hier so gewählt, dass ein Buchstabe, der vorne im Alphabet steht eine höhere Priorität hat. Also A vor B vor C vor D bzw. A hat die höchste Priorität, K die niedrigste. Ziel: minimale Ausführungszeit unter Berücksichtigung der Prioritäten und Abhängigkeiten 14. Januar
21 Scheduling Aufgaben 1. Ordnen Sie die Aufgaben (Tasks A..K) einem Prozessor zu. 2. Ordnen Sie die Aufgaben zwei Prozessoren zu, so dass die gesamte Ausführungszeit möglichst minimal wird. 3. Ordnen Sie die Aufgaben drei Prozessoren zu. 4. Wie verändert sich das Verhalten, wenn D und F eine höhere Priorität haben als B und C und zwei Prozessoren verwendet werden? Was kann im Vergleich zu Aufgabe 2 festgestellt werden? B A C E G H D F Berechnen Sie für alle vier Aufgaben zusätzlich die Auslastung der Prozessoren, sowie die Response Time für Task F (also wie lange es vom Start des Prozesses A dauert, bis F abgeschlossen worden ist) Prioritäten und Abhängigkeiten sind zu berücksichtigen I K J 14. Januar
22 Scheduling Aufgaben Ausführungszeiten A A: 3, B: 2, C: 4, D: 1 E: 2, F: 7, G: 3, H: 4 I: 1, J: 3, K: 2 B C D Vorgaben E F Die Ausführungszeiten sind wie angegeben zu berücksichtigen G Die Prioritäten werden nur berücksichtig, wenn zwei Prozesse gleichzeitig gestartet werden können. Ist nur eine Aufgabe bereit, wird dieser unabhängig von seiner Priorität gestartet. Ein einmal gestarteter Prozess wird nicht unterbrochen. I H J K 14. Januar
23 Scheduling Beispiel Lösung 1 Aufgabe 1: (32 Einheiten) P1 A B C D E F G H I J K Ausführungsdauer: 32 Einheiten (Anzahl Einheiten bis zur Fertigstellung von Task K) Auslastung: 32/32 100% A B C D aktive Einheiten auf dem Prozessor Anzahl Einheiten bis zur letzten Berechnung Anzahl Prozessoren E G F Response Time F: 19 Einheiten (Anzahl Einheiten bis zur Fertigstellung von Task F) Ausführungszeiten (wie auf der letzten Seite) A: 3, B: 2, C: 4, D: 1 E: 2, F: 7, G: 3, H: 4 I: 1, J: 3, K: 2 I H K J 14. Januar
24 Scheduling Aufgabe 2 Aufgabe 2: ( Einheiten gesamte Abarbeitungszeit) P1 P2 Response Time für Task F: Einheiten Auslastung der Prozessoren (in % bzw. als Bruch) A Beide Prozessoren zusammen: Prozessor 1: B C D Prozessor 2: E F G H I J K 14. Januar
25 Scheduling Aufgabe 3 Aufgabe 3: ( Einheiten gesamte Abarbeitungszeit) P1 P2 P3 Response Time für Task F: Einheiten A Auslastung der Prozessoren (in % bzw. als Bruch) Alle Prozessoren zusammen: B C D Prozessor 1: Prozessor 2: E F Prozessor 3: G H I J K 14. Januar
26 Scheduling Aufgabe 4 Aufgabe 4: ( Einheiten) P1 P2 Response Time für Task F: Einheiten Auslastung der Prozessoren (in % bzw. als Bruch) A Beide Prozessoren zusammen: Prozessor 1: B C D Prozessor 2: E F G H I J K 14. Januar
27 Fragen zum Seminar Wie funktionieren DFG? Geben Sie für eine vorgegebene Berechnung den DFG an, wenn sie beliebig viele Ressourcen zur Verfügung haben. Was kann man daraus ablesen? Wie ändert sich der DFG bei minimalen Ressourcen? Wie funktionieren CFG? Erläutern Sie an einem einfachen Beispiel die Vorteile von Prioritäten beim Scheduling Berechnen Sie an einem einfachen Beispiel die Responsetime eines Tasks und Auslastung der Prozessoren 14. Januar
28 Y-Diagramm Verhalten System-level Synthesis Struktur High-level Synthesis Systemspezifikation System (Prozessoren, RTL Synthesis Coprozessoren, Bussen) Algorithmen Module (Datenpfad, Kontrollpfad) Register-Transfers Logic Synthesis Register, ALUs, Muxer Boolesche Gleichungen Gatter, Flip-Flops Circuit Synthesis Differentialgleichungen Transistoren Transistor Layout Zellen Floorplan Cluster Partitionierung Geometrie 14. Januar
Entwicklung integrierter HW/SW-Systeme Integrierte Hard- und Softwaresysteme 2 Seminar
Entwicklung integrierter HW/SW-Systeme Integrierte Hard- und Softwaresysteme 2 Seminar Jorge Meza jorge.meza@tu-ilmenau.de Zusebau R2082, Tel: -4128 Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel Integrated
MehrIHS2 Seminar CFG. Steffen Ostendorff Zusebau, R2078, Tel: -1788
CFG Steffen Ostendorff Zusebau, R2078, Tel: -1788 Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel Integrated HW/SW Systems Group 2. Januar 2012 Self-Organization 05 January 2012 1 Wiederholung CFG 2. Januar
MehrHardware/Software-Codesign
Klausur zur Lehrveranstaltung Hardware/Software-Codesign Dr. Christian Plessl Paderborn Center for Parallel Computing Universität Paderborn 8.10.2009 Die Bearbeitungsdauer beträgt 75 Minuten. Es sind keine
MehrRechnergestützter VLSI-Entwurf
Schaltungssynthese Dipl.-Ing. e-mail: rgerndt@iam.de Seite SYN/1 Motivation Vereinfachung des Systementwurfes Weniger Fehler durch abstrakte Beschreibung Portierbarkeit der Schaltung (PLD, CPLD, FPGA,
MehrVerhaltensbeschreibung und Spezifikationssprachen
TECHNISCHE UNIVERSITÄT ILMENAU Integrierte Kommunikationssysteme http://www.tu-ilmenau.de/iks Verhaltensbeschreibung und Spezifikationssprachen Verhaltensmodelle Zustandsautomaten (FSM) Nicht-deterministische
MehrSynthese Eingebetteter Systeme. 9 Synthese: Grundlagen
12 Synthese Eingebetteter Systeme Sommersemester 2011 9 Synthese: Grundlagen Michael Engel Informatik 12 TU Dortmund 2011/05/13 Synthese: Grundlagen Überblick: Synthese High-Level-Synthese Werkzeugfluss
MehrIntegrierte Schaltungen
Integrierte Schaltungen Klassen von Chips: SSI (Small Scale Integrated) circuit: 1 bis 10 Gatter MSI (Medium Scale Integrated) circuit: 10 bis 100 Gatter LSI (Large Scale Integrated) circuit: 100 bis 100
MehrMotivation. Eingebettetes System: Aufgabe:
Motivation n Aufgabe: n Eingebettetes System: Computersystem, das in einen technischen Kontext eingebettet ist - also ein Computer, der ein technisches System steuert oder regelt. Das sind z.b. das Antiblockiersystem,
MehrMusterlösung 3. Mikroprozessor & Eingebettete Systeme 1
Musterlösung 3 Mikroprozessor & Eingebettete Systeme 1 WS214/215 Hinweis: Die folgenden Aufgaben erheben nicht den Anspruch, eine tief ergehende Kenntnis zu vermitteln; sie sollen lediglich den Einstieg
Mehr1. Einleitung. 2. Aufgabenstellung. R. Bartholomä, Prof. F. Kesel, Prof. T. Greiner Fachhochschule Pforzheim, Tiefenbronnerstraße 65, 75175 Pforzheim
Methoden, Werkzeuge und Architekturen zum Entwurf und zur Realisierung von Signal- und Bildverarbeitungsalgorithmen für die Umsetzung in R. Bartholomä, Prof. F. Kesel, Prof. T. Greiner Fachhochschule Pforzheim,
MehrEntwurf und Synthese von Eingebetteten Systemen
Inhaltsübersicht Teil : Architektur oder HighLevelSynthese Entwurf und Synthese von Eingebetteten Systemen Teil a: Architektursynthese oder HighLevelSynthese Teil Sommersemester 00 Dr. Walter Lange .
MehrProzessorarchitektur. Kapitel 1 - Wiederholung. M. Schölzel
Prozessorarchitektur Kapitel - Wiederholung M. Schölzel Wiederholung Kombinatorische Logik: Ausgaben hängen funktional von den Eingaben ab. x x 2 x 3 z z = f (x,,x n ) z 2 z m = f m (x,,x n ) Sequentielle
MehrVHDL Einleitung. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010
VHDL Einleitung Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010 VHDL Einleitung 1/17 2010-04-14 Inhalt Entwurfsebenen und -sichten
MehrEinführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München
Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (1) Was ist ein Rechner? Maschine, die Probleme für
MehrMultiplikation. Grundlagen der Rechnerarchitektur Logik und Arithmetik 79
Multiplikation Grundlagen der Rechnerarchitektur Logik und Arithmetik 79 Multiplikation nach der Schulmethode Gegeben seien die Binärzahlen A und B. Was ist a * b? Beispiel: Multiplikand A: 1 1 0 1 0 Multiplikator
MehrCodeoptimierung mit linearer Programmierung
Seminarvortrag Codeoptimierung mit linearer Programmierung Hannes Jaschitsch unh@rz.uni-arlsruhe.de 4.6.003 Inhalt Digitale Signalprozessoren (DSPs) Befehlsanordnung mit dem ritchen Pfad Lineare Programme
MehrEntwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme
Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme R. Merker, Technische Universität Dresden, Fakultät ET und IT J. Kelber, Fachhochschule Schmalkalden, ET Gliederung
MehrAutomatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform
Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform Prof. Dr.-.-Ing.. Frank Kesel Fachhochschule Pforzheim Übersicht Vom Algorithmus zum Chip High-Level Synthese Anwendungsbeispiel
MehrElectronic Design Automation (EDA) Register-Transfer-Synthese
Electronic Design Automation (EDA) Register-Transfer-Synthese Überblick digitale Synthese Register-Transfer-Synthese Makrozellgenerator Beispiel Addierer (1)... (2)... (3)... (4) Beispiel Speicher Synthese
MehrVortrag zum Hauptseminar Hardware/Software Co-Design
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vortrag zum Hauptseminar Hardware/Software Co-Design Robert Mißbach Dresden, 02.07.2008
MehrEinführung in die technische Informatik
Einführung in die technische Informatik Christopher Kruegel chris@auto.tuwien.ac.at http://www.auto.tuwien.ac.at/~chris VHDL VHDL Akronym für Very High-Speed Integrated Circuit Hardware Description Language
MehrRechnerarchitektur und Betriebssysteme (CS201): Architektur, ALU, Flip-Flop
Rechnerarchitektur und Betriebssysteme (CS201): Architektur, ALU, Flip-Flop 17. September 2013 Prof. Dr. Christian Tschudin Departement Mathematik und Informatik, Universität Basel Uebersicht Ausgewählte
MehrAlgorithmen zur Division
Algorithmen zur Division Umkehrung der Multiplikation: Berechnung von q = a / b durch wiederholte bedingte Subtraktionen und Schiebeoperationen in jedem Schritt wird Divisor b testweise vom aktuellen Rest
MehrHardware/Software-Codesign
Hardware/Software-Codesign Kapitel 1 - Einführung M. Schölzel Entwicklungsgeschichte Job User User Ergebnis Mainframes / Großrechner Großrechner Desktops Sensoren Physisches System Prozessrechner Zuverlässigkeit
MehrVerteilte Systeme. Verteilte Systeme. 5 Prozeß-Management SS 2016
Verteilte Systeme SS 2016 Universität Siegen rolanda.dwismuellera@duni-siegena.de Tel.: 0271/740-4050, Büro: H-B 8404 Stand: 31. Mai 2016 Betriebssysteme / verteilte Systeme Verteilte Systeme (1/14) i
MehrSystemtheorie 1. Einführung Systemtheorie 1 Formale Systeme 1 # WS 2006/2007 Armin Biere JKU Linz Revision: 1.4
Einführung intro 1 Grobklassifizierung r Methoden in der Informatik intro 2 Systemtheorie 1 Systeme 1 #342234 http://fmv.jku.at/fs1 WS 2006/2007 Johannes Kepler Universität Linz, Österreich Univ. Prof.
MehrApproximationsalgorithmen
Ausarbeitung zum Thema Approximationsalgorithmen im Rahmen des Fachseminars 24. Juli 2009 Robert Bahmann robert.bahmann@gmail.com FH Wiesbaden Erstellt von: Robert Bahmann Zuletzt berarbeitet von: Robert
MehrGrundlagen der Informatik I (Studiengang Medieninformatik)
Grundlagen der Informatik I (Studiengang Medieninformatik) Thema: 3. Datentypen, Datenstrukturen und imperative Programme Prof. Dr. S. Kühn Fachbereich Informatik/Mathematik Email: skuehn@informatik.htw-dresden.de
MehrWIEDERHOLUNG (BIS ZU BLATT 7)
Universität Bielefeld SS 2016 WIEDERHOLUNG (BIS ZU BLATT 7) JULIA SAUTER Wir wiederholen, welche Aufgabentypen bis zu diesem Zeitpunkt behandelt worden sind. Auf der nächsten Seite können Sie sich selber
MehrSynthese Eingebetteter Systeme. 1 Einführung: Entwurf und Synthese
12 Synthese Eingebetteter Systeme Sommersemester 2011 1 Einführung: Entwurf und Synthese 2011/04/06 Michael Engel Informatik 12 TU Dortmund Überblick Komplexität aktueller eingebetteter Systeme Electronic
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Analoge und digitale Hardware bei
MehrKapitel 9. Komplexität von Algorithmen und Sortieralgorithmen
1 Kapitel 9 Komplexität von Algorithmen und Sortieralgorithmen Ziele 2 Komplexität von Algorithmen bestimmen können (in Bezug auf Laufzeit und auf Speicherplatzbedarf) Sortieralgorithmen kennenlernen:
MehrDer Toy Rechner Ein einfacher Mikrorechner
Der Toy Rechner Ein einfacher Mikrorechner Dr. Gerald Heim Haid-und-Neu-Str. 10-14 76131 Karlsruhe 16. Mai 1995 Allgemeine Informationen 2 Quelle: Phil Kopmann, Microcoded versus Hard-Wired Logic, Byte
MehrEinführung (1) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München
Einführung (1) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (2) Architektur des Haswell- Prozessors (aus c t) Einführung
MehrSeminar Werkzeuggestütze. tze Softwareprüfung. fung. Slicing. Sebastian Meyer
Seminar Werkzeuggestütze tze Softwareprüfung fung Slicing Sebastian Meyer Überblick Einführung und Begriffe Static Slicing Dynamic Slicing Erweiterte Slicing-Techniken Fazit 2 Was ist Slicing?? (I) Program
MehrFortgeschrittene Netzwerk- und Graph-Algorithmen
Fortgeschrittene Netzwerk- und Graph-Algorithmen Prof. Dr. Hanjo Täubig Lehrstuhl für Effiziente Algorithmen (Prof. Dr. Ernst W. Mayr) Institut für Informatik Technische Universität München Wintersemester
MehrÜberblick. 1 Vorbemerkungen. 2 Algorithmen. 3 Eigenschaften von Algorithmen. 4 Historischer Überblick. Einführung
Teil I Einführung Überblick 1 Vorbemerkungen 2 Algorithmen 3 4 Historischer Überblick Prof. G. Stumme Algorithmen & Datenstrukturen Sommersemester 2009 1 1 Vorbemerkungen Was ist Informatik? Informatik
MehrTECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl
MehrKap 4. 4 Die Mikroprogrammebene eines Rechners
4 Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten (Befehl holen, Befehl dekodieren, Operanden holen etc.).
MehrBinary Decision Diagrams (BDDs) 1
Handout 22.11.2011 Binary Decision Diagrams (BDDs) 1 Übersicht Es gibt viele verschiedene Möglichkeiten um Boole sche Funktionen zu repräsentieren (Boole sche Formeln, Minterme, Wahrheitstabellen, ). Manche
MehrTechnische Informatik II
Institut für Technische Informatik und Kommunikationsnetze Technische Informatik II Übung 1: Prozesse und Threads Aufgabe 1: Prozesse und Threads a) Wie verhält sich eine Applikation die aus mehreren Prozessen
MehrInstitut fur Informatik Leipzig. Germany. Universitat Leipzig / Institut fur Informatik
Verhaltensbeschreibung in der High{Level Synthese M. Schmidt 1,U.Mohrke 2, P. Herrmann 3 Institut fur Informatik Universitat Leipzig, Augustusplatz 10-11 04103 Leipzig Germany Universitat Leipzig / Institut
MehrInformatik. Teil 1 Wintersemester 2011/2012. Prof. Dr.-Ing. habil. Peter Sobe Fachkultät Informatik / Mathematik
Informatik Teil 1 Wintersemester 2011/2012 Prof. Dr.-Ing. habil. Peter Sobe Fachkultät Informatik / Mathematik Dieser Foliensatz wurde z.t. von Herrn Prof. Grossmann übernommen Inhalt 1. Algorithmen -
MehrTeil 2: Rechnerorganisation
Teil 2: Rechnerorganisation Inhalt: Zahlendarstellungen Rechnerarithmetik schrittweiser Entwurf eines hypothetischen Prozessors mit Daten-, Adreß- und Kontrollpfad Speicherorganisation Mikroprogrammierung
MehrÜbung zu Drahtlose Kommunikation. 7. Übung
Übung zu Drahtlose Kommunikation 7. Übung 03.12.2012 Aufgabe 1 (Cyclic Redundancy Check) Gegeben ist das Generator-Polynom C(x) = x 4 + x 3 + 1 a) Zeichnen Sie die Hardware-Implementation zum obigen Generator-Polynom
MehrEntwurf und Verifikation digitaler Systeme mit VHDL
Entwurf und Verifikation digitaler Systeme mit VHDL Wolfgang Günther Infineon AG CL DAT DF LD V guenther@informatik.uni freiburg.de, wolfgang.guenther@infineon.com Dr. Wolfgang Günther Einleitung 2 Inhalt
MehrJ. Reinier van Kampenhout Robert Hilbrich Hans-Joachim Goltz. Workshop Echtzeit Fraunhofer FIRST
Modellbasierte Generierung von statischen Schedules für sicherheitskritische, eingebettete Systeme mit Multicore Prozessoren und harten Echtzeitanforderungen J. Reinier van Kampenhout Robert Hilbrich Hans-Joachim
MehrKapitel 9. Komplexität von Algorithmen und Sortieralgorithmen
Kapitel 9 Komplexität von Algorithmen und Sortieralgorithmen Arrays 1 Ziele Komplexität von Algorithmen bestimmen können (in Bezug auf Laufzeit und auf Speicherplatzbedarf) Sortieralgorithmen kennenlernen:
MehrTechnische Informatik 1 - HS 2016
Institut für Technische Informatik und Kommunikationsnetze Prof. L. Thiele Technische Informatik 1 - HS 2016 Lösungsvorschläge für Übung 8 Datum: 8. 9. 12. 2016 1 Instruktionsparallelität VLIW Gegeben
MehrKlausur zur Vorlesung
Prof. Dr. Franz J. Rammig Paderborn, 2..2001 C. Böke Klausur zur Vorlesung "Grundlagen der technischen Informatik" und "Grundlagen der Rechnerarchitektur" Sommersemester 2001 1. Teil: GTI Der erste Teil
Mehr5 Zwei spieltheoretische Aspekte
5 Zwei spieltheoretische Aspekte In diesem Kapitel wollen wir uns mit dem algorithmischen Problem beschäftigen, sogenannte Und-Oder-Bäume (kurz UOB) auszuwerten. Sie sind ein Spezialfall von Spielbäumen,
MehrHausübung 2. Konzepte und Methoden der Systemsoftware. Aufgabe 1: Einfache Schedulingstrategien. SoSe bis
Universität Paderborn Fachgebiet Rechnernetze SoSe 2014 Konzepte und Methoden der Systemsoftware Hausübung 2 2014-05-12 bis 2014-05-23 Hausübungsabgabe: Format: Lösungen in schriftlicher oder gedruckter
MehrStackelberg Scheduling Strategien
Stackelberg Scheduling Strategien Von Tim Roughgarden Präsentiert von Matthias Ernst Inhaltsübersicht Einleitung Vorbetrachtungen Stackelberg Strategien Ergebnisse Seminar Algorithmische Spieltheorie:
MehrKontrollstrukturen, Pseudocode und Modulo-Rechnung
Kontrollstrukturen, Pseudocode und Modulo-Rechnung CoMa-Übung III TU Berlin 29.10.2012 CoMa-Übung III (TU Berlin) Kontrollstrukturen, Pseudocode und Modulo-Rechnung 29.10.2012 1 / 1 Themen der Übung 1
MehrJürgen Roth Didaktik der Linearen Algebra & Analytischen Geometrie
Jürgen Roth Didaktik der Linearen Algebra und Analytischen Geometrie Modul 12a: Fachdidaktische Bereiche juergen-roth.de/lehre/did_linalg_anageo/ Kapitel 3: Modellieren & Angewandte Mathematik 3.1 Inhalte
Mehr4.Grundsätzliche Programmentwicklungsmethoden
4.Grundsätzliche Programmentwicklungsmethoden 1.1 Grundlage strukturierter und objektorientierter Programmierung Begriff Software Engineering - umfaßt den gezielten Einsatz von Beschreibungsmitteln, Methoden
MehrAufgabe 1 Minimieren Sie mit den Gesetzen der Booleschen Algebra 1.1 f a ab ab 1 = + + Aufgabe 2. Aufgabe 3
Logischer Entwurf Digitaler Systeme Seite: 1 Übungsblatt zur Wiederholung und Auffrischung Aufgabe 1 Minimieren Sie mit den Gesetzen der Booleschen Algebra 1.1 f a ab ab 1 = + + 1.2 f ( ) ( ) ( ) 2 = c
MehrProbabilistische Primzahltests
23.01.2006 Motivation und Überblick Grundsätzliches Vorgehen Motivation und Überblick Als Primzahltest bezeichnet man ein mathematisches Verfahren, mit dem ermittelt wird, ob eine gegebene Zahl eine Primzahl
MehrAlbert-Einstein-Gymnasium, Arbeitsplan Mathematik für den Jahrgang 7 Februar 2016
Albert-Einstein-Gymnasium, Arbeitsplan Mathematik für den Jahrgang 7 Februar 2016 Anzahl der schriftlichen Arbeiten: 5, Gewichtung der schriftlichen Leistungen 50%-60% Nachweis der Durchführung: siehe
MehrPraktikum Systementwurf mit VHDL HDL Design Lab
Praktikum Systementwurf mit VHDL HDL Design Lab Inhalt Kryptographie - Aufgaben VHDL - Konzepte Beispiel: 16 bit XOR Kryptographie - Aufgaben Geheimhaltung Integrität Authentifizierung Verbindlichkeit
MehrUniversität Duisburg - Essen
B.Sc. - Klausur - Bauinformatik - 14.03.2012 1 Universität Duisburg - Essen Campus Essen Fakultät für Ingenieurwissenschaften Abteilung Bauwissenschaften Fachprüfung - Bauinformatik WS 11/12 Mittwoch,
MehrEntwurfsprinzip. Entwurfsprinzip
Die Komposition (hat ein Beziehung) ist der Vererbung (ist ein Beziehung) vorzuziehen. Es können Familien von Algorithmen in eigenen Klassensätzen gekapselt werden. Das Verhalten lässt sich zu Laufzeit
MehrRechnerstrukturen. Rechnerstrukturen. Universität Trier Peter Sturm Wintersemester 2002/2003. Rechnerstrukturen Winter 2002/03
Rechnerstrukturen Universität Trier Peter Sturm Wintersemester 2002/2003 Rechnerstrukturen 0. Organisatorisches (c) Peter Sturm, Universität Trier 1 Organisatorisches Vorlesungszeiten Dienstags, 14.00-15.30
MehrRechnerstrukturen. Rechnerstrukturen
Rechnerstrukturen Universität Trier Peter Sturm Wintersemester 2001/2002 Rechnerstrukturen 0. Organisatorisches Organisatorisches Vorlesungszeiten Montags, 10-12 12 Uhr, Hörsaal HS 6 Freitags, 12-14 14
MehrLernmodul Bruchrechnen. Brüche vollständig kürzen (ggt) Brüche gleichnahmig machen (kgv) Brüche addieren. Brüche subtrahieren. Brüche multiplizieren
Lernmodul Bruchrechnen Brüche vollständig kürzen (ggt) Brüche gleichnahmig machen (kgv) Brüche addieren Brüche subtrahieren Brüche multiplizieren Brüche dividieren Lernmodul Dezimalrechnung Dezimalzahlen
MehrTechnische Universität Wien Institut für Computergraphik und Algorithmen Arbeitsbereich für Algorithmen und Datenstrukturen
Technische Universität Wien Institut für Computergraphik und Algorithmen Arbeitsbereich für Algorithmen und Datenstrukturen 186.172 Algorithmen und Datenstrukturen 1 VL 4.0 Übungsblatt 4 für die Übung
MehrVBA-Programmierung: Zusammenfassung
VBA-Programmierung: Zusammenfassung Programmiersprachen (Definition, Einordnung VBA) Softwareentwicklung-Phasen: 1. Spezifikation 2. Entwurf 3. Implementierung Datentypen (einfach, zusammengesetzt) Programmablaufsteuerung
MehrTeil III: Evaluationstest
Teil III: Evaluationstest Inhalt 1 Evaluationstest Teil 1: Fachwissen (inkl. Musterlösung)... 2 1.1 Rahmenbedingungen und Aufgaben... 2 1.2 Lösungsvorschläge zu den Aufgaben... 3 1.3 Verteilung der Punkte...
MehrProgrammierung 2. Dynamische Programmierung. Sebastian Hack. Klaas Boesche. Sommersemester 2012. hack@cs.uni-saarland.de. boesche@cs.uni-saarland.
1 Programmierung 2 Dynamische Programmierung Sebastian Hack hack@cs.uni-saarland.de Klaas Boesche boesche@cs.uni-saarland.de Sommersemester 2012 2 Übersicht Stammt aus den Zeiten als mit Programmierung
Mehr5 Verarbeitungsschaltungen
5 Verarbeitungsschaltungen Folie 1 5 Verarbeitungsschaltungen Häufig genutzte Funktionen gibt es als fertige Bausteine zu kaufen. 5.1 Addierer logische Schaltungen zur Addition zweier Dualzahlen Alle Grundrechenarten
MehrÜbung zu Drahtlose Kommunikation. 9. Übung
Übung zu Drahtlose Kommunikation 9. Übung 07.01.2012 (n,k,k) k -> Eingangsbit (Informationszeichen ist 1 Bit lang) K -> Begrenzungsfaktor (Länge des Schieberegisters ist k*k) n -> Ausgangsbit (für jedes
MehrDatenpfad einer einfachen MIPS CPU
Datenpfad einer einfachen MIPS CPU Zugriff auf den Datenspeicher Grundlagen der Rechnerarchitektur Prozessor 19 Betrachten nun Load und Store Word Erinnerung, Instruktionen lw und sw sind vom I Typ Format:
MehrStoffverteilungsplan Schnittpunkt Band
Stoffverteilungsplan Schnittpunkt Band 6 978-3-12-742151-4 Schule: Lehrer: - formulieren naheliegende Fragen zu vertrauten Situationen Kompetenzbereich Argumentieren - stellen mathematische Vermutungen
MehrDynamisches Huffman-Verfahren
Dynamisches Huffman-Verfahren - Adaptive Huffman Coding - von Michael Brückner 1. Einleitung 2. Der Huffman-Algorithmus 3. Übergang zu einem dynamischen Verfahren 4. Der FGK-Algorithmus 5. Überblick über
MehrJAHRGANGSSTUFE 5 Prozessbezogene Kompetenzen Inhaltsbezogene Kompetenzen
JAHRGANGSSTUFE 5 Prozessbezogene Kompetenzen Inhaltsbezogene Kompetenzen ELEMENTE DER MATHEMATIK 5 Schroedel Verlag Argumentieren Problemlösen Modellieren Werkzeuge Arithmetik/ Algebra Funktionen Geometrie
MehrLineares Programmieren
Vorlesung Algorithmische Geometrie LEHRSTUHL FÜR ALGORITHMIK I INSTITUT FÜR THEORETISCHE INFORMATIK FAKULTÄT FÜR INFORMATIK Martin Nöllenburg 03.05.2011 Nachtrag Art Gallery Problem Lässt sich der Triangulierungs-Algorithmus
MehrDie Mikroprogrammebene eines Rechners
Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.
MehrKomplexitätstheorie Einführung und Überblick (Wiederholung)
Literatur C. Papadimitriou UC Berkeley Zum Komplexitätsbegriff Strukturelle Komplexität Average Case Analyse Effiziente Algorithmen Logische Komplexität Beschreibungssprachen: SQL Kolmogorov Komplexität
MehrDatenstrukturen und Algorithmen
Datenstrukturen und Algorithmen VO 708.031 D&A: 1. Einführung robert.legenstein@igi.tugraz.at 1 Organisatorisches VO (708.031) & UE (708.032) bei beiden extra anmelden, zwei Zeugnisse Vortragende: VO:
MehrProgrammieren I. Kapitel 5. Kontrollfluss
Programmieren I Kapitel 5. Kontrollfluss Kapitel 5: Kontrollfluss Ziel: Komplexere Berechnungen im Methodenrumpf Ausdrücke und Anweisungen Fallunterscheidungen (if, switch) Wiederholte Ausführung (for,
MehrAlgorithmen mit konstantem Platzbedarf: Die Klasse REG
Algorithmen mit konstantem Platzbedarf: Die Klasse REG Sommerakademie Rot an der Rot AG 1 Wieviel Platz brauchen Algorithmen wirklich? Daniel Alm Institut für Numerische Simulation Universität Bonn August
MehrApproximation in Batch and Multiprocessor Scheduling
Approximation in Batch and Multiprocessor Scheduling Tim Nonner IBM Research Albert-Ludwigs-Universität Freiburg 3. Dezember 2010 Scheduling Zeit als Ressource und Beschränkung Formaler Gegeben sind Jobs
MehrHW/SW Codesign 5 - Performance
HW/SW Codesign 5 - Performance Martin Lechner e1026059 Computer Technology /29 Inhalt Was bedeutet Performance? Methoden zur Steigerung der Performance Einfluss der Kommunikation Hardware vs. Software
MehrEinstieg in die Informatik mit Java
1 / 32 Einstieg in die Informatik mit Java Effizienz Gerd Bohlender Institut für Angewandte und Numerische Mathematik Gliederung 2 / 32 1 Überblick: was ist Effizienz? 2 Landau-Symbole 3 Eier im Korb 4
MehrEinführung in die Informatik Algorithms
Einführung in die Informatik Algorithms Vom Problem zum Algorithmus und zum Programm Wolfram Burgard Cyrill Stachniss 1.1 Motivation und Einleitung In der Informatik sucht man im Normalfall nach Verfahren
MehrParalleler Programmentwurf nach Foster
Paralleler Programmentwurf nach Foster Die PCAM-Methode Partitionierung - ermittle maximale Parallelität Communication - ermittle Datenabhängigkeiten Agglomeration - erhöhe die Granularität der Aufgaben
MehrSynthesis for Low Power Design
Synthesis for Low Power Design Prof. Thomas Troxler Hochschule Rapperswil Abstract Power optimization at high levels of abstraction has a significant impact on reduction of power in the final gate-level
MehrHigh Level Synthese von Datenpfaden mit optimierten Rekonfigurationskosten
Fakultät Elektrotechnik und Informationstechnik, Institut für Grundlagen der Elektrotechnik und Elektronik Stiftungslehrstuhl Hochparallele VLSI-Systeme und Neuromikroelektronik High Level Synthese von
MehrSchuleigener Arbeitsplan Fach: Mathematik Jahrgang: 5
Stand:.0.206 Sommerferien Zahlen und Operationen» Zahlen sachangemessen runden» große Zahlen lesen und schreiben» konkrete Repräsentanten großer Zahlen nennen» Zahlen auf der Zahlengeraden und in der Stellenwerttafel
Mehrkontextfreie Grammatiken Theoretische Informatik kontextfreie Grammatiken kontextfreie Grammatiken Rainer Schrader 14. Juli 2009 Gliederung
Theoretische Informatik Rainer Schrader Zentrum für Angewandte Informatik Köln 14. Juli 2009 1 / 40 2 / 40 Beispiele: Aus den bisher gemachten Überlegungen ergibt sich: aus der Chomsky-Hierarchie bleiben
MehrDigitalelektronik - Inhalt
Digitalelektronik - Inhalt Grundlagen Signale und Werte Rechenregeln, Verknüpfungsregeln Boolesche Algebra, Funktionsdarstellungen Codes Schaltungsentwurf Kombinatorik Sequentielle Schaltungen Entwurfswerkzeuge
MehrName: Vorname: Matr.-Nr.: 4. a) RISC-Architekturen müssen zur Decodierung von Maschinenbefehlen stets ein mikroprogrammierbares Steuerwerk verwenden.
Name: Vorname: Matr.-Nr.: 4 Aufgabe 1 (8 Punkte) Entscheiden Sie, welche der folgenden Aussagen zum Thema CISC/RISC-Prinzipien korrekt sind. a) RISC-Architekturen müssen zur Decodierung von Maschinenbefehlen
Mehr2.2 Rechnerorganisation: Aufbau und Funktionsweise
2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise
MehrInformationsverarbeitung auf Bitebene
Informationsverarbeitung auf Bitebene Dr. Christian Herta 5. November 2005 Einführung in die Informatik - Informationsverarbeitung auf Bitebene Dr. Christian Herta Grundlagen der Informationverarbeitung
Mehr6. Tutorium zu Softwaretechnik I
6. Tutorium zu Softwaretechnik I Parallelität und Testen Michael Hoff 01.07.2014 INSTITUT FÜR PROGRAMMSTRUKTUREN UND DATENORGANISATION KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum
MehrErste praktische Übung zur Vorlesung Grundlagen der Technischen Informatik
Lehrstuhl für Informatik Cauerstraße 11 91058 Erlangen TECHNISCHE FAKULTÄT Erste praktische Übung zur Vorlesung Grundlagen der Technischen Informatik Ziel dieser praktischen Übung ist es, einen Taschenrechner
MehrSoftware Engineering. Produktqualität - Dynamische Testverfahren
Software Engineering Produktqualität - Dynamische Testverfahren Die Inhalte der Vorlesung wurden primär auf Basis der jeweils angegebenen Literatur erstellt. Darüber hinaus finden sich ausgewählte Beispiele
MehrAtomic Basic Blocks Eine kontrollflussunabhängige Zwischendarstellung für Echtzeitsysteme
Atomic Basic Blocks Eine kontrollflussunabhängige Zwischendarstellung für Echtzeitsysteme Fabian Scheler Martin Mitzlaff Wolfgang Schröder-Preikschat Informatik 4 Verteilte Systeme und Betriebssysteme
MehrLogische Bausteine. Grundlagen der Rechnerarchitektur Logik und Arithmetik 31
Logische Bausteine Sequentielle Schaltungen Shlt Grundlagen der Rechnerarchitektur Logik und Arithmetik 31 Sequentielle Schaltungen n Eingänge m Ausgänge n Eingänge m Ausgänge Zustand Ausgänge hängen nur
MehrKompetenzübersicht A Klasse 5
Kompetenzübersicht A Klasse 5 Natürliche Zahlen und Größen A1 Ich kann eine Umfrage durchführen und die Ergebnisse in einer Strichliste und einem Säulendiagramm darstellen. A2 Ich kann große Zahlen vorlesen
Mehr