Basics. Marc Reichenbach und Michael Schmidt 05/11. Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg
|
|
- Franziska Bayer
- vor 6 Jahren
- Abrufe
Transkript
1 Basics Marc Reichenbach und Michael Schmidt Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 05/11 1 / 45
2 Gliederung Kombinatorische Logik Speicher (Latch, DFF, Register) Synthese Signale/Variablen Packages Generische Designs 2 / 45
3 Wiederholung Funktionales Verhalten möglichst auf RT-Ebene beschreiben bestehend aus kombinatorischer Logik (boolesche Gatter Schaltnetz) sequentieller Logik (DFFs oder Logik+DFFs Schaltwerk) verschiedene VHDL-Modellierungskonstrukte bereits behandelt im Folgenden nun noch einige wichtige Grundlagen dazu Wie setzt man beliebige Funktionalität mit kombinatorischer Logik um? Wie funktioniert sequentielle Logik schaltungstechnich? Was ist überhaupt ein DFF und ein Latch? 3 / 45
4 Kombinatorische Logik - Grundlagen prinzipiell kann eine gegebene Funktionalität für ein Schaltnetz mit VHDL-Konstrukten (z.b. komb. Prozessen / Datenussbeschreibungen) beschrieben werden Synthese-Tool leitet daraus eine Netzliste aus Gattern ab Wie wird eine solche Abbildung automatisch umgesetzt? 4 / 45
5 Kombinatorische Logik - DNF jede boolesche Funktion lässt sich als DNF (Disjunktive Normalform) beschreiben diese kann schaltungstechnisch durch NOT, AND und OR realisiert werden (Erinnerung: PAL, PLA) Realisierung von Schaltnetzen deshalb durch Umwandlung der Funktionalität zunächst in DNF und anschlieÿender Umsetzung der booleschen Funktionen mit Gattern 5 / 45
6 Kombinatorische Logik - Wahrheitstabelle Wie wird eine DNF aus einer gegeben Spezikation abgeleitet? z.b. direkt aus Wahrheitstabelle Minimierung optional auch über Karnaugh-Plan für alle Eingangskombinationen werden die Ausgangskombinationen speziziert danach werden die einzelnen Ausgangsvariablen mit Konjunktionen der Eingangskombinationen modelliert aus der disjunktiven Verknüpfung der Konjunktionen erhält man die DNF für eine Ausgangsvariable 6 / 45
7 Kombinatorische Logik - Wahrheitstabelle Beispiel Volladdierer (Eingänge a, b, c in und Ausgänge s, c out ) Wahrheitstabelle: a b c in s c out / 45
8 Kombinatorische Logik - Wahrheitstabelle Ableiten der DNF für s a b c in s c out s = (ā b c in ) (ā b c in ) (a b c in ) (a b c in ) 8 / 45
9 Kombinatorische Logik - Wahrheitstabelle Ableiten der DNF für c out a b c in s c out c out = (ā b c in ) (a b c in ) (a b c in ) (a b c in ) 9 / 45
10 Kombinatorische Logik -Wahrheitstabelle Resultierende Schaltung des Volladdierers mit DNFs von s und bilden c out s = (ā b c in ) (ā b c in ) (a b c in ) (a b c in ) c out = (ā b c in ) (a b c in ) (a b c in ) (a b c in ) Minimierung? über Karnaugh-Plan möglich 10 / 45
11 Kombinatorische Logik - Karnaugh-Plan enthält für n Variablen 2 n Felder Variablen an den Rändern der Felder in negierter und nicht-negierter Form WICHTIG: benachbarte Felder dürfen sich immer nur in EINER Variablen unterscheiden dadurch Minimierung durch die Regel a ā = 1 möglich entspricht ein Feld im Karnaugh-Plan einer Konjunktion der DNF, dann wird eine 1 eingetragen, sonst eine 0 benachbarte 1-er lassen sich zusammenfassen (Minimierung) 11 / 45
12 Kombinatorische Logik - Karnaugh-Plan Karnaugh-Plan für s ab\c in s = (ā b c in ) (ā b c in ) (a b c in ) (a b c in ) keine Minimierung möglich, aber elegantere Realisierung mit XOR-Gattern s =((a b) c in ) ((a b) c in ) = a b c in 12 / 45
13 Kombinatorische Logik - Karnaugh-Plan Karnaugh-Plan für c out ab\c in 0 1 c out = (ā b c in ) (a b c in ) (a b c in ) (a b c in ) = (ā b c in ) (a b c in ) (a b) = ((a b) c in ) (a b) 13 / 45
14 Kombinatorische Logik - Realisierung der Netzliste Resultierende Schaltung des Volladdierers mit minimierten booleschen Funktionen von s und c out bilden s = a b c in c out = ((a b) c in ) (a b) ein XOR-Gatter von der Berechung von s kann für c out wiederverwendet werden 14 / 45
15 Speicherelemente - Konfusionen in der Literatur Speicherelemente und deren Bezeichnungen oft verwirrend überlicherweise in asynchrone und takt-synchrone Elemente untergliedert asynchron z.b. RS-FF (Set-Reset Flip-Flop aus zwei rückgegkoppelten Gattern) R 1 Q S 1 NQ kein Taktsignal verwendet 15 / 45
16 Speicherelemente - Konfusionen in der Literatur im Folgenden nur takt-synchrone Speicherelemente betrachtet (Takt wird verwendet!) diese sind unterteilt in taktanken- und taktzustandsgesteuerte Speicherelemente in deutschsprachiger Literatur bezeichnet ein Flip-Flop meist ein bistabiles Kipp-Glied (wie das RS-FF) in englischsprachiger Literatur wird mit Flip-Flop aber oft taktankengesteuertes Element gemeint Konfusion 16 / 45
17 Klassizierung Speicherelemente Folgende Annahme für Bezeichnungen (nach KESEL) ein Latch (in unserem Fall D-Latch) ist ein taktzustandsgesteuertes Speicherelement ein Flip-Flop (in unserem Fall D-FF oder einfach DFF) ist ein taktankengesteuertes Speicherelement ein Register ist ein Array von Flip-Flops (DFFs) D-Latch und DFF haben nur einen Dateneingang D anstelle von zwei Dateneingängen S und R wie beim RS-FF 17 / 45
18 D-Latch vs. DFF Wie funktioniert ein D-Latch? Wie unterscheidet sich ein D-Latch von einem DFF? Wie werden D-Latches und DFFs schaltungstechnisch realisiert im Vergleich zum RS-FF? 18 / 45
19 D-Latch taktzustandsgesteuert Datenübernahme während des lowoder high-pegels des Taktes Beispiel: high-aktives D-Latch (abstrahiert von Delays!!!) clk D Q 19 / 45
20 D-Latch Beispiel-Schaltung high-aktives D-Latch unter Verwendung eines RS-FF CLK R 1 Q D S 1 NQ 20 / 45
21 D-Latch mögliche Modellierung in VHDL l a t c h : p r o c e s s ( c l k ) b egin i f c l k = ' 1 ' then P e g e l s t e u e r u n g q <= d ; end i f ; end p r o c e s s ; Nachteile D-Latch Speicherung nicht zu deniertem Zeitpunkt sondern in einem gewissen Zeitraum (Pegel) dadurch werden Schwankungen in kombinatorischer Schaltung vor dem Latch weitergereicht 21 / 45
22 DFF taktankengesteuert Datenübernahme zur low-high oder high-low Flanke des Taktes Beispiel: high-aktives DFF (abstrahiert von Delays!!!) clk D Q 22 / 45
23 DFF Beispiel-Schaltung high-aktives DFF unter Verwendung von D-Latches auch als Master-Slave Flip-Flop bezeichnet D D Q D Q Q NQ D-Latch D-Latch CLK NQ 23 / 45
24 DFF mögliche Modellierungen in VHDL e i n f a c h e s high a k t i v e s DFF d f f 1 : p r o c e s s ( c l k ) b egin i f c l k ' e v e n t and c l k = ' 1 ' then T a k t f l a n k e n S t e u e r u n g q <= d ; end i f ; end p r o c e s s ; low a k t i v e s DFF mit asynchronem R e s e t d f f 1 : p r o c e s s ( c l k, r e s e t ) b egin i f r e s e t = ' 1 ' then q <= ' 0 ' ; e l s i f c l k ' e v e n t and c l k = ' 0 ' then q <= d ; end i f ; end p r o c e s s ; / 45
25 Synthese von Signalen Signale prinzipiell als Verbindungen ansehen ABER: Signalzuweisungen in getakteten Prozessen Synthese von DFFs Signalzuweisungen in kombinatorischen Prozessen bei unvollständiger Abdeckung Synthese von Latches WICHTIG: tatsächliche Zuweisung von Signalen in einem Prozess immer erst am Prozessende! 25 / 45
26 Synthese von Signalen e n t i t y s i g s y n i s p o r t ( c l k, r e s e t, a, b, c : i n s t d _ l o g i c ; o : out s t d _ l o g i c ) ; end s i g s y n ; a r c h i t e c t u r e b e h a v i o r o f s i g s y n i s s i g n a l temp : s t d _ l o g i c ; b egin p r o c e s s ( c l k, r e s e t ) b egin i f r e s e t = ' 1 ' then temp <= ' 0 ' ; e l s i f c l k ' e v e n t and c l k = ' 1 ' then temp <= a and b ; o <= temp and c ; end i f ; end p r o c e s s ; / 45
27 Synthese von Signalen Syntheseergebnis: Vertauschen der Signalzuweisungen im taktsynchronen Teil des Prozesses hat keine Auswirkungen auf das Syntheseergebnis 27 / 45
28 Synthese von Variablen auch Variablen können zu komb. Logik oder Speicherelementen synthetisiert werden WICHTIG: tatsächliche Zuweisung von Variablen in einem Prozess SOFORT gültig! Wertzuweisung in taktsynchronem Teil des Prozesses, dann Lesen auÿerhalb des taktsynchronen Teils verboten Wertzuweisung vor erstem Lesen komb. Logik Erstes Lesen vor Wertzuweisung DFF 28 / 45
29 Synthese von Variablen e n t i t y s i g s y n i s p o r t ( c l k, r e s e t, a, b, c : i n s t d _ l o g i c ; o : out s t d _ l o g i c ) ; end s i g s y n ; a r c h i t e c t u r e b e h a v i o r o f s i g s y n i s b egin p r o c e s s ( c l k, r e s e t ) v a r i a b l e temp : s t d _ l o g i c ; b egin i f r e s e t = ' 1 ' then temp := ' 0 ' ; e l s i f c l k ' e v e n t and c l k = ' 1 ' then temp := a and b ; o <= temp and c ; end i f ; end p r o c e s s ; / 45
30 Synthese von Variablen Syntheseergebnis: Vertauschen der Variablenzuweisungen im taktsynchronen Teil des Prozesses hat Auswirkungen auf das Syntheseergebnis 30 / 45
31 Synthese von Variablen e l s i f c l k ' e v e n t and c l k = ' 1 ' then o <= temp and c ; temp := a and b ; end i f ; Geändertes Syntheseergebnis: 31 / 45
32 Packages wichtiges Konstrukt in VHDL zur ezienten Wiederverwendung von Konstanten eigenen Datentypen Funktionen... ist selbst wieder eine VHDL-Datei, Verwendung ist optional Inhalte werden über use-anweisung deklariert use work. buffer_pkg. a l l ; Package muss üblicherweise in compilierter Form vorhanden sein 32 / 45
33 Packages in einem Package können selbst wieder Packages/Bibliotheken verwendet werden ein Package besteht aus einer package-deklaration und optional einem package body Deklaration enthält Namen und Werte von Konstanten, Datentypen Schnittstellen und Typen der Unterprogramme Body enthält die funktionalen Inhalte der Unterprogramme 33 / 45
34 Allgemeine Package Syntax [< B i b l i o t h e k s und Paket D e k l a r a t i o n e n >] package <Paket Name> i s <D e k l a r a t i o n e n > end <Paket Name>; Package Body package body <Paket Name> i s <D e f i n i t i o n e n > end <Paket Name>; Verknüpfung der Objekte mit WORK (automatisch bekannt, keine library-anweisung erforderlich) Deklaration mit use-anweisung wird für packages aber benötigt 34 / 45
35 Beispiel Package l i b r a r y i e e e ; use i e e e. std_logic_1164. a l l ; package example_pkg i s Constant D e c l a r a t i o n s c o n s t a n t m: i n t e g e r := ; c o n s t a n t n : i n t e g e r := ; U s e r d e f i n e d Datatype D e c l a r a t i o n s type ROW i s a r r a y (m 1 downto 0) o f s t d _ l o g i c ; type MATRIX i s a r r a y ( n 1 downto 0) o f ROW; F u n c t i o n and P r o c e d u r e D e c l a r a t i o n s f u n c t i o n l o g 2 ( a : i n t e g e r ) r e t u r n i n t e g e r ;... end example_pkg ; 35 / 45
36 Beispiel Package package body example_pkg i s F u n c t i o n D e f i n i t i o n f u n c t i o n l o g 2 ( a : i n t e g e r ) r e t u r n i n t e g e r i s b egin f o r i i n 1 to 30 l o o p works up to 32 b i t i n t e g e r s i f (2 i > a ) then r e t u r n ( i 1); end i f ; end loop ; r e t u r n ( 3 0 ) ; end ;... end example_pkg ; 36 / 45
37 Generische Designs mehr Flexibilität und erhöhte Wiederverwendbarkeit von Modulen durch parametrisierte (generische) Designs Parametrisierung von Signalvektoren Parametrisierte Instanziierung von Komponenten Parameterdenition über packages oder generics oder auch beides Fixierung des generischen Designs erst zur Synthese 37 / 45
38 Generische Designs Packages ermöglichen Denition von Konstanten (Parametern) Package in VHDL-Modul einbinden, um Parameter sichtbar zu machen Beispiele:... use work. example_pkg. a l l ;... s i g n a l param_vec : s t d _ l o g i c _ v e c t o r ( n 1 downto 0 ) ; s i g n a l param_matrix : MATRIX ; / 45
39 Generische Designs generics ermöglichen Denition von Parametern für ein VHDL-Modul Denition in der entity einer Komponente Beispiele: entity eines generischen AND-Gatters e n t i t y andn i s g e n e r i c ( n : i n t e g e r := 8 ) ; p o r t ( a : i n s t d _ l o g i c _ v e c t o r ( n 1 downto 0 ) ; b : i n s t d _ l o g i c _ v e c t o r ( n 1 downto 0 ) ; o : out s t d _ l o g i c _ v e c t o r ( n 1 downto 0 ) ) ; end andn ; 39 / 45
40 Generische Designs bei Instanziierung einer generischen Komponente kann Default-Wert mit generic map überschrieben werden... Uandn : andn g e n e r i c map( n => 16) p o r t map(.... ) ; / 45
41 Generische Designs Vorteil von generics: unterschiedliche Instanziierung einer generische Komponente innerhalb eines Moduls möglich... Uandn1 : andn g e n e r i c map( n => 16) p o r t map(.... ) ; Uandn2 : andn g e n e r i c map( n => 32) p o r t map(.... ) ; / 45
42 Generische Designs in der Praxis: globale Design-Parameter in Packages denieren soweit möglich, die Module des Designs mit globalen Parametern implementieren Vorteil: Änderung der Parameter müssen nur im Package angepasst werden wiederverwendbare Design-Module möglichst mit generics beschreiben (aufwendiger, aber höhere Flexibilität) Frage: Wie kann man Instanziierungen von Komponenten generisch umsetzen? 42 / 45
43 Generische Instanziierung indizierte Instanziierung in VHDL mit generate-anweisung möglich Realisierung der Instanziierung mit Hilfe einer Schleife an die schrittweise Instanziierung können Bedingungen geknüpft werden <B e z e i c h n e r >: f o r <Index > i n <Wert1> to <Wert2> g e n e r a t e [< B e d i n g u n g s b e z e i c h n e r 1 >: i f <Bedingung> g e n e r a t e ] {< I n s t a n z i i e r u n g mit i n d i z i e r t e r S c h n i t t s t e l l e n z u w e i s u n g e n >;} [ end g e n e r a t e [< B e d i n g u n g s b e z e i c h n e r 1 > ] ] ; end g e n e r a t e [< B e z e i c h n e r >]; 43 / 45
44 Generische Instanziierung Beispiel: Funktionalität des andn-gatters durch Wiederverwendung des and2-gatters implementieren.... a r c h i t e c t u r e... g e n e r i s c h e I n s t a n z i i e r u n g von n And2 G a t t e r n andngen : f o r i i n 0 to n 1 generate Uand2 : and2gate p o r t map( a => a ( i ), b => b ( i ), o => o ( i ) ) ; end generate ; / 45
45 Literatur Bücher Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs, Frank Kesel, Ruben Bartholomä, 2. Auage, Oldenbourg Wissenschaftsverlag GmbH, 2009, ISBN VHDL-Synthese, Jürgen Reichardt, Bernd Schwarz, 5. Auage, Oldenbourg Wissenschaftsverlag GmbH, 2009, ISBN / 45
Grundlagen der Informatik 2. Grundlagen der Digitaltechnik. 5. Digitale Speicherbausteine
Grundlagen der Informatik 2 Grundlagen der Digitaltechnik 5. Digitale Speicherbausteine Prof. Dr.-Ing. Jürgen Teich Dr.-Ing. Christian Haubelt Lehrstuhl für Hardware-Software Software-Co-Design Grundlagen
Mehr16 Latches und Flipflops (Bistabile Kippstufen)
6 Latches und Flipflops (Bistabile Kippstufen) Latches und Flipflops dienen als Speicherelemente in sequentiellen Schaltungen. Latches werden durch Pegel gesteuert (Zustandssteuerung). Bei der VHDL-Synthese
MehrDigitaltechnik II SS 2007
Digitaltechnik II SS 27 2. Vorlesung Klaus Kasper Inhalt Schaltnetz vs. Schaltwerk NAND SR-Flip-Flop NOR SR-Flip-Flop Master-Slave Flip-Flop Zustandsdiagramm Flip-Flop Zoo Schaltnetze vs. Schaltwerke Schaltnetz:
Mehr<ruske.s@web.de> Oliver Liebold. NAND (negierte Undverknüpfung) L L H L H H H L H H H L
Elektronische Grundlagen Versuch E7, Grundelemente der Digitaltechnik Praktikumsgruppe IngIF, 04. Juni 2003 Stefan Schumacher Sandra Ruske Oliver Liebold
MehrLogik mit Gedächtnis : Sequentielle Logik
Logik mit Gedächtnis : Sequentielle Logik Schaltwerke Grundkomponenten zur Informationspeicherung: Flip-Flops Typische Schaltwerke Entwurf eines Schaltwerks Wintersemester 12/13 1 asynchrone und synchrone
MehrSpeicherung digitaler Signale
Speicherung digitaler Signale von Fabian K. Grundlagen Flipflops Bisher: Schaltungen ohne Speichermöglichkeit Jetzt: Speichermöglichkeit durch Flipflops Flipflops Grundlagen Flipflops Was sind Flipflops?
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
MehrEinführung in VHDL. Dipl.-Ing. Franz Wolf
Einführung in VHDL Literatur Digital Design and Modeling with VHDL and Synthesis Kou-Chuan Chang Wiley-IEEE Computer Society Press ISBN 0818677163 Rechnergestützter Entwurf digitaler Schaltungen Günter
MehrGrundtypen Flip-Flops
FLIP-FLOPs, sequentielle Logik Bei den bislang behandelten Logikschaltungen (Schaltnetzen) waren die Ausgangsgrößen X, Y... zu jeder Zeit in eindeutiger Weise durch die Kombination der Eingangsvariablen
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Analoge und digitale Hardware bei
MehrÜbungen zu Architektur Eingebetteter Systeme. Teil 1: Grundlagen. Blatt 5 1.1: VHDL 28./29.05.2009
Übungen zu Architektur Eingebetteter Systeme Blatt 5 28./29.05.2009 Teil 1: Grundlagen 1.1: VHDL Bei der Erstellung Ihres Softcore-Prozessors mit Hilfe des SOPC Builder hatten Sie bereits erste Erfahrungen
MehrLehrbuch Digitaltechnik
Lehrbuch Digitaltechnik Eine Einführung mit VHDL von Prof. Dr. Jürgen Reichardt, Oldenbourg Verlag München Inhaltsverzeichnis Vorwort V 1 Einleitung 1 1.1 Die Hardwarebeschreibungssprache VHDL 3 1.2 Digitale
Mehr3. Prozesse in VHDL 1
3. Prozesse in VHDL 1 entity VOLLADDIERER is port( A, B, CIN: in std_logic; S, COUT: out std_logic; end VOLLADDIERER; architecture VERHALTEN of VOLLADDIERER is VA: process(a, B, CIN) variable TEMP_IN:
MehrInhaltsverzeichnis Vorlesung VHDL, HW/SW-Codesign"
Inhaltsverzeichnis Vorlesung VHDL, HW/SW-Codesign" 1 Einführung... 1-1 2 VHDL Grundlagen... 2-1 2.1 Allgemeines... 2-1 2.2 Aufbau eines VHDL-Modells...2-7 VHDL Design-Einheiten Überblick...2-10 Programmerstellung...
MehrSchaltwerke Schaltwerk
Schaltwerke Bisher habe wir uns nur mit Schaltnetzen befasst, also Schaltungen aus Gattern, die die Ausgaben als eine Funktion der Eingaben unmittelbar (durch Schaltvorgänge) berechnen. Diese Schaltnetze
MehrFlipflops. asynchron: Q t Q t+t
Flipflops Ein Flipflop ist ein elementares Schaltwerk, das jeweils einen von zwei Zuständen ( 0 und 1 ) annimmt. Es hat zwei komplementäre Ausgänge ( Q und Q ), die den internen Zustand anzeigen. (Falls
MehrEntwurf und Verifikation digitaler Systeme mit VHDL
Entwurf und Verifikation digitaler Systeme mit VHDL Wolfgang Günther Infineon AG CL DAT DF LD V guenther@informatik.uni freiburg.de, wolfgang.guenther@infineon.com Dr. Wolfgang Günther Einleitung 2 Inhalt
MehrEinführung in VHDL (2)
Einführung in VHDL Digitale Systeme haben immer größere Bedeutung erlangt. Komplexität wurde dabei immer größer, sodass die Entwicklung digitaler Systeme zu weiten Teilen nur noch mit Computerunterstützung
MehrFlip Flops allgemein - Digitale Signalspeicher
INFORMATION: Flip Flops allgemein - Digitale Signalspeicher Jede elektronische Schaltung, die zwei stabile elektrische Zustände hat und durch entsprechende Eingangssignale von einem Zustand in einen anderen
MehrVHDL Einleitung. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010
VHDL Einleitung Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010 VHDL Einleitung 1/17 2010-04-14 Inhalt Entwurfsebenen und -sichten
MehrPraktikum Digitaltechnik
dig Datum : 1.06.2009 A) Vorbereitungsaufgaben 1) Was unterscheidet sequentielle und kombinatorische Schaltungen? Kombinatorische ~ Sequentielle ~ Ausgänge sind nur vom Zustand der Eingangsgrößen abhängig
MehrSequentielle Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck
Sequentielle Logik Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Übersicht Schaltwerke Flip-Flops Entwurf eines Schaltwerks Zähler Realisierung Sequentielle
MehrÜbungsblatt 8 Lösungen:
Übungsblatt 8 Lösungen: Aufgabe 71: VHDL Halbaddierer Schnittstellenbeschreibung und Modellbeschreibung(Verhaltensmodell) eines Halbaddierers: ENTITY halbaddierer IS GENERIC (delay: TIME := 10 ns); PORT
MehrWintersemester 2001/2002. Hardwarepraktikum. Versuch 4: Sequentielle Systeme 1. - Toralf Zemlin - Swen Steinmann - Sebastian Neubert
Hardwarepraktikum Wintersemester 2001/2002 Versuch 4: Sequentielle Systeme 1 - Toralf Zemlin - Swen Steinmann - Sebastian Neubert Aufgabenstellung: 2.1. Untersuchen Sie theoretisch und praktisch die Wirkungsweise
MehrVersuch P1-63 Schaltlogik Vorbereitung
Versuch P1-63 Schaltlogik Vorbereitung Gruppe Mo-19 Yannick Augenstein Versuchsdurchführung: 16. Januar 2012 1 Inhaltsverzeichnis Einführung 3 1 Grundschaltungen 3 1.1 AND.......................................
Mehr1. Speicherbausteine. 1.1. JK-RS-Master-Slave-Flip-Flop
1. Speicherbausteine 1.1. JK-RS-Master-Slave-Flip-Flop Dieser Speicherbaustein (Kurz JK-RS) hat 5 Eingänge (J,K,R,S und Clk) und zwei Ausgänge ( und ). Funktion Werden die Eingänge J,K und Clock auf 0
MehrVorbereitung zum Versuch
Vorbereitung zum Versuch Schaltlogik Armin Burgmeier (1347488) Gruppe 15 6. Januar 2008 1 Gatter aus diskreten Bauelementen Es sollen logische Bausteine (Gatter) aus bekannten, elektrischen Bauteilen aufgebaut
Mehr- Strukturentwurf elementarer Rechenwerke - Grund-Flipflop (RS-Flipflop) - Register, Schieberegister, Zähler
3.Übung: Inhalte: - binäre Logik, boolsche Gleichungen - logische Grundschaltungen - trukturentwurf elementarer echenwerke - Grund-Flipflop (-Flipflop) - egister, chieberegister, Zähler Übung Informatik
MehrGrundlagen der Informatik
Grundlagen der Informatik Teil III Boolesche Algebra, Signalarten, Elektronische Bauteile Seite 1 Boolesche Algebra George Boole => englischer Mathematiker Mitte 19. Jahrhundert Formale Sicht digitaler
Mehr10. Elektrische Logiksysteme mit
Fortgeschrittenenpraktikum I Universität Rostock - Physikalisches Institut 10. Elektrische Logiksysteme mit Rückführung Name: Daniel Schick Betreuer: Dipl. Ing. D. Bojarski Versuch ausgeführt: 22. Juni
MehrIII. Asynchrone und synchrone Schaltwerke
Ein asynchrones Schaltwerk entsteht dadurch, daß an bei eine Schaltnetz SN1 indestens eine Ausgang auf die Eingänge rückkoppelt. Das Verhalten des Schaltwerks ist dait nicht nur von den Eingangsgrößen
MehrA.3. A.3 Spezielle Schaltnetze. 2002 Prof. Dr. Rainer Manthey Informatik II 1
Spezielle Schaltnetze Spezielle Schaltnetze 22 Prof. Dr. Rainer Manthey Informatik II Übersicht in diesem Abschnitt: : Vorstellung einiger wichtiger Bausteine vieler elektronischer Schaltungen, die sich
MehrSchaltlogik. Versuch: P1-64. - Vorbereitung - Physikalisches Anfängerpraktikum 1 Wintersemester 2005/06 Julian Merkert (1229929)
Physikalisches Anfängerpraktikum 1 Gruppe Mo-16 Wintersemester 2005/06 Julian Merkert (1229929) Versuch: P1-64 Schaltlogik - Vorbereitung - Vorbemerkung In diesem Versuch geht es darum, die Grundlagen
MehrSchaltlogik Versuch P1-63,64,65
Vorbereitung Schaltlogik Versuch 1-63,64,65 Iris onradi Gruppe Mo-02 23. Oktober 2010 In diesem Versuch sollen die Grundlagen der digitalen Elektronik erarbeitet werden. Das der Schaltlogik zugrunde liegende
MehrN. Schmiedel, J. Brass, M. Schubert VHDL Formelsammlung FH Regensburg, 01.12.2008. VHDL Formelsammlung
VHDL Formelsammlung INHALTSVERZEICHNIS: 1 DATENOBJEKTE 2 1.1 SIGNAL: 2 1.2 VARIABLE: 2 1.3 CONSTANT 2 2 DATENTYPEN 2 2.1 selbstdefinierte Aufzähltypen (Deklaration) 3 2.2 Physikalische Datentypen 3 2.3
MehrVersuch 3: Sequenzielle Logik
Versuch 3: Sequenzielle Logik Versuchsvorbereitung 1. (2 Punkte) Unterschied zwischen Flipflop und Latch: Ein Latch ist transparent für einen bestimmten Zustand des Taktsignals: Jeder Datensignalwechsel
Mehr9 Flipflops (FF) Basis-FF. (Auffang-FF, Latch) praxis verstehen chancen erkennen zukunft gestalten 9-1
9 Flipflops (FF) Digitale chaltungen Unterteilung der Flipflops: Es gibt bistabile, monostabile und astabile Kippstufen. Bistabile FF s werden als Flipflops bezeichnet. FF s weisen zwei stabile Zustände
MehrD Sequentielle Logik. D Sequentielle Logik. 1 Schaltwerke (2) 1 Schaltwerke. Einordnung in das Schichtenmodell:
inornung in as Schichtenmoell:. Schaltwerke 2. RS Flip-Flop 3. Weitere Flip-Flops 4. Typische Schaltwerke 5. ntwurf eines Schaltwerks Technische Informatik I, SS 23-2 Schaltwerke in er kombinatorischen
MehrQ R. reset (R) set (S) unzulässig! Unkontrollierte Rückkopplung von Gatterausgängen auf Gattereingänge führt zu logisch "inkonsistentem" Verhalten!
Schaltwerke Schaltwerke 22 Prof. Dr. Rainer Manthey Informatik II Schaltwerke: Übersicht generelles Problem grösserer Schaltnetze: Länge der Laufzeiten wird relevant Notwendigkeit der Zwischenspeicherung
MehrKlausur zur Vorlesung
Prof. Dr. Franz J. Rammig Paderborn, 2..2001 C. Böke Klausur zur Vorlesung "Grundlagen der technischen Informatik" und "Grundlagen der Rechnerarchitektur" Sommersemester 2001 1. Teil: GTI Der erste Teil
MehrRS-Flip Flop, D-Flip Flop, J-K-Flip Flop, Zählschaltungen
Elektronik Praktikum / Digitaler Teil Name: Jens Wiechula, Philipp Fischer Leitung: Prof. Dr. U. Lynen Protokoll: Philipp Fischer Versuch: 3 Datum: 24.06.01 RS-Flip Flop, D-Flip Flop, J-K-Flip Flop, Zählschaltungen
MehrAsynchrone Schaltungen
Asynchrone Schaltungen Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2013 Asynchrone Schaltungen 1/25 2013/07/18 Asynchrone Schaltungen
Mehr6.0 Speicherelemente, Flip-Flops, sequentielle Schaltungen
6.0 Speicherelemente, Flip-Flops, sequentielle Schaltungen Ziele dieses Kapitels sind: Lernen wie digitale Speicherelemente aus elementaren Logikgattern aufgebaut werden Unterschiede zwischen asynchronen
MehrProtokoll zu Grundelemente der Digitaltechnik
Protokoll zu Grundelemente der Digitaltechnik Ronn Harbich 22. uli 2005 Ronn Harbich Protokoll zu Grundelemente der Digitaltechnik 2 Vorwort Das hier vorliegende Protokoll wurde natürlich mit größter Sorgfalt
MehrErnst-Moritz-Arndt-Universität Greifswald Fachbereich Physik Elektronikpraktikum
Ernst-Moritz-Arndt-Universität Greifswald Fachbereich Physik Elektronikpraktikum Protokoll-Nr.: 11 Digitalschaltungen Protokollant: Jens Bernheiden Gruppe: 2 Aufgabe durchgeführt: 25.06.1997 Protokoll
MehrEinstellige binäre Addierschaltung (Addierer)
VHDL Addierer 1 Einstellige binäre Addierschaltung (Addierer) Schnittstelle: Ports mit Modus IN bzw. OUT Signale Funktionsnetz: Ports, Funktionsblöcke, Verbindungen Signale für Ports und Verbindungen VHDL
MehrFormelsammlung. Wahrscheinlichkeit und Information
Formelsammlung Wahrscheinlichkeit und Information Ein Ereignis x trete mit der Wahrscheinlichkeit p(x) auf, dann ist das Auftreten dieses Ereignisses verbunden mit der Information I( x): mit log 2 (z)
MehrN Bit binäre Zahlen (signed)
N Bit binäre Zahlen (signed) n Bit Darstellung ist ein Fenster auf die ersten n Stellen der Binär Zahl 0000000000000000000000000000000000000000000000000110 = 6 1111111111111111111111111111111111111111111111111101
MehrTechnische Grundlagen der Informatik Kapitel 3. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt
Technische Grundlagen der Informatik Kapitel 3 Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Kapitel 3: Themen Hardware-Beschreibungssprachen Syntax von VHDL Simulation Synthese Testrahmen
MehrMartin V. Künzli Marcel Meli. Vom Gatter zu VHDL. Eine Einführung in die Digitaltechnik. : iasms!wil5i-8sb*l!f. 3. Auflage. zh aw
Martin V. Künzli Marcel Meli Vom Gatter zu VHDL Eine Einführung in die Digitaltechnik : iasms!wil5i-8sb*l!f 3. Auflage zh aw Inhaltsverzeichnis 1. Begriffe und Definitionen 1 1.1 Logische Zustände 1 1.2
MehrHardware/Software Co-Design
Hardware/Software Co-Design Kapitel : Logiksynthese und VHDL-Einführung Mario Schölzel Geschichte von VHDL VHDL = VHSIC Hardware Description Language VHSIC = Very-High Speed Integrated Circuits Entwickelt
MehrIHS2 Praktikum. Zusatzfolien. Integrated HW/SW Systems Group. IHS2 Praktikum Zusatzfolien 2012 Self-Organization 20 April 2012 1
IHS2 Praktikum Zusatzfolien Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel 2012 Self-Organization 20 April 2012 1 Projektaufgabe des Seminars Grafische Bildausgabe an einem Monitor Erzeugen der Steuersignale
MehrSequenzielle Schaltungen (1)
Sequenzielle Schaltungen () Sequenzielle Schaltung: Schaltung, deren Ausgänge sowohl von den momentan anliegenden als auch von früheren Eingangsbelegungen abhängen. Wesentliche Elemente einer CPU wie Register,
MehrInhaltsverzeichnis. Inhalt. 1 Einleitung
Inhalt 3 Inhaltsverzeichnis 1 Einleitung 1.1 Digitale und analoge Signale... 9 1.2 Digitale Darstellung... 12 1.3 Datenübertragung... 14 1.4 Aufgaben digitaler Schaltungen... 17 1.5 Geschichte der Digitalrechner...
Mehr4 DIGITALE SCHALTUNGSTECHNIK
Digitale Schaltungstechnik 59 4 DIGITALE SCHALTUNGSTECHNIK Um Daten zu verarbeiten, verwenden Computer als grundlegende Größen logische Variablen, die genau zwei Zustände annehmen können, nämlich den Wert
MehrErgänzen Sie die Werte für y in dem unten angegebenen Ausschnitt der Schaltbelegungstabelle. Falsche Antworten führen zu Punktabzug.
Aufgabe 1 Gegeben sei folgende Schaltfunktion: y = a / b / c / d. Ergänzen Sie die Werte für y in dem unten angegebenen Ausschnitt der Schaltbelegungstabelle. Falsche Antworten führen zu Punktabzug. d
MehrEntwurf digitaler Systeme
Entwurf digitaler Systeme Vorlesung und Übungen Ausgabe 0.4, 18.12.2013 Autor: Stephan Rupp S. Rupp, 2013 T2ELN3602, T2ELA2652, T2MT3162 1/101 S. Rupp, 2013 T2ELN3602, T2ELA2652, T2MT3162 2/101 Inhaltsverzeichnis
MehrEinteilung der Kippschaltungen (Schaltwerke) (=Flipflops)
6. Sequentielle Schaltungen: 6.1. Grundsätzliche Aussage zu Flipflop Unterschiede zwischen kombinatorischen und sequentiellen Schaltungen: Kombinatorische Schaltungen: - Ausgänge sind nur vom Zustand der
MehrAngewandte Physik II: Elektronik
Elektronik für Physiker Prof. Brunner SS 26 Angewandte Physik II: Elektronik 9. Schaltwerke. Monostabile Kippschaltung: Univibrator 2. Astabile Kippschaltung: Multivibrator 3. Bistabile Kippschaltung:
MehrSpeicherung von Signalen - Flipflops, Zähler, Schieberegister
Lehrbehelf für Prozessregelung und echnerverbund, 3. Klasse HTL Speicherung von Signalen - Flipflops, Zähler, Schieberegister S - Flipflop Sequentielle Schaltungen unterscheiden sich gegenüber den kombinatorischen
Mehr3.2 Verknüpfung von Variablen... 50 3.3 Sheffer- und Pierce-Funktion... 52 3.4 Übungen... 54
Inhaltsverzeichnis 1 Einführung 1 1.1 Analog - Digital Unterscheidung... 1 1.1.1 Analoge Darstellung...2 1.1.2 Digitale Darstellung...3 1.1.3 Prinzip der Analog-Digital-Wandlung...4 1.2 Begriffsdefinitionen...5
MehrA.1 Schaltfunktionen und Schaltnetze
Schaltfunktionen und Schaltnetze A. Schaltfunktionen und Schaltnetze 22 Prof. Dr. Rainer Manthey Informatik II Bedeutung des Binärsystems für den Rechneraufbau Seit Beginn der Entwicklung von Computerhardware
MehrVersuchsvorbereitung: P1-63, 64, 65: Schaltlogik
raktikum lassische hysik I Versuchsvorbereitung: 1-63, 64, 65: Schaltlogik hristian untin Gruppe Mo-11 arlsruhe, 26. Oktober 2009 Ausgehend von einfachen Logikgattern wird die Funktionsweise von Addierern,
MehrGrundlagen der Informationverarbeitung
Grundlagen der Informationverarbeitung Information wird im Computer binär repräsentiert. Die binär dargestellten Daten sollen im Computer verarbeitet werden, d.h. es müssen Rechnerschaltungen existieren,
MehrCOMPUTERGESTÜTZTES EXPERIMENTIEREN I P R A K T I K U M
COMPUTERGESTÜTZTES EXPERIMENTIEREN I P R A K T I K U M 1 Übersicht Im Praktikum zur Vorlesung Computergestütztes Experimentieren I wird der Vorlesungsstoff geübt und vertieft. Ausserdem werden die speziellen
MehrBA-Mannheim, 2. Semester IT Digitaltechnik (Hr. Schillack)
Dies ist nun also die freundlicherweise von mir mitgetippte Fassung der Vorlesung Digitaltechnik (2. Semester) bei Hr. Schillack an der BA-Mannheim. Ich hoffe ihr könnt damit was anfangen. Fehler, Kritik,
Mehr10 Übungsaufgaben mit Lösungen
Übungsaufgaben mit Lösungen Zu den einzelnen Kapiteln sind zahlreiche Übungsaufgaben mit ausführlichen Musterlösungen angegeben. Der Leser soll möglichst die Aufgaben selbständig lösen und anschließend
MehrDigitaltechnik. Basierend auf den CDT1-Unterlagen des CDT Teams. Zusammengefasst durch Simon Flüeli
Digitaltechnik Basierend auf den CDT1-Unterlagen des CDT Teams Zusammengefasst durch Autor E-Mail fluelsim@students.zhaw.ch Datum 05.04.2011 Fach C und Digitaltechnik (CDT1) Originalunterlagen https://olat.zhaw.ch/olat/auth/1%3a-
MehrC. Sequentielle Logik
C. Sequentielle Logik C.1. Einordnung Schaltungen mit innerem Zustand. Nächster Zustand nach jeweils t. Im Prinzip getaktete Schaltungen. Speichernde Schaltungen. Grosser Zustandsraum. Höhere Informatik
MehrFPGA: Pseudo Random Generator (PRNG) von Prof. Dr.-Ing. Dirk Rabe
Praktikum Digitaltechnik FPGA: Pseudo Random Generator (PRNG) von Prof. Dr.-Ing. Dirk Rabe Gruppe: Teilnehmer: Vortestat: Testat: Benutzte Geräte: 1 1 Einleitung und Überblick 1 Einleitung und Überblick
MehrKombinatorische Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck
Kombinatorische Logik Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Überblick Analog- und Digitaltechnik Boolesche Algebra Schaltfunktionen Gatter Normalformen
MehrPraktikum Grundlagen der Elektronik
Praktikum Grundlagen der Elektronik Versuch EP 7 Digitale Grundschaltungen Institut für Festkörperelektronik Kirchhoff - Bau K1084 Die Versuchsanleitung umfasst 7 Seiten Stand 2006 Versuchsziele: Festigung
Mehr1. Praktische Übung zur Vorlesung Technische Informatik I
Friedrich-Alexander-Universität Erlangen-Nürnberg Informatik 12 Am Weichselgarten 3 91058 Erlangen 1. Praktische Übung zur Vorlesung Technische Informatik I Aufgabe 1 (NAND-chaltfunktion) Es soll ein chalternetzwerk
MehrArchitecture Body Funktionale Beschreibung einer "Design Entity" - * beschreibt die Funktion auf Verhaltens-, Struktur- oder Datenfluss-Ebene
5.3.1 VHDL-Beschreibung Device A Design Entity A Entity Declaration Interface Delclaration Architecture Body Functional Definition Entity Declaration - Abstraktions eines Designs * repräsentiert ein komplettes
MehrVersuch P1-63, 64, 65. Schaltlogik VORBEREITUNG. Stefanie Falk
Versuch P1-63, 64, 65 Schaltlogik VORBEREITUNG Stefanie Falk 25.11.2006 - 1 - SCHALTLOGIK Die Schaltlogik, die Grundlage der modernen Datenverarbeitung ist, soll an Hand dieses Versuchs kennen gelernt
MehrQualitätsorientierter System Entwurf
Prof. Dr. Görschwin Fey, fey@informatik.uni-bremen.de, MZH 3070 Jan Malburg M. Sc., malburg@informatik.uni-bremen.de, MZH 3050 Programmieraufgaben Qualitätsorientierter System Entwurf Die Zulassung zum
Mehr1 Anmerkungen zur Entwicklung von GALs mit LOG/iC
1 Anmerkungen zur Entwicklung von GALs mit LOG/iC 1.1 Generic Array Logic (GAL) - Prinzip Ein GAL (Generic Array Logic) stellt ein (wieder)programmierbares UND- Array mit einem festen ODER Array dar. Zusätzlich
MehrBenutzte Quellen. Benutzte Bezeichnungen. Logik. Logik
Benutzte uellen Benutzte Bezeichnungen Vorlesungen von r.-ing. Vogelmann, Universität Karlsruhe Vorlesungen von r.-ing. Klos, Universität Karlsruhe Vorlesungen von r.-ing. Crokol, Universität Karlsruhe
MehrProgrammierbare Logik mit GAL und CPLD
2008 AGI-Information Management Consultants May be used for personal purporses only or by libraries associated to dandelon.com network. Programmierbare Logik mit GAL und CPLD in die Schaltungsentwicklung
MehrLösung 3.1 Schaltalgebra - Schaltnetze (AND, OR, Inverter)
Lösung 3.1 Schaltalgebra - Schaltnetze (AND, OR, Inverter) Folgende Darstellung der Funktionen als Zusammenschaltung von AND-, OR- und Invertergattern ist möglich: a) F = X ( Y Z) b) F = EN ( X Y) ( Y
MehrGrundlagen der Technischen Informatik
Grundlagen der Technischen Informatik von Dirk W. Hoffmann 1. Auflage Hanser München 2007 Verlag C.H. Beck im Internet: www.beck.de ISBN 978 3 446 40691 9 Zu Leseprobe schnell und portofrei erhältlich
MehrAnleitung SDDesigner. MICROSWISS-Zentrum Rapperswil
Hochschule HSR Oberseestrasse 10 CH-8640 Tel 055 222 47 00 Fax 055 222 47 07 1. März 1999 Anleitung SDDesigner 1. Einführung Der SDDesigner ist ein grafisches Eingabewerkzeug für Übergangsdiagramme. Die
MehrWir benutzen im nachfolgenden Versuch ein PLA zur Implementierung zweier boolscher Funktionen. Dazu einige Vorüberlegungen.
Kapitel 3 Programmable Logic Array (PLA) Die Idee eines PLA ist, dass bei der Chipherstellung ein homogenes Feld von Transistoren erzeugt wird. Die eigentliche Funktionalität wird dann durch Konfiguration
MehrDigitale Elektronik, Schaltlogik
Physikalisches Anfängerpraktikum 1 Gruppe Mo-16 Wintersemester 2005/06 Jens Küchenmeister (1253810) Versuch: P1-64 Digitale Elektronik, Schaltlogik - Vorbereitung - Die Grundlage unserer modernen Welt
MehrHardwarepraktikum WS05/06
Hardwarepraktikum WS5/6 Sven Eckelmann 2..26 Inhaltsverzeichnis Versuch Komb. NANDNANDRealisierung.......................2 NORNORRealisierung.........................3 Schaltung................................
MehrDigital-Technik. Grundlagen und Anwendungen. Teil IV
Digital-Technik Grundlagen und Anwendungen Teil IV 1 Übersicht 10-11 10 Zeitabhängige binäre Schaltungen 10.1 Bistabile Kippstufen (Flipflops) 10.2 Zeitablaufdiagramme 10.3 Monostabile Kippstufen 10.4
MehrFüllstandsregelung. Technische Informatik - Digitaltechnik II
Füllstandsregelung Kursleiter : W. Zimmer 1/18 Zwei Feuchtigkeitsfühler (trocken F=0; feucht F=1) sollen zusammen mit einer geeigneten Elektronik dafür sorgen, dass das Wasser im Vorratsbehälter niemals
MehrInhaltsverzeichnis. Teil I Aufgaben 1
iii Teil I Aufgaben 1 1 Grundlagen der Elektrotechnik 3 Aufgabe 1: Punktladungen............................ 3 Aufgabe 2: Elektronenstrahlröhre........................ 3 Aufgabe 3: Kapazität eines Koaxialkabels...................
MehrÜbung 1 RS-FFs mit NOR- oder NAND-Gattern
Übung 1 RS-FFs mit NOR- oder NAND-Gattern Übungsziel: Aufbau eines RS-Flipflops mit NOR- oder NAND-Gattern Wahrheitstabelle: S (Setzen) R (Rücksetzen) Q m (Aktueller Zustand) Q m+1 (Nächster Zustand) 0
MehrProgrammierbare Logik CPLDs. Studienprojekt B Tammo van Lessen
Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare
MehrP1-63,64,65: Schaltlogik
Physikalisches Anfängerpraktikum (P1) P1-63,64,65: Schaltlogik Matthias Ernst (Gruppe Mo-24) Karlsruhe, 14.12.2009 Ziel des Versuchs ist ein erster Kontakt mit nichtprogrammierbaren Schaltungen, deren
MehrGrundlagen der Digitaltechnik
Grundlagen der Digitaltechnik Eine systematische Einführung von Prof. Dipl.-Ing. Erich Leonhardt 3., bearbeitete Auflage Mit 326 Bildern, 128 Tabellen, zahlreichen Beispielen und Übungsaufgaben mit Lösungen
MehrDas große All-in-All CPLD/FPGA Tutorial
Das große All-in-All CPLD/FPGA Tutorial Mit diesem Tutorial sollen die ersten Schritte in die Welt der programmierbaren Logik vereinfacht werden. Es werden sowohl die Grundlagen der Logik, die benötigte
MehrSchaltungen Jörg Roth 197
Schaltungen Jörg Roth 197 2.2.2 Flipflops Flipsflops sind einfache rückgekoppelte Schaltungen, die jeweils ein einzelnes Bit speichern können. Es gibt verschiedene Typen, die sich im "Komfort" der Ansteuerung
MehrDigitale Netzwerke... 2
4. Digitale Netzwerke... 2 4.1 Allgemeine Einführung... 2 4.2 Kombinatorische Schaltungen... 4 4.2.1 Definition Schaltnetze... 4 4.2.2 Schaltnetze mit nur einem Gattertyp... 6 4.2.3 Realisierung von Schaltnetzen...
MehrElektrische Logigsystem mit Rückführung
Mathias Arbeiter 23. Juni 2006 Betreuer: Herr Bojarski Elektrische Logigsystem mit Rückführung Von Triggern, Registern und Zählern Inhaltsverzeichnis 1 Trigger 3 1.1 RS-Trigger ohne Takt......................................
MehrPROJEKT WÜRFEL. von Vincent Bootz, Christoph Beigel, Matthias Ackermann. Projekt Würfel WS2002/03
WS2002/03 PROJEKT WÜRFEL von Vincent Bootz, Christoph Beigel, Matthias Ackermann Übersicht Übersicht 1. Spezifikation 2. Designflow 3. Architektur 4. Zufallszahlen mit LFSR 5. Synchronisationsschaltung
MehrVHDL Syntax V1.0. F. Wolf
VHDL Syntax V1.0 Graz, Februar 2002 Inhaltsverzeichnis 1 Einführung 3 2 Kurze Beschreibung der Design-Einheiten 4 2.1 Schnittstellenbeschreibung (Entity) 4 2.2 Architektur (Architecture) 5 2.3 Konfiguration
MehrElektronik und Digitaltechnik - Digital (EDT)
Elektronik und Digitaltechnik - Digital (EDT) Schule: HTBLuVA St. Pölten Abteilung / Zweig: Elektronik / Technische Informatik Lehrperson: Dipl. Ing. Christian Crha Jahrgang: 2004 / 05 Klasse: 3AHELI 1
MehrElektronikpraktikum - SS 2014 H. Merkel, D. Becker, S. Bleser, M. Steinen Gebäude 02-413 (Anfängerpraktikum) 1. Stock, Raum 430
Elektronikpraktikum - SS 24 H. Merkel, D. Becker, S. Bleser, M. Steinen Gebäude 2-43 (Anfängerpraktikum). Stock, Raum 43 Serie 7: Digitale Schaltungen./.7.24 I. Ziel der Versuche Verständnis für Entwurf
Mehr