Digitaltechnik. Basierend auf den CDT1-Unterlagen des CDT Teams. Zusammengefasst durch Simon Flüeli

Transkript

1 Digitaltechnik Basierend auf den CDT1-Unterlagen des CDT Teams Zusammengefasst durch Autor Datum Fach C und Digitaltechnik (CDT1) Originalunterlagen 1%3A0%3A0%3A0/kube2010/kurs.view.jsp

2 Inhaltsverzeichnis 1 Grundbegriffe Wahrheitstabelle Elementare logische Verknüpfungen Das Venn-Diagramm Zahlensysteme Dezimalsystem Oktalsystem Hexadezimalsystem Binärsystem Zahlenumwandlungen Einfluss in der Implementation Schaltalgebra Prioritätsreihenfolge Anxiome der Schaltalgebra Theoreme der Schaltalgebra Realisierung nur mit NAND Realisierung nur mit NOR Logische Funktionen und ihre Darstellung Disjunktive Normalform (DNF) Beispiel Die konjunktive Normalform (KNF) Vorzeichenlose und vorzeichenbehaftete Zahlen Wertebereich von binären Zahlen Wertebereich von vorzeichenlosen binären Zahlen Beispiel von 4-Bit Zahlen (N = 4) Addition von vorzeichenlosen Zahlen Subtraktion von vorzeichenlosen Zahlen Darstellung vorzeichenbehafteter Zahlen Einerkomplement Zweierkomplement Zweierkomplement (für 4-Bit Zahlen) Zweierkomplement (Zahlenkreis für 3-Bit Zahlen) Zweierkomplement Addition (Overflow berechnen) Zweierkomplement Addition, Subtraktion (für 3-Bit Zahlen) Wortlänge-Erweiterung Bruchzahlen Carry /Borrow Flag (CF) Overflow Flag (OF) Seite 2 von 29

3 6 Vereinfachung Karnaugh Diagramm Beispiel Binary Coded Decimal Code Gray Bode Verzögerung Addiererschaltungen Addiererschaltungen Einführung in die sequentielle Logik (FlipFlops) Sequentielle Logik Klassifizierung der sequentiellen Schaltungen Der Takt Darstellung des Verhaltens eines synchronen Schaltwerkes Zeitverlaufsdiagramm (timing diagram) Zustandsdiagramm (state diagram) Zeitverlaufsdiagramm / Zustandsdiagramm (Geburtstagszähler) Speicherbausteine Flip-Flops Speicherzustand Das ungetaktete RS-Flip-Flop Das taktzustandsgesteuertes RS-Flip-Flop Das flankengetriggerte RS Flip-Flop D-FF (Transparent) oder Latch D-Flip-Flop (nicht transparent) FF Initialisierung Clear Eingang Synchrone Sequentielle Logik Sequentielle Logik, Register Nice to know: Speicherbausteine Zähler Synchrone Schaltwerke (Wiederholung) Zustandsdiagramm (state diagram) Wahrheitstabelle Schieberegister Grundstruktur Zeitverlaufsdiagramm (Beispiel eines 4-Bit Schieberegisters) Zustände SR mit Rückkopplung Seriell zu parallel und parallel zu seriell Wandler JTAG, CRC Seite 3 von 29

4 1 Grundbegriffe Fachbegriff Erklärung Bit Binary Digit: Eine Ziffer, die nur 2 mögliche Werte annehmen kann. - Das Bit beschreibt den logischen Zustand eines zweiwertigen Systems Byte Ein Byte ist eine Gruppe von 8 Bit (2 Nibble) ( ) Nibble Ein Nibble ist eine Gruppe von 4 Bit (1001) Word Ein Word ist mehr als 8 Bit (oft wird eine Gruppe von 16 Bit (2 Byte)) LSB LSB (Least Significant Bit d.h. Bit mit niedrigster Wertigkeit) ist die am weitesten rechts stehende Ziffer MSB MSB (Most Significant Bit d.h. Bit mit höchster Wertigkeit) ist die am weitesten links stehende Ziffer Kombinatorisches System System ohne Gedächtnis Logische Verknüpfungen - Implementieren Verbindung zw. Eingängen und Ausgängen - Ausgänge ändern in Abhängigkeit von Eingängen und Verknüpfungen - Beschreibbar mittels Venn-Diagramm, Wahrheitstabelle, boolsche Funktionen, Schaltplan, Zeitdiagramm, Hardware Definition Language (HDL) Sprache 1.1 Wahrheitstabelle - Ausgangswerte für alle möglichen Eingänge sind in einer Tabelle dargestellt Eingänge Ausgänge A B C Y Z Elementare logische Verknüpfungen - Die NOT-Funktion (Inversion / Negation) - Y =!A oder Y = /A - Y ist 0 wenn A = 1, Y ist 1 wenn A = 0 A Y Die AND-Funktion (wird auch Konjunktion genannt) - Y = A & B oder Y = A. B oder Y = A * B oder Y = A ^ B - 2 Eingänge: Y ist 1 für (A, B) = (1, 1), sonst 0 - N Eingänge: Y = 1 wenn alle Eingänge 1 sind; sonst 0 A B Y Seite 4 von 29

5 - Die OR-Funktion (wird auch Disjunktion genannt) - Y = A # B oder Y = A + B oder Y = A v B - 2 Eingänge: Y ist 0 für (A, B) = (0, 0), sonst 1 - N Eingänge: Y = 0 wenn alle Eingänge 0 sind; sonst 1 A B Y Die NAND-Funktion - AND-Funktion, deren Resultat anschliessend noch negiert wird - Y =!(A & B) oder Y =! (A. B) oder Y =!(A B) - Y ist 0 für (A, B) = (1, 1), sonst 1 A B Y Die NOR-Funktion - OR Funktion deren Resultat anschliessend noch negiert wird - Y =!(A # B) - Y ist 1 für (A, B) = (0, 0), sonst 0 A B Y Die EX-OR-Funktion - Wird auch Antivalenz oder Modulo-2-Addition genannt (Exclusive-OR, ausschliessendes oder) - Nur für 2 Eingangsgrössen definiert - Entweder oder Verknüpfung - Y = (A $ B) - Y ist 1 wenn A!= B sonst 0 A B Y Seite 5 von 29

6 - Die EX-NOR-Funktion - Wird auch Äquivalenz. EX-OR Resultat wird negiert - Nur für 2 Eingangsgrössen definiert - Y =!(A $ B) oder Y =!A $ B oder Y = A $!B oder Y = A!$ B - Y ist 1 wenn A = B sonst 0 A B Y Das Venn-Diagramm - Graphische Darstellung mittels Kreisen - Jeder Eingang ist mit einem Kreis dargestellt - Innerhalb des Kreises ist die Variable wahr, ausserhalb falsch 2 Zahlensysteme - Für positive Ganzzahlen kann man schreiben - Zahl = Summe von Potenzen - Z = k n * B n + + k 2 * B 2 + k 1 * B 1 + k 0 * B 0 - B ist die Basis des Zahlensystems (B >= 2) - k 0, k 1,, k n sind Zahlenkoeffizienten (0 <= k n < B) 2.1 Dezimalsystem 17 = 1 * * 7 = 1 * * Basis ist 10 - Ziffern mit Werten von 0 bis 9 werden benutzt, um Zahlen darzustellen - Der Stellenwert jeder Ziffer ist durch ihre Position in der Zahl bestimmt (1, 10, 100, 1000, ) - Eine Ziffer hat einen von 10 möglichen Werten 2.2 Oktalsystem 125 (dez) = 175 (Oktal) = 1 * * * 1 = 1 * * * Basis ist 8 - Ziffern mit Werten 0 bis 7 werden benutzt, um Zahlen darzustellen - Der Stellenwert jeder Ziffer ist durch ihre Position in der Zahl bestimmt (1, 8, 64, ) 2.3 Hexadezimalsystem 1471 (dez) = 5BF (hexadezimal) = F * 16 * 16 + B * * 1 = 5 * B * F * Basis ist 16 - Ziffern mit Werten (0 bis 9, A, B, C, D, E, F) werden benutzt, um Zahlen darzustellen - A(hex) = 10 (Dez), B = 11, C = 12, D = 13, E = 14, F = 15 - Der Stellenwert jeder Ziffer ist durch ihre Position in der Zahl bestimmt (1, 16, 256, ) 2.4 Binärsystem 11 (dez) = 1011 (binär) = 1 * * * * 1 = 1 * * * * Basis ist 2 - Ziffern mit Werten 0 und 1 werden benutzt, um Zahlen darzustellen - Nur 2 Ziffern (Minimal), einfach für Implementierung - Der Stellenwert jeder Ziffer ist durch ihre Position in der Zahl bestimmt (1, 2, 4, 8, 16, ) Seite 6 von 29

7 - Zahlen sind viel länger, aber dafür gibt es nur 2 Stufen pro Ziffer - Einfache physikalische Implementation - Eine Digitalzahl ist eine Serie von Bit. Jedes Bit hat ein Gewicht, welches von seiner Position in der Zahl abhängig ist - 10 (dez) = 1010 (binär) = A (hex) - Die Wertigkeit einer Ziffer ist umso höher, je weiter links sie steht - MSB (Most Significant Bit d.h. Bit mit höchster Wertigkeit) ist die am weitesten links stehende Ziffer - LSB (Least Significant Bit d.h. Bit mit niedrigster Wertigkeit) ist die am weitesten rechts stehende Ziffer - Ein Nibble ist eine Gruppe von 4 Bit (1001) - Ein Byte ist eine Gruppe von 8 Bit (2 Nibble) ( ) - Ein Word ist mehr als 8 Bit - oft wird eine Gruppe von 16 Bit (2 Byte) - Ein double word - oft eine Gruppe von 32 Bit (4 Byte) - Es ist oft einfacher, um eine klare Darstellung zu erreichen, Zahlen in Hexadezimal oder Oktal zu schreiben (Bin) = BC2 (Hex) - 4 Bit sind gruppiert für jede Hexadezimal-Ziffer (Bin) = 5702 (Oktal) - 3 Bit sind gruppiert für jede Oktal-Ziffer 2.5 Zahlenumwandlungen - Horner Schema - z.b. Binär -> Dezimal = 1 * * * * * * * * Horner: (((((((1*2 + 1)*2 + 0)*2 + 1)*2 + 1)*2 +0)*2 +1)*2 + 0) - z.b. Hex -> Dezimal - A5E = A * * E * Horner ((A * ) * 16 + E) = ((10 * ) * ) Seite 7 von 29

8 2.6 Einfluss in der Implementation - Je kleiner die Basis, desto höher die Anzahl Ziffern die nötig sind, um eine Zahl darzustellen - Vergleich 254 (dez) = FE (hex) = (dual) - Ein System mit wenig Stufen ist einfacher zu implementieren - Das Binärsystem ist die Basis für die Digitaltechnik. Man arbeitet mit 2 Stufen: - 5 Volt oder 0 Volt - hoch "high" oder tief "low" - wahr "true" oder falsch "false" - 1 oder 0 3 Schaltalgebra 3.1 Prioritätsreihenfolge Höchste Priorität () Klammern! Negation NOT & Konjunktion AND Niedrigste Priorität # Disjunktion OR 3.2 Anxiome der Schaltalgebra - OR-Funktion - 0 # 0 = 0-0 # 1 = 1 # 0 = 1 # 1 = 1 - Allgemein X1 # X2 # # Xn - ist 0 falls X1 = X2 = = Xn = 0 - ist 1 sonst - AND-Funktion - 1 & 1 = 1-0 & 1 = 1 & 0 = 0 & 0 = 0 - Allgemein X1 & X2 & & Xn - ist 1 falls X1 = X2 = = Xn = 1 - ist 0 sonst 3.2 Theoreme der Schaltalgebra - Verknüpfung mit 0-0 & X = 0-0 # X = X - Verknüpfung mit 1-1 & X = X - 1 # X = 1 - Verknüpfung einer Variablen mit sich selbst - X & X = X - X # X = X - X &!X = 0 - X #!X = 1 - EX-OR-Funktion - 1 $ 1 = 0 $ 0 = 0-0 $ 1 = 1 $ 0 = 1 - Keine allgemeine Formulierung Seite 8 von 29

9 - Kommutativgesetze - X1 & X2 = X2 & X1 - X1 # X2 = X2 # X1 - Assoziativgesetze - (X1 & X2) & X3 = X1 & (X2 & X3) - (X1 # X2) # X3 = X1 # (X2 # X3) - Die Klammern haben höchste Priorität (zuerst ausgeführt) - Distributivgesetze - (X1 # X2) & X3 = (X1 & X3) # (X2 & X3) - (X1 & X2) # X3 = (X1 # X3) & (X2 # X3) - Vereinfachungsgesetze - X1 # (X1 & X2) = X1 - X1 & (X1 # X2) = X1 - X1 # (!X1 & X2) = X1 # X2 - X1 & (!X1 # X2) = X1 & X2 - Gesetze von de Morgan (Inversionsgesetze) -!(X1 & X2 & & Xn) =!X1 #!X2 # #!Xn -!(X1 # X2 # # Xn) =!X1 &!X2 & &!Xn - Satz von Shannon -!F (X1, X2, Xn, &, #) = F (!X1,!X2,...,!Xn, #, &) 3.3 Realisierung nur mit NAND 3.4 Realisierung nur mit NOR Seite 9 von 29

10 4 Logische Funktionen und ihre Darstellung 4.1 Disjunktive Normalform (DNF) - 4 Eingänge (Bitweise) - 16 Eingangskombinationen sind möglich - D.h. 16 AND Verknüpfungen - Eingang wird negiert wenn 0, sonst nicht negiert - (A1, A0, B1, B0) = (1010) -> (A1 &!A0 & B1 &!B0) - Jede AND Verknüpfung ist ein Minterm - Für n Variablen existieren 2 n Minterme - Die Minterme, die zu K = 1 führen, heissen gute Minterme, die anderen nennt man schlechte Minterme - Z.B. (A1 = 1 UND A0 = 1 UND B1 = 1 UND B0 = 1) -> K = 1 - K ist eine OR-Verknüpfung aller guten Minterme. K ist eine disjunktive Normalform 4.2 Beispiel 4.3 Die konjunktive Normalform (KNF) - K Funktion schreiben für K = 0 (in DNF) -!K = (..&..&..&)# (..&..&..) # - De Morgan Theoreme anwenden - K = (..#..#..) & (..#..#..) & (..#..#) - Ein Maxterm ist eine OR-Verknüpfung, welche die Eingangsgrössen entweder in direkter oder in negierter Form enthält - Jeder Maxterm entspricht einer Zeile der WT, wobei die Variable in negierter Form einzusetzen ist, falls in der WT an der entsprechenden Stelle eine 1 steht, und in direkter Form, falls eine 0 steht - Die konjunktive Normalform ist die AND Verknüpfung aller Maxterme, die zu den Zeilen mit K = 0 gehören Seite 10 von 29

11 5 Vorzeichenlose und vorzeichenbehaftete Zahlen 5.1 Wertebereich von binären Zahlen - Mit n Bit kann man 2 n Kombinationen von 1 und 0 darstellen - Der Bereich umfasst das Intervall 0 bis 2 n -1 - Mehr Kombinationen benötigen mehr Bits (-> mehr Platz) - Die Kombinationen können für verschiedene Zwecke gebraucht werden - Z.B. um Zahlen darzustellen - Man kann diesen ganzen Bereich für vorzeichenlose Zahlen brauchen (unsigned numbers) - Vorzeichen ist nicht nötig - Man kann diesen Bereich teilen, um negative und positive Zahlen darzustellen (signed numbers) - Vorzeichen ist nötig, um Unterschiede zwischen positiven und negativen Zahlen zu machen 5.2 Wertebereich von vorzeichenlosen binären Zahlen 5.3 Beispiel von 4-Bit Zahlen (N = 4) - Bereich umfasst Intervall von 0 bis 2 n -1 (0-15 für 4-Bit) - Ein 4-Bit Prozessor hat Data Register, die 4-Bit gross sind - Um Zahlen, die grösser als 15 sind darzustellen, muss man mehrere Register benutzen - Für viele Anwendungen (einfache Uhren, Fernsteuerung, ) ist ein 4-Bit Prozessor ausreichend 5.4 Addition von vorzeichenlosen Zahlen Binär Dezimal Seite 11 von 29

12 5.5 Subtraktion von vorzeichenlosen Zahlen 5.6 Darstellung vorzeichenbehafteter Zahlen - Es gibt Zahlen ohne Vorzeichen (unsigned numbers = Vorzeichenlose) - Z.B. 15, 18, 76 - Bei der Addition oder Subtraktion kann ein extra Bit entstehen (Carry Bit / Borrow Bit (Übertrag)) = (1) 101 (3 Bit Operanden, Resultat braucht 4 Bit) - Es gibt Zahlen mit Vorzeichen (signed numbers = Vorzeichenbehaftete) - Z.B. -12, -28, Bei der Addition oder Subtraktion kann ein Überlauf entstehen (Overflow Bit (Überlauf)) 5.7 Einerkomplement - MSB als Vorzeichen (sign) - Z.B. 1 für - (negative Zahlen) und 0 für + (positive Zahlen) - Vorzeichen, Betrag (Engl. sign, magnitude) - Z.B. (8-bit) (Vorzeichen ist 0) - Einerkomplement (EK) - Bits werden invertiert + 10 (dezimal) = (binär, 8-Bit) - 10 (dezimal) = (binär, 8-Bit) - Problem: 2 Darstellungen für Null + 0 = = Zweierkomplement -b n 2 n + bn-1 2 n b b 1 * b 0 * 2 0 (b n ist Vorzeichen) - ZK = EK (dezimal) = (binär, 8-Bit) - 10 (dezimal) = (binär, 8-Bit) - 1 Darstellung für Null + 0 = = Zweierkomplement (two's complement) - Invertierung einer Bitreihe, mit anschliessender Addition einer 1. Das Zweierkomplement ist unbedingt für die mathematische Operation der Subtraktion erforderlich. Die Differenz zweier Zahlen ist die Addition des Zweierkomplements des Subtrahenden zum Minuenden Seite 12 von 29

13 5.9 Zweierkomplement (für 4-Bit Zahlen) 5.10 Zweierkomplement (Zahlenkreis für 3-Bit Zahlen) 5.11 Zweierkomplement Addition (Overflow berechnen) Seite 13 von 29

14 5.12 Zweierkomplement Addition, Subtraktion (für 3-Bit Zahlen) - Mit 4 Bit Zweierkomplement, kann man -8 bis 7 (Dezimal) darstellen - Positive Zahlen 0000 bis 0111 (0 bis 7) - Negative Zahlen 1111 bis 1000 (-1 bis -8) = 12 (Kann nicht mit 4 Bit ZK dargestellt werden) -3-6 = -9 (Kann nicht mit 4 Bit ZK dargestellt werden) = 14 (Kann nicht mit 4 Bit ZK dargestellt werden) -8-8 = -16 (Kann nicht mit 4 Bit ZK dargestellt werden) - Es ist wichtig, Overflow und Carry zu bemerken und zu korrigieren - Aber: Mit 5-Bit ZK (oder mehr) kann man -16 bis +15 darstellen - extra Bit nötig (verglichen mit 4-Bit Darstellung -> Sign extension) - Man kann Resultate in > 4-Bit ZK speichern - Aber Wortlänge-Erweiterung (sign extension) ist nötig 5.13 Wortlänge-Erweiterung - Sign extension (nur für vorzeichenbehaftete Zahlen) - 7 in 4-Bit ZK ist: in 8-Bit ZK ist: Vorzeichen wird links 4 mal kopiert 5.14 Bruchzahlen - Zahl = k n * 2 n + k n-1 * 2 n k 2 * k 1 * k 0 * Exponenten sind n bis 0 - Für Bruchzahlen zählt man einfach weiter - k -1 * k -2 * k -3 * Zahl = k n * 2 n + k n-1 * 2 n k 2 * k 1 * k 0 * k -1 * k -2 * k -3 * Beispiel: = = = Carry /Borrow Flag (CF) - Über- oder Unterlauf bei vorzeichenlosen Operanden - Extra Bit des Resultats. CF ist: - Übertrag (addieren) - Borge-Bit oder Borrow (Subtrahieren) - Z.B. 0F0h + 20h rot: CF / blau: Resultat Seite 14 von 29

15 5.16 Overflow Flag (OF) - Über- oder Unterlauf bei vorzeichenbehafteten Operanden - Extra Bit des Resultats Z.B (Dezimal) = 60h + 40h = A0h grün: OF / rot: CF / blau: Resultat Beispiele: DT04_pos_neg_zahlen_2011.pdf ab Seite 24 6 Vereinfachung - Vereinfachung ist möglich, wenn - es Redundanz gibt - es don't cares gibt - D.h. wenn es Minterme gibt, die beliebig 0 oder 1 sein können (x) 6.1 Karnaugh Diagramm 6.2 Beispiel Seite 15 von 29

16 6.3 Binary Coded Decimal Code - Nur Dezimalziffern (0 bis 9) sind dargestellt, in Binär - Kein A, B,... F - Nützlich für Resultatanzeige (z.b. Digitale Messinstrumente) 6.4 Gray Bode - Nur ein Bit ändert sich beim Übergang von einem Wert auf den nächstfolgenden - Gehört zu der Gruppe von einschrittigen Codes - Wird benützt, wenn Zwischenwerte (bei Transitionen) nicht erwünscht sind 6.5 Verzögerung - Gatter haben Verzögerung (delay) - Signaländerungen erscheinen am Ausgang von Gattern nach einer gewissen Zeit - Verzögerungen sind von vielen Faktoren abhängig - Spannung, Temperatur, Technologie (wie die Schaltungen gebaut sind) - Verzögerungen beeinflussen Schaltwerkgeschwindigkeit - Beispiel (NOT Gatter) - Verzögerungen können gebraucht werden (z.b. um kurze Pulse zu erzeugen) 6.6 Addiererschaltungen - 1 Bit Addierer (Half Adder) - Man möchtezwei 1-Bit Zahlen addieren - Resultat ist 1 Bit Zahl - Übertrag (carry) kann 1 sein. Extra Bit für Übertrag nötig Seite 16 von 29

17 - 1 Bit Addierer (full adder) - Man möchte drei 1-Bit Zahlen addieren (1 Bit ist Übertrag, Carry In) - Resultat ist 1 Bit Zahl - Übertrag (carry out) möglich, extra Bit nötig 6.7 Addiererschaltungen Seite 17 von 29

18 7 Einführung in die sequentielle Logik (FlipFlops) - Die Werte an den Ausgängen sind nur durch die derzeitigen Werte an den Eingängen und die internen logischen Verknüpfungen bestimmt - Kombinatorische Schaltungen werden auch Schaltnetze genannt (engl.: combinatorial circuits oder combinational circuits) - Das System hat kein Gedächtnis, d.h. kein Speicherelement - Ausgänge ändern sich nur in Abhängigkeit mit den Eingängen und den internen logischen Verknüpfungen - Zeiteinfluss kommt nur von internen Zeitverzögerungen (engl.: propagation delays). Nach Zeitverzögerungen sind die Ausgänge stabil 7.1 Sequentielle Logik - Bei der sequentiellen Logik werden die Werte der Ausgänge durch den derzeitigen Wert der Eingangssignale und den inneren Zustand des Systems bestimmt - Das System verfügt über ein Gedächtnis, d.h. einen Speicher des Systemzustandes - Sequentielle Schaltungen nennt man auch Schaltwerke (engl.: sequential circuits) - Der zeitliche Ablauf und Verzögerungen spielen eine wichtige Rolle Beispiel: Geburtstagszähler - Eingang "Jahr" reicht nicht, um Alter zu erzeugen - Man muss wissen, wie alt man vorher war Alter = Alter Anders gesagt: Das Alter muss gespeichert werden Beispiel: Verkehrsampel - 3 Lampen leuchten gleich lang - Reihenfolge (Tag): Rot, Grün, Orange, Rot, Grün,... - Reihenfolge (Nacht): Orange, Aus, Orange, Aus,... - Signale Next und Tag werden für den Zustandswechsel gebraucht Seite 18 von 29

19 - Eingang "Next" reicht nicht, um eine Lampe leuchten zu lassen - Es ist wichtig zu wissen, welche Lampen vorher eingeschaltet waren - Anders gesagt: Der Lampenzustand muss gespeichert werden 7.2 Klassifizierung der sequentiellen Schaltungen - Sequentielle Schaltungen können: - mit einem Takt (engl.: Clock) kontrolliert werden - Ein Takt ist eine Art "Metronom" - Man spricht von synchronen Schaltungen - Die Auswertung von Eingängen und Speicherzuständen erfolgt in regelmässigen, durch einen Takt vorgegebenen Abständen - ohne Takt kontrolliert werden (ohne gemeinsamen Takt) - Man spricht von asynchronen Schaltungen - Diese Schaltungen arbeiten so schnell wie möglich. Verzögerungszeiten sind sehr wichtig und besondere Entwicklungsmethoden sind nötig für den Schaltentwurf - Man kann sequentielle Schaltungen auch wie folgt gruppieren - Grundschaltungen, Zähler/Teiler, Register, Automaten - Beispiele: Uhren, Zeitalarme, Ampelkontroller, CPU (für synchrone Halbleiterprozessoren) 7.3 Der Takt - Ist ein Eingangssignal, das periodisch zwischen den Zuständen '1' und '0' wechselt - Die Taktperiode ist normalerweise so gewählt, dass der Effekt der Schaltungsverzögerungen minimiert wird - Wichtige Parameter sind Periode und Ein/Aus Dauer, d.h. wie lange ist ein Signal '1', wie lange '0' - Je nach Anwendung kann es auch wichtig sein, wie steil die Flanken sind - Taktperiode wird in Sekunden gemessen - Taktfrequenz wird in Hertz gemessen 7.4 Darstellung des Verhaltens eines synchronen Schaltwerkes - Zeitverlaufsdiagramm (timing diagram) - Ausgänge werden aufgrund von Takt und Eingängen gezeigt - Wahrheitstabelle - Verhalten zur Zeit t+1 (nächster Takt) wird aufgrund von Eingängen und Verhalten zur Zeit t (jetziger Takt) gezeigt - Ausgänge werden aufgrund von Eingängen und möglichen internen Zustandswerten gezeigt - Zustandsdiagramm Seite 19 von 29

20 7.5 Zeitverlaufsdiagramm (timing diagram) - Graphische Darstellung des Verlaufs der Eingänge und Ausgänge über die Zeit - Der Takt dient oft als Referenz 7.6 Zustandsdiagramm (state diagram) - Das Verhalten eines Schaltwerkes kann anschaulich in grafischer Form durch ein Zustandsdiagramm beschrieben werden - Ein Zustand wird durch einen Kreis symbolisiert. Der Zustandsname wird in den Kreis geschrieben - Z.B. die Zahl im Kreis entspricht dem dezimalen Wert des Zustandes, wenn die einzelnen Speicher-Ausgänge als Bit einer Binärzahl interpretiert werden - Zustandsübergänge (transitions) werden durch Pfeile zwischen den Zuständen dargestellt 7.7 Zeitverlaufsdiagramm / Zustandsdiagramm (Geburtstagszähler) 7.8 Speicherbausteine - Es gibt verschiedene Speicherbausteine - RAM Zellen behalten den geschriebenen Zustand bis ein neuer Wert geschrieben wird. Sie sind sehr kleine Zellen und werden zum Beispiel als Computerspeicher eingesetzt - Bistabile Multivibratoren oder Flip-Flop haben zwei stabile Zustände, welche durch Daten / Takt erreicht werden können. Es gibt verschiedene Typen von Flip-Flop, die auch beliebig kombiniert werden können - Wir konzentrieren uns auf RS und D Flip-Flop Seite 20 von 29

21 8 Flip-Flops 8.1 Speicherzustand - Um Daten zu speichern, braucht man einen Zustand, in dem die Schaltung einen früher gegebenen Wert behält - Wie kann man diese Speicherfunktion mit kombinatorischer Logik realisieren? - R = RESET - Dient zum Rücksetzen der Schaltung - Q = 0 (!Q = 1) wenn R = 1 und S = 0 - S = SET - Dient zum Setzen der Schaltung - Q = 1 (!Q = 0) wenn S = 1 und R = 0 - Speicherzustand - Falls R = 0 und S = 0, wird der Ausgang Q durch die Vorgeschichte bestimmt - Die Vorgeschichte ist gespeichert - Die Kombination R = 1 und S = 1 ist nicht erlaubt -> Ausgänge sind undefiniert 8.2 Das ungetaktete RS-Flip-Flop - 3 wichtige Operationen für Speicher - 0 schreiben (Reset) - 1 schreiben (Set) - Zustand behalten (Speicherzustand) - Das ungetaktete RS-FF hat - 2 Eingänge: S = Set, R = Reset - 2 komplementäre Ausgänge Q und!q - Q n und Q n+1 stellen die Zustände des Ausganges Q zur Zeit t n bzw. zur Zeit t n+1 dar - Q n+1 = (!R n & Q n ) # (S n &!R n ) - Angenommen R n & S n = 1 tritt nie auf, so kann man schreiben: Q n+1 = (!R n & Q n ) # S n - Es gibt verschiedene Möglichkeiten ein ungetaktetes RS-FF zu realisieren - NAND basiert, NOR basiert,... etc. 8.3 Das taktzustandsgesteuertes RS-Flip-Flop - Man möchte den Zeitpunkt der Datenübernahme in den Speicher definieren. Durch ein NAND Gatter verknüpft man die Eingänge R bzw. S mit einem dritten Eingang C (Clock) - Die Werte von R und S gegen nur durch, wenn C = 1. Sonst ist das Flip-Flop im Speicherzustand - Zeitverlauf Seite 21 von 29

22 8.4 Das flankengetriggerte RS Flip-Flop - Mit Hilfe von Zeitverzögerungen wird ein kurzes Fenster geschaffen, in dem Eingänge durchgehen können - Das wirkt wie ein taktzustandsgesteuertes RS-Flip-Flop mit sehr kurzen Zeitfenstern 8.5 D-FF (Transparent) oder Latch - 2 Eingänge: D und C (Takt) - Reset =! Set - Set ist jetzt Eingang D - Set und Reset können nicht mehr gleichzeitig 1 sein - Zustandsgesteuert - Der Ausgang folgt dem Eingang, falls der Clock activ ist - Rückkopplung mit Latch ist gefährlich -> Oszillationen möglich 8.6 D-Flip-Flop (nicht transparent) - Nicht transparentes D-FF - Reset =!Set - 2 Eingänge: D und C (Takt) - Flankengetriggert - Toggle FF - Nicht transparentes D-FF als Basis - Eingang D =!Q (Rückkopplung) - Takt Eingang (C) ist T (Toggle) - Takt wird durch 2 geteilt Seite 22 von 29

23 8.7 FF Initialisierung - Es ist manchmal erwünscht, ein FF unabhängig des Dateneinganges in einen definierten Zustand zu bringen. Dazu werden zusätzliche Eingänge verwendet - Preset (oder Set) um den Q Ausgang zu setzen (Logik 1) - Clear (oder Reset) um den Q Ausgang zurück zu setzen (Logik 0) - Die Effekte von Clear und Preset können synchron oder asynchron sein - Synchron: Q wird nur gesetzt (zurückgesetzt), wenn der Takt aktiv ist - Asynchron: Q wird sofort gesetzt (zurückgesetzt), unabhängig vom Takt 8.8 Clear Eingang - Buch Seite Synchrone Sequentielle Logik - Speicherelemente sind FF (mit oder ohne Clear/Preset) 8.10 Sequentielle Logik, Register - Sie bestehen aus mehreren Speicherelementen - Z.B. 4-Bit Register (4 FF) Seite 23 von 29

24 8.11 Nice to know: Speicherbausteine - Es gibt verschiedene Speicherbausteine - Astabile Multivibratoren sind Taktgeneratoren. Sie haben keinen stabilen Zustand, sondern kippen periodisch 0 -> 1 -> 0 -> 1 mit einem vorgegebenen oder einstellbaren Takt und Taktverhältnis - Monostabile Multivibratoren haben einen stabilen Ruhezustand und kippen für eine feste Zeit in den unstabilen Zustand, wenn sie einen Steuerimpuls am Eingang bekommen. Sie werden benötigt, um Zeitverzögerung zu erzeugen 9 Zähler 9.1 Synchrone Schaltwerke (Wiederholung) - Ein synchrones Schaltwerk besteht aus: - Nicht transparenten FF - mit passender Initialisierung - Kombinatorischer Logik um - Ausgänge zu berechnen - Nächsten Zustand zu berechnen - Schritte um ein Schaltwerk zu entwickeln - Anzahl und Typ der FF bestimmen (inklusive Initialisierung) - Logik bestimmen, die den nächsten Zustand berechnet - Logik bestimmen, die die Ausgänge berechnet 9.2 Zustandsdiagramm (state diagram) - Das Verhalten eines Zählers kann anschaulich in grafischer Form durch ein Zustandsdiagramm beschrieben werden - Ein Zustand wird durch einen Kreis symbolisiert. Die Dezimalzahl im Kreis entspricht dem dezimalen Wert des Zustandes, wenn die einzelnen Flip-Flop-Ausgänge als Bits einer Binärzahl interpretiert werden - Die Zustände werden durch Linien mit Pfeilen verbunden; die Pfeilrichtung gibt an, in welcher Richtung der Übergang erfolgt - Alle möglichen Zustände sollen dargestellt werden - Die Anzahl wird durch die Speichergrösse bestimmt (2 n für n FF) - Der Hauptzyklus (5, 4, 3, 1, 0) zeigt die Zustände in denen das Schaltwerk normalerweise aktiv ist - Zustände die das Schaltwerk blockieren, sollen vermieden oder in den Hauptzyklus zurückgeführt werden - Parasitärer Zyklus (2, 6) - Fixpunkt (7) Seite 24 von 29

25 9.3 Wahrheitstabelle - Beispiel: Natürlicher Binärzähler, der wie folgt zählt: 0, 1, 2, 3, 0, 1, 2, 3, 0, Lösung - 4 Zustände (00, 01, 10, 11), 2 Ausgänge für 2-Bit Zahl - 2 FF reichen (max. 4 Zustände) - Alle Zustände belegt (kein parasitärer Zyklus oder Fixpunkt...) - Keine Eingänge (nur Takt) Seite 25 von 29

26 Beispiel Wahrheitstabelle / Realisierung 10 Schieberegister - Schieberegister (engl.: shift register) bestehen aus Registern (FF) die hintereinandergeschaltet sind. Sie sind in vielen Geräten zu finden. - In Ethernet oder USB Schaltungen dienen sie dazu, serielle Bitströme in parallele Bitströme zu wandeln - In Mobiltelefonen helfen sie, Signale auf Übertragungsfehler zu prüfen und korrigieren - Sie sind in Prozessoren zu finden, wo sie bei der Programmierung oder Prüfung von Schaltungen dienen (JTAG, scan chains,...) 10.1 Grundstruktur - Ein N-Bit Schieberegister ist eine Kette von n nicht transparenten FF, die hintereinander geschaltet sind (z.b. FF0 -- FF1 -- FF FFm) - Der Ausgang von FF0 ist mit dem Eingang von FF1 verbunden - Der Ausgang von FFx ist mit dem Eingang von FF(x+1) verbunden - Alle FF sind synchron getaktet - Der Eingang des ersten FF ist der serielle Eingang des Schieberegisters - Der Ausgang des letzten FF ist der serielle Ausgang des Schieberegisters (Über Ausgänge von FF0, FF1,..., FFx können die Daten auch parallel gelesen werden) Seite 26 von 29

27 10.2 Zeitverlaufsdiagramm (Beispiel eines 4-Bit Schieberegisters) - Z0... Z3 sind die Ausgänge von FF0... FF3. Zuerst werden alle FF zurückgesetzt - Das Eingangsmuster wiederholt sich am Ausgang aller FF mit Verzögerung - Die Verzögerung ist abhängig vom Platz des FF in der Kette 10.3 Zustände - Ein n-bit Schieberegister hat 2 n mögliche Zustände - 16 Zustände für 4 FF, 8 Zustände für 3 FF - Im folgenden allgemeinen Zustandsdiagramm sind alle möglichen Übergänge eingetragen. Die ausgezogenen Pfeile entsprechen dabei den Übergängen, bei denen eine 1 eingeschoben wird, die gestrichelten Pfeile stehen für Übergänge mit einer eingeschobenen 0. Die Zustände sind als Dezimalzahlen eingetragen, D als MSB, A als LSB Seite 27 von 29

28 10.4 SR mit Rückkopplung - Unter einem rückgekoppelten Schieberegister versteht man ein Schieberegister, bei dem eine logische Funktion der Ausgangssignale auf den seriellen Eingang zurückgeführt wird - Z.B. 4-Bit SR mit Rückkopplung. Serieller Eingang: SI = f(a, B, C, D) - Die Rückkopplungs-Logik kann gewählt werden, um verschiedene Funktionen zu realisieren (Zähler,...) - SI = C $ D Fast alle Zustände sind im Hauptzyklus zu finden - Lineares SR. Werden gebraucht, um Testkombinationen zu generieren - Der Fixpunkt ist gefährlich -> Schaltwerk blockiert. CRASH!! -> Fixpunkt vermeiden Seite 28 von 29

29 10.5 Seriell zu parallel und parallel zu seriell Wandler - Kommunikation zwischen Geräten oder Schaltungen wird oft seriell implementiert (billiger) - Mehrere Signale werden zusammengefügt und seriell übertragen - Langsamer als parallele Übertragung, aber viel weniger Kabel nötig - Parallel-zu-seriell / seriell-zu-parallel Wandler nötig - Daten werden parallel von Prozessoren bearbeitet - Ein Mux vor dem FF Eingang erlaubt Daten von mehreren Quellen - Ein Steuersignal bestimmt, ob Daten in FF parallel geladen werden, oder ob Daten verschoben werden (load/shift) - 4-Bit Parallel-zu-Seriell und Seriell-zu-Parallel Wandler - Load/Shift = 1 (load). Par_inx wird in FFx geladen wenn Clock active - Load/Shift = 0 (Shift). Data wird von FF3 -> FF0 verschoben - Zeitverlaufsdiagramm zu 4-Bit Parallel-zu-Seriell und Seriell-zu-Parallel Wandler 10.6 JTAG, CRC - JTAG (Boundary scan to verify circuits) - SR werden benutzt, um CRC-Prüfsummen zu berechnen (engl.: Cyclic Redundancy Check) - Z.B. für Fehlersicherung Seite 29 von 29