Versuch V09: Logische Gatter

Versuch V09: Logische Gatter Henri Menke und Jan Trautwein Gruppe Platz k (Betreuer: Boris Bonev) (Datum: 6. Dezember 203) In diesem Versuch sollen Spannungspegel, Eingangsströme und andere elementare Eigenschaften von logischen Gattern (NAND-Gatter nach TTL-Bauart) betrachtet werden. Zunächst werden die Schaltschwellen der Gatter untersucht. Im darauf folgenden Teil werden verschiedene grundlegende logische Verknüpfungen auf Basis der NAND-Gatter wie Multiplexer und Dekoder umgesetzt. INHALT I. Grundlagen A. Rechenregeln B. Logikschaltungen C. Zahlensysteme 2 II. Versuchsaufbau und -durchführung 2 A. Eigenschaften von TTL-Logikbausteinen 2 B. NAND als elementares Gitter 3 C. Multiplexer 3 D. Dekodierschaltung 3 III. Auswertung 3 A. Eigenschaften von TTL-Logikbausteinen 3 B. Schaltschwellen des TTL-Gatters 4 C. NAND als elementares Gatter 4 D. Multiplexer 4 E. Dekodierschaltung 5 IV. Fehlerrechnung 5 V. Zusammenfassung 5 Literatur 5 I. GRUNDLAGEN Die Schaltalgebra besitzt wie auch die boolsche Algebra zwei Elemente, die mit den Operationen, und verknüpft werden können. In der Schaltalgebra ist eine etwas andere Schreibweise gebräuchlich; hier heißen die Verknüpfungen AND, OR und NOT. Aus den drei elementaren Verknüpfungen lassen sich weitere Operatoren ableiten, z. B. die XOR-Verknüpfung bzw. A B = (A B) (A B) A XOR B = (A OR B) AND NOT (A AND B) henrimenke@gmail.com jan.manuel.trautwein@web.de Sämtliche beschriebenen Logikfunktionen lassen sich auch durch die Sheffer-Operatoren beschreiben. Diese sind der Schefferstrich (NAND) und der Pierce-Operator (NOR). In Tabelle I sind die wichtigsten Junktoren abgebildet. A. Rechenregeln Für die Schaltalgebra gelten dieselben Rechenregeln, wie für die boolsche Algebra. Hier nochmals kurz zusammengefasst: Assoziativität: (A B) C A (B C), bzw. (A B) C A (B C). Distributivität: A (B C) = (A B) (A C), bzw. A (B C) = (A B) (A C). Kommutativität: A B B A, bzw. A B B A. Adsorptionsgesetz: A (A B) = A, bzw. A (A B) = A. Komplementarität: A A = 0, bzw. A A =. Neutralität: A =, bzw. A =. Idempotenz: A A = A, bzw. A A = A. Extremalität: A 0 = 0, bzw. A =. Doppelnegation: ( A) = A. Dualität: 0 =, bzw. = 0. De Morgansche Gesetze: (A B) = ( A) ( B), bzw. (A B) = ( A) ( B). B. Logikschaltungen Um die logischen Funktionen mit Schaltkreisen zu realisieren muss man die beiden Zustände wahr und falsch verschiedenen Spannungspegeln zuordnen. So wird einem Potential, dass höher als ein gewisser Wert ist der Wert H (high) zugeordnet, während einem Potential kleiner als dieser gewisse Wert den Wert L (low) erhält. Es gibt dann zwei Möglichkeiten die Logik zu definieren:

2 Bezeichnung Junktor Symbol in der Elektronik Symbol in der Logik Schaltsymbol Konjuktion AND A B A B Disjunktion OR A + B A B Negation NOT Ā A Sheffer-Funktion NAND A B A B Peirce-Funktion NOR A + B A B Kontravalenz XOR A B A B = TAB. I. Die gängigen Junktoren der Schaltalgebra.. Positive Logik: H, L 0. II. VERSUCHSAUFBAU UND -DURCHFÜHRUNG 2. Negative Logik: H 0, L. Diese beiden Formen lassen sich verschieden interpretieren. Ein AND in positiver Logik geht bei negativer Logik in ein OR über. Solche logischen Schaltungen werden als Logikgatter ausgeliefert. Am weitesten verbreitet sind die TTL-Gatter, wobei TTL für Transistor-Transistor-Logik steht. Die TTL-Gatter sind aus Bipolartransistoren (BJT) aufgebaut. Im Versuch werden TTL-NAND-Gatter verwendet. A. Eigenschaften von TTL-Logikbausteinen Es soll die Funktion eines TTL-Gatters DM7400 überprüft werden. Dazu wird eine Schaltung nach ABB. aufgebaut. Die Eingänge des Gatters werden mit Tastern verbunden, eine rote LED leuchtet auf wenn eine hohe Spannung anliegt. Der Ausgang des TTL-Bausteins wird an eine zweifarbige LED angeschlossen, welche bei einer niedrigen Spannung grün leuchtet und bei einer hohen Spannung rot. C. Zahlensysteme V CC +5.0 V Statt des herkömmlichen Dezimalsystems bietet es sich in der Logik an das Binärsystem zu verwenden, da dieses genau zwei Elemente besitzt (B 2 = {0, }, b = 2), die die Wahrheitszustände repräsentieren können. Soll nun eine Dezimalzahl x mit M Stellen und N Nachkommastellen ins Binärsystem konvertiert werden, so geschieht das über GND A LED a = M i= N x i b i So wird aus 0 = 0 2. Wegen 2 = 2, 8 = 2 3 und 6 = 2 4 werden die Zahlensysteme zu den aufgeführten Basen, also Binär-, Oktal- und Hexadezimalsystem, oft in der Informationstechnik verwendet, da sich diese durch die beschriebenen Relationen leicht ineinander überführen lassen. ABB.. Schaltplan zur Funktionüberprüfung eines TTL- Gatters. Im zweiten Versuchsteil wird die Schaltung nach ABB.2 aufgebaut. Ein Eingang wird auf V CC gelegt. Am Signalgenerator wird eine Dreiecksspannung mit 50%-Symmetrie und U pp = 5 V eingestellt. Die Eingangsspannung und die Ausgangsspannung werden auf dem Oszilloskop dargestellt. Mit dem Programm LabVIEW wird die Anzeige des Oszilloskops gespeichert.

3 V CC +5.0 V I II 00 Ω E 3 ABB. 5. Schaltplan eines Multiplexer. ABB. 2. Schaltplan zur Ausmessung der Schaltschwellen mit Hilfe des Oszilloskops. B. NAND als elementares Gitter Nach ABB. 3 wird eine OR-Funktion aus NAND- Gattern aufgebaut. Um die Zustände an den Punkten A und A 2 zu bestimmen, werden diese, ebenso wie der Ausgang A 3, auch an zweifarbige LEDs angeschlossen. D. Dekodierschaltung Die Dekodierschaltung wird nach ABB. 6 aufgebaut. Die Ausgänge 0,, 2, 3 werden mit je einer LED verbunden. Es soll bestimmt werden, für welche Logikart die Bezeichnung der Ausgänge richtig ist und welcher Ausgangszustand der aktive ist. A A 3 3 A 2 ABB. 3. Schaltplan einer OR-Funktion aus NAND-Gatter. Anschließend wird eine XOR-Funktion aus vier NAND- Gattern aufgebaut. Der Schaltungsplan ist in ABB. 4 zu sehen. Diese soll zu einem Halbaddierer erweitert werden (siehe Auswertung). 2 0 A 2 ABB. 6. Schaltplan des 2-Bit-Dekodierers. A ABB. 4. Schaltplan einer XOR-Funktion in positiver Logik. A 3 C. Multiplexer Die Schaltung für einen Multiplexer, welcher nur aus NANDs besteht, ist in ABB. 5 zu sehen. Über die LED- Anzeige wird die Funktionstabelle der Schaltung aufgenommen und der Steuereingang identifiziert. III. AUSWERTUNG A. Eigenschaften von TTL-Logikbausteinen An einem TTL-Gatter DM7400 befinden sich vier NANDs. Nacheinander wurden alle überprüft. Für jeden NAND ergeben sich die in Tabelle II sichtbaren Messergebnisse. Es sind also alle funktionstüchtig. Leuchtet die LED rot, so misst man am Ausgang eine Spannung von U A = 0.5 V an, leuchtet sie grün, so misst man eine Spannung von U A = 3.92 V. Der Gatterineingangsstrom beträgt für das niedrige Eingangspotential I L = 0.29 ma und für das hohe Eingangspotential I H 0.0 ma.

4 A Farbe der LED 0 0 0 rot 0 0 rot 0 0 rot grün TAB. II. Wahrheitstabelle zur Überprüfung des TTL-Gatters. B. Schaltschwellen des TTL-Gatters Die Bezeichnungen in diesem Abschnitt wurden aus den Abbildungen und 2 übernommen. Der Eingang wird auf High gesetzt und auf ein Dreiecksignal angelegt. In Abbildung 7 ist der zeitliche Verlauf der beiden Spannungen dargestellt. Die Sprünge des Signals an CH entsprechen genau den Schaltschwellen. Das Datenblatt sieht vor, dass ein Pegel U E > 2.0 V als High und ein Pegel U E < 0.8 V als Low erkannt wird. Mit dem Multimeter kann nachgewiesen werden, dass ein High ab U E 2.3 V und ein Low ab U E.6 V erkannt wird. Spannung U[CH] [V] 5 4 3 2 0 0 0 20 30 40 50 60 70 80 90 00 U[CH] Zeit t [ms] U[CH2] Ausgangsspannung Ua [V] 4.5 4 3.5 3 2.5 2.5 0.5 0 0.5 0 0.5.5 2 Eingangsspannung U e [V] U a(u e) undefiniert definiert ABB. 8. Ausgangsspannung des TTL-Bausteins über der Eingangsspannung. A A 2 A 3 0 0 0 0 0 0 0 0 TAB. III. Wahrheitstabelle der OR-Funktion für positive Logik. Um die XOR-Funktion zu einem Halbaddierer zu erweitern, wird nach ABB. 9 ein AND-Gatter parallel geschalten. Der Ausgang C i gibt dabei den Überlauf an. D. Multiplexer ABB. 7. Schaltschwellen des TTL-NAND-Gatters bei U pp = 3.5 V. Um ein besseres Verständnis dieser Tatsache zu bekommen ist in Abbildung 8 die Ausgangsspannung über der Eingangsspannung aufgetragen. Man kann erkennen, dass im Bereich 0.8 V < U E <.4 V der Zustand der Ausgangsspannung undefiniert ist. Zugelassen sind nur die Zustände, die in den dunkelgrauen Kästen liegen. Für den nach Schaltung 0 aufgebauten Multiplexer ergibt sich Wertetabelle V. Anhand der Tabelle kann der Eingang E 3 als Schalter identifiziert werden. Liegt an E 3 ein hohes Potential an (E 3 = ), so liegt am Ausgang das gleiche Potential wie an an. Liegt an E 3 ein niedriges Potential an, so hat man am Ausgang den Zustand des zweiten Eingangs. C. NAND als elementares Gatter Die Messwerte (in positiver Logik), zu sehen in Tabelle III, entsprechen genau der Theorie. Für die XOR-Funktion ergeben sich die Messwerte in Tabelle IV. Auch diese Werte stimmen mit der Theorie überein. A A 2 A 3 0 0 0 0 0 0 0 0 0 0 TAB. IV. Wahrheitstabelle der XOR-Funktion für positive Logik.

5 A i B i = S i C i schiedene logische Funktionen aufgebaut. Die Schaltschwellen des NAND-Gatters wurden bestimmt. Ab einer Spannung von U E 2.3 V befindet man E 3 ABB. 9. Schaltplan eines Halbaddierers ABB. 0. Schaltplan eines 2-zu--Multiplexers reduziert auf NAND-Gatter. E. Dekodierschaltung Die Messwerte der Dekodierschaltung sind in Tabelle VI zu sehen. Es fällt auf, dass der 0-Zustand als aktiver Zustand gewertet werden muss. Außerdem entspricht der ersten Ziffer der Binärzahl und der ersten. E 3 A A 2 A 3 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 TAB. V. Wahrheitstabelle des Multiplexers. a Dezimal Binär a b c d e f g 0 0000 0 000 0 0 0 0 0 2 000 0 0 3 00 0 0 4 000 0 0 0 5 00 0 0 6 00 0 7 0 0 0 0 0 8 000 9 00 0 c b d g e f IV. FEHLERRECHNUNG TAB. VI. Dekodiertabelle der 7-Segment-Anzeige. Da der Versuch ausschließlich aus qualitativen Beobachtungen (digitale Messwerte) besteht, ist eine Fehlerrechnung überflüssig. V. ZUSAMMENFASSUNG In dem Versuch wurden NAND-Gatter in TTL- Bauweise untersucht. Aus NAND-Gattern wurden ver- sich im Zustand High und ab U E.6 V im Zustand Low. Die theoretisch erwartete Funktionsweise einer OR-, AND, XOR- Funkttion, sowie einer Multiplex- und Dekodierschaltung wurde experimentell überprüft und bestätigt. Beim Multiplexer wurde der Eingang E 3 als Schalter identifiziert. [] Versuchsanleitung, Universität Stuttgart (203).