3. Grundlagen der Rechnerarchitektur 3.1 Architektur des von-neumann-rechners 3.2 Maschinentypen: Einadressmaschine, Zweiadressmaschine 3.3 Befehlsformate und Adressierungstechniken 3.4 Beispiel: der Prozessor Motorola 68 000 3.5 CISC vs. RISC 3. Rechnerarchitektur 3-1
3.1 Architektur des von- Neumann-Rechners In einem klassischen Digitalrechner werden Programme und Daten in demselben Speicher abgelegt. Die Grundkomponenten des Rechners sind: Prozessor (mit Leitwerk und Rechenwerk) Leitwerk (Steuerwerk) zur Ablaufsteuerung. Enthält z.b. den Taktgeber. Rechenwerk für Arithmetik, Vergleiche usw. Hauptspeicher (Arbeitsspeicher) E/A-Steuerung für die Ein- und Ausgabe. Ein solcher Rechner wird als von-neumann-rechner bezeichnet. 3. Rechnerarchitektur 3-2
Komponenten des Rechners 3. Rechnerarchitektur 3-3
Bus Die direkten Verbindungen zwischen Prozessor bzw. E/A-Steuerung einerseits und Hauptspeicher andererseits werden meist durch eine Sammelschiene (Bus) ersetzt. Ein Bus hat Adressleitungen und Datenleitungen. Die Bussteuerung sorgt dafür, dass keine Konflikte durch gleichzeitige Benutzung auftreten und die Daten korrekt von der bzw. an die Zieladresse übertragen werden. 3. Rechnerarchitektur 3-4
Hauptspeicher Grundsätzlich können digitale Speicher auf zwei Arten adressiert werden: über den Inhalt der Speicherelemente (Assoziativspeicher) über Speicheradressen. Dazu wird einem adressierbaren Element eine Speicheradresse fest zugeordnet. Ein adressierbares Element ist meist ein Byte (8 Bits), seltener ein Wort (16, 32 oder 64 Bits). Der von-neumann-rechner verwendet die zweite Adressierungstechnik. Der Hauptspeicher ist als RAM (Random Access Memory) realisiert. Dazu gibt es ein Adressregister, das das zu lesende bzw. zu schreibende Speicherelement bestimmt. Einen kompletten Lese- bzw. Schreibvorgang für ein Speicherelement bezeichnet man als einen Speicherzyklus. 3. Rechnerarchitektur 3-5
Maschinensprache, Maschinenbefehl Die wichtigste Schnittstelle zwischen Hardware und Software ist die Maschinensprache. Sie ist definiert durch eine Menge von Maschinenbefehlen. Ein Maschinenbefehl (auch: Maschineninstruktion) entspricht einer elementaren Operation des Rechners. Er ist in Hardware realisiert. Alle Anweisungen aus höheren Programmiersprachen müssen auf Maschinenbefehle abgebildet werden. Ein Maschinenbefehl besteht aus einem Bitmuster, das unmittelbar vom Prozessor interpretiert werden kann. Ein Teil des Bitmusters beschreibt die gewünschte Operation (Operationscode), ein anderer Teil die Operandenadresse(n), also die Adresse(n) der Speicherelemente, die durch die Operation verknüpft werden sollen. 3. Rechnerarchitektur 3-6
3.2 Maschinentypen: Einadressmaschine, Zweiadressmaschine Typischer Maschinenbefehl: Verknüpfung von zwei Operanden, Ergebniswert als dritter Operand. Beispiele: Addition, bedingter Sprungbefehl Deshalb müsste ein Maschinenbefehl neben dem Operationscode drei Operandenadressen enthalten. Beispiel: (202): = (200) + (201) Zu lesen als: Inhalt der Speicherzelle mit Adresse 202 ergibt sich aus der Addition der Inhalte der Speicherzellen 200 und 201. Nachteile Die Befehle werden sehr lang. Der Speicherzugriff für alle drei Operanden wird zu langsam. Besser Operand(en) nach Möglichkeit prozessornah in einem oder mehreren Registern halten. 3. Rechnerarchitektur 3-7
Einadressmaschine Vereinbarung eines speziellen Registers, das stets den zweiten Operanden enthält und in das das Ergebnis geschrieben wird. Dieses Register heißt Akkumulator. Befehlsformat der Einadressmaschine Beispiel Lade (200) (* in den Akkumulator *) Addiere (201) (* zum Akkumulator *) Speichere (202) (* aus dem Akkumulator *) 3. Rechnerarchitektur 3-8
Zweiadressmaschine Die erste Adresse bezeichnet zugleich den ersten Operanden und das Ergebnis. Der erste Operand wird im Speicher überschrieben. Befehlsformat der Zweiadressmaschine Beispiel Addiere (200), (201) (* Ergebnis in Speicherzelle 200 *) 3. Rechnerarchitektur 3-9
Registermaschine (1) Mittelding zwischen Akkumulatormaschine und Zweiadressmaschine. Der erste Operand und der Ergebnisort ist stets ein Register. Es gibt nicht nur ein Register (= Akkumulator), sondern mehrere, z.b. 16. Vorteile - kurze Adresse (z. B. 4 Bits) für den ersten Operanden - schnellere Zugriffszeit - mehrere Zwischenergebnisse zugleich sehr schnell zugreifbar. 3. Rechnerarchitektur 3-10
Registermaschine (2) Befehlsformat der Registermaschine Beispiel Lade R1, (200) Addiere R1, (201) Speichere R1, (202) Wichtiger Fall in der Praxis! (z.b. IBM/390, Motorola 68000) 3. Rechnerarchitektur 3-11
3.3 Befehlsformate und Adressierungstechniken Befehlsformate Der Operationscode eines Befehls hat feste Länge, meist 8 Bits. Der Operandenteil hängt vom Maschinentyp ab: Operandenteil mit fester Länge Alle Operandenteile haben feste Länge. Dadurch haben auch alle Befehle feste Länge. Leichte Handhabung, effiziente Implementierung in Hardware, aber geringe Flexibilität. Operandenteile mit verschiedenen Längen Verschiedene Operandenformate sind möglich. Dadurch unterschiedliche Befehlslängen, z. B. 2 Bytes bis 6 Bytes (IBM/390). 3. Rechnerarchitektur 3-12
Beispiel: Befehlsformate der IBM/390-Familie 3. Rechnerarchitektur 3-13
Klassifikation von Befehlen (1) Transportbefehle. Sie dienen dazu, Daten von einem Ort an einen anderen zu übertragen. Speicherbefehle schreiben Registerinhalte in den Arbeitsspeicher, Ladebefehle transportieren aus dem Speicher zu lesende Daten in Register. Register-Register-Transporte werden ebenfalls als Laden bezeichnet, Speicher-Speicher-Transporte als Speichern. Transport mit Sofortoperanden dient zum Initialisieren von Register- oder Speicherinhalten. Arithmetische Befehle. Sie dienen dazu, Operanden in den vom Prozessor unterstützten Zahlen- Darstellungen zu manipulieren (ganze Zahlen, Gleitkommazahlen in verschiedenen Längen; Addition, Subtraktion, Multiplikation, Division, Invertierung usw.). Vergleichsbefehle. Hier werden zwei Operanden gemäß einer Ordnungsrelation und/oder der Bitmustergleichheit miteinander verglichen. Das Ergebnis wird als Anzeige im Statuswort des Prozessors abgelegt; dort gibt es Anzeigen für '<,>,='. 3. Rechnerarchitektur 3-14
Klassifikation von Befehlen (2) Sprungbefehle. Der unbedingte Sprung überschreibt den Befehlszähler immer mit einem angegebenen Operanden, der bedingte Sprung nur, wenn die Anzeigen im Statuswort des Prozessors einer als Sofortoperand angegebenen Maske entsprechen. Wichtig ist weiter der Unterprogrammsprung, der an die angegebene Programmadresse verzweigt, den alten Befehlszählerstand und die Rücksprungadresse aber vorher rettet (in ein angegebenes Register, in den Hauptspeicher oder in einen speziellen Kellerspeicher (stack)). Manche Prozessoren verfügen auch über spezielle Schleifenbefehle, z.b. "dekrementiere und springe, wenn größer 0". Bitmuster-Befehle. Sie dienen dazu, Operanden gemäß einer Bitmusteroperation zu manipulieren (bitweises UND/ODER/XOR/NOT, Schieben nach links oder rechts usw.) 3. Rechnerarchitektur 3-15
Klassifikation von Befehlen (3) Bit-Befehle. Transportbefehle zwischen einem Anzeigebit des Statusworts und Bitstellen in Registern oder im Hauptspeicher (Bit testen, Bit schreiben) bzw. von Sofortoperand zu Bitstelle (Bit setzen, Bit löschen). E/A-Befehle. Transportbefehle zwischen E/A- Steuerung und Registern oder dem Hauptspeicher. Spezialbefehle. Sie beeinflussen die Betriebsart des Prozessors durch Laden spezieller Register (z. B. Basisadressregister), dienen der Unterbrechungsbehandlung und stehen in der Regel nur privilegierten Programmen (z.b. dem Betriebssystem) zur Verfügung. 3. Rechnerarchitektur 3-16
Adressierungstechniken (1) Sofortoperand; im Befehl steht nicht die Speicheradresse des Orts des Operanden, sondern der Operand selbst. Mit Sofortoperanden können gut Konstanten in eine Berechnung eingebracht werden. Kurzer Sofortoperand; der im Befehl stehende Sofortoperand besitzt besonders kurze Bitlänge (z.b. 4 Bit), hiermit können gut die häufigen Konstanten 0, 1 eingebracht werden. Register direkt; der Operand steht in dem angegebenen Register. Speicher direkt; der Operand steht in der per Adresse angegebenen Speicherzelle. Register indirekt; im angegebenen Register findet sich die Speicheradresse des Operanden Speicher indirekt; in der per Adresse angegebenen Speicherzelle steht die Speicheradresse des Operanden 3. Rechnerarchitektur 3-17
Adressierungstechniken (2).. mit Distanz; zur Operandenadresse wird eine im Befehl stehende Konstante hinzuaddiert... indiziert; zur Operandenadresse wird der Inhalt eines zusätzlich angegebenen Indexregisters hinzuaddiert... Basisregister relativ; zur Operandenadresse wird der Inhalt eines besonderen Registers (des Basisregisters), das nicht ausdrücklich im Befehl genannt wird, dazuaddiert... Befehlszähler relativ; zur Operandenadresse wird der momentane Inhalt des Befehlszählers dazuaddiert. Register indirekt mit Prädekrement; vor dem Operandenzugriff wird das im Befehl angegebene Register im Inhalt um 1 vermindert, dann wird der Inhalt als Adresse des Operanden ausgewertet (Hiermit kann gut die Kelleroperation "Push" realisiert werden). 3. Rechnerarchitektur 3-18
Adressierungstechniken (3) Register indirekt mit Postinkrement; nach dem Operandenzugriff wird das im Befehl angegebene Register im Inhalt um 1 erhöht (Kelleroperation "Pop"). 3. Rechnerarchitektur 3-19
Ablauf der Befehlsausführung 3. Rechnerarchitektur 3-20
3.4 Beispiel: Motorola 68 000 3. Rechnerarchitektur 3-21
Registersatz des Motorola 68 000 (1) Speicheraddressierung Adressierbares Speicherelement ist ein Byte. Befehle müssen auf geraden Adressen beginnen. 3. Rechnerarchitektur 3-22
Registersatz des Motorola 68 000 (2) Wortoperanden (16 oder 32 Bits) müssen auf geraden Adressen beginnen. Arithmetische Operationen sind für 8 - Bit - Zahlen, 16 - Bit - Zahlen und 32 - Bit - Zahlen vorhanden. Negative Zahlen im Zweierkomplement. Gleitkommazahlen werden nicht direkt unterstützt. Allerdings sind Operationscodes reserviert und durch Aufnahme eines separaten Gleitkommaprozessors auf die Prozessorplatine können auch Rechner mit hardwaremäßig unterstützter Gleitkommarithmetik verwirklicht werden. 3. Rechnerarchitektur 3-23
Prozessorstatuswort SR Dient zur Statusanzeige. Wird von den meisten Befehlen gesetzt und/oder gelesen. Beispiele: Vergleichsbefehle setzen die Bits N und Z bedingte Sprungbefehle springen in Abhängigkeit von N und Z (BEQ: "Branch on Equal" springt, wenn Bit Z gesetzt ist) 3. Rechnerarchitektur 3-24
Adressierungstechniken des Motorola 68 000 Datenregister direkt Adressregister direkt Adressregister indirekt Adressregister indirekt mit Postinkrement Adressregister indirekt mit Prägdekrement Adressregister indirekt mit Distanz Adressregister indirekt mit Distanz und Index Direkt PC relativ mit Distanz PC relativ mit Distanz und Index Sofortoperand Dn An (An) (An)+ -(An) gw(an) gb(an,dm)bzw.gb(an,am) bw bzw. bl gw(pc) gb(pc,am) bzw. gb(pc,dm) #Zahl 3. Rechnerarchitektur 3-25
3.5 CISC vs.risc CISC: Complex Instruction Set Computer Großer Befehlsvorrat (ca. 256) Mächtige Befehle (z.b. Gleitkomma - Multiplikation). Vereinfacht den Compilerbau. Relativ wenige Maschinenbefehle zur Lösung eines Problems kurzer Objektcode (war wichtig bei teurem Kernspeicher!) Relativ langsame Ausführung eines Maschinenbefehls (komplexes Mikroprogramm zur Interpretation eines Befehls) Beispiele: Intel 8086 - Familie, Motorola 68 000 - Familie, IBM/370 - Familie, DEC VAX - Familie Interessante Beobachtung in der Praxis: 80% aller ausgeführten Maschinenbefehle stammen aus 20% des Befehlssatzes! 3. Rechnerarchitektur 3-26
RISC : Reduced Instruction Set Computer Kleiner Befehlsvorrat (z.b. 100) Nur sehr elementare Befehle Relativ viele Maschinenbefehle zur Lösung eines Problems «langer Objektcode Sehr schnelle Ausführung eines Maschinenbefehls durch hochgradig optimierte Prozessorlogik (auch für 32 - Bit - Operanden!). Die meisten Maschinenbefehle laufen in einem Prozessorzyklus ab. Es gibt kein Mikroprogramm. Beispiele: R 2000, R 3000 (z.b. DEC Station 2100, DEC System 5500); Sun SPARC (z.b. Sun 4); IBM POWER ("Performance Optimization with Enhanced RISC" im IBM RS/6000) 3. Rechnerarchitektur 3-27
Vergleich CISC - RISC Angaben der Prozessorleistung in MIPS (Millionen Instruktionen pro Sekunde) nicht sinnvoll, da eine RISC - Instruktion weniger leistet als eine CISC - Instruktion. (Deswegen wird MIPS auch oft zu "Misleading Indicator for Processing Speed" erweitert) Der kürzeren Ausführungszeit einer RISC - Instruktion steht die größere Pfadlänge zur Lösung desselben Problems gegenüber RISC - Vorteile in der Praxis hängen sehr von der Qualität des Compilers ab (optimierender Compiler) komplexe, mächtige Befehlssätze (CISC) waren sinnvoll, als der Mensch noch in Assembler programmierte. Der Umweg vom hochsprachlichen Programm (z.b. in Pascal) über komplexe Befehle und das Mikroprogramm aus einfachsten, direkt in Hardware implementierten Befehlen wird bei RISC - Architekturen vermieden. 3. Rechnerarchitektur 3-28