2.5. Mikrocontroller-Komponenten
|
|
- Nicolas Hafner
- vor 7 Jahren
- Abrufe
Transkript
1 2.5.3 Zeitgeberbasierte Einheiten Wichtig für Echtzeitanwendungen Basis für viele Mikrocontroller-Komponenten Zähler und Zeitgeber (Counter and Timer) Grundaufgaben: Zählen von Ereignissen Messen von Zeiten Wecken Erzeugung von Impulsfolgen 1
2 Prinzipieller Aufbau: Datenbus 2.5. Mikrocontroller-Komponenten Startwertregister interner Takt Unterbrechung Zähler (+/-) Steuerung Takt und Ausgang 1:n externer Takt/ Ereignisse Freigabe Ausgang Zählerstandsregister 2
3 Funktionsweisen 2.5. Mikrocontroller-Komponenten Zählen von Ereignissen Externer Takt = zu zählende Ereignisse... Freigabe... Zählerstand Z 3
4 Messen von Zeiten 2.5. Mikrocontroller-Komponenten Interner oder externer Takt, z.b. 1MHz Freigabe = zeitlich zu vermessendes Signal Zählerstand Z-1 Z T Verschnitt Verschnitt T = Zählerstand Taktzykluszeit 4
5 Erzeugen einmaliger Impulse, einmaliges Wecken Interner oder externer Takt, z.b. 1MHz... Freigabe... Zählerstand Z Z Ausgabe (a) Ausgabe (b) Unterbrechung (c) T Wecken T = (Startwert + 1) Taktzykluszeit. 5
6 Erzeugen mehrmaliger Impulse, mehrmaliges Wecken Interner oder externer Takt, z.b. 1MHz Freigabe Zählerstand Z Z Z Z Z Ausgabe (a) Ausgabe (b) Unterbrechung (c) T T 6
7 Enthält ein Mikrocontroller mehr als einen Zähler und Zeitgeber, so spricht man von Zähler- und Zeitgeberkanälen Eine Reihe von Anwendungen erfordern mehr als einen solchen Kanal Beispiel: Quadratur-Decodierung 7
8 Quadratur-Decodierung: Drehrichtungs-Erkennung mit Codierscheibe L2 L1 Drehrichtung rechts: L2 wird immer kurz vor L1 aktiv Drehrichtung links: L1 wird immer kurz vor L2 aktiv L1 L2 Rechtsdrehung Linksdrehung 8
9 Capture- und Compare-Einheit Einfangen und Vergleichen von Zählerständen Datenbus eingefangener Wert Zähler Vergleichswert Zähler-Wert einfangen (externes oder internes Signal) Capture-Register Compare-Register Zähler hat Vergleichswert erreicht (Unterbrechung, externes Signal) 9
10 Einfache Hardware, vielfältige Anwendungen, z.b.: Periodisches Wecken Zähler arbeitet mit Takt konstanter Frequenz F Takt Bei Erreichen des im Compare-Register gespeicherten Wert => Wecksignal Zeitmessung Zähler arbeitet mit Takt konstanter Frequenz F Takt Das zu vermessende Signal fängt den Zählerstand ein Zwei aufeinanderfolgende Zählerstände kennzeichnen die Zeit T Signal = Z n Z n-1 / F Takt 10
11 Frequenzmessung 2.5. Mikrocontroller-Komponenten Das zu vermessende Signal bildet den Zählertakt Zählerstand wird durch einen Takt konstanter Frequenz F Takt eingefangen Zwei aufeinanderfolgende Zählerstände kennzeichnen die Frequenz des Signals F Signal = Z n Z n-1 F Takt Bei viele Anwendungen kann der Zähler mit konstanter Frequenz betrieben werden => weitere Vereinfachung der Hardware durch: freilaufenden Zähler (Free Running Counter) 11
12 Pulsweitenmodulator Erzeugung eines Signals konstanter Periode, aber variablem Tastverhältnis t ges t PWM t PWM 12
13 Realisierung: Datenbus Startwert (Tastverhältnis) f CLK Abwärtszähler Nulldurchgang S R FF Q PWM einstellbarer Frequenzteiler f CLK /2 8 f CLK /2 10 f CLK /2 12 f CLK /2 16 geteilte Frequenz 13
14 Funtionsweise: 2.5. Mikrocontroller-Komponenten z.b. mit f CLK / 2 8 : f CLK... f CLK /2 8 PWM Startwert f CLK 2 8 f CLK 14
15 Anwendungen: 2.5. Mikrocontroller-Komponenten Leistungssteuerung, z.b. für einen Elektromotor P Motor = ((t ges - t PWM ) / t ges ) P max Mit Zusatzbeschaltung Primitiver DA-Wandler (diese Wandlungsrichtung ist in Mikrocontrollern seltener vorhanden) R PWM-Signal C näherungsweise konstantes Ausgangssignal, Spannung Tastverhältnis = R C 15
16 DC-Motor Encoder Mikrocontroller Drehzahlmessung mit Capture-Einheit Beispiel: Drehzahlregelung durch einen Mikrocontroller mit Capture und Compare sowie PWM Drehzahl-Impulse Referenztakt f CLK PWM Zähler Capture-Reg. Drehzahlsteuerung mit PWM-Einheit Startwert Abwärtszähler einstellbarer Frequenzteiler S R FF Q Regelalgorithmen Prozessorkern Speicher (Programm/ Daten) 16
17 Watchdog-Einheit Regelmäßige Lebenszeichen vom Prozessorkern, sonst Reset Adressbus AS MIO RW Adressdecoder Select = Zähler auf Startwert setzen T = Startwert Zykluszeit Referenztakt Rücksetzen Nulldurchgang Watchdog-Zähler Referenztakt vom/zum Prozessorkern Startwert Datenbus 17
18 Echtzeit-Ein-/Ausgabeeinheiten (Real-Time Ports) Problem: wird der Zeitpunkt einer Ein- oder Ausgabe durch die Software gesteuert => Software-Jitter durch Unregelmäßigkeiten im Programmablauf (z.b. Unterbrechungen, Bedingungen,...) Beispiel: Jitter-behaftetes Ausgabesignal D1 D2 D3 D4 D5 D6 18
19 Abhilfe: Steuerung der Ein-/Ausgabe durch einen Zeitgeber => Echtzeit-EA Zeitgeber Datenübernahme durch Zeitgeberimpulse Ausgabedaten Pufferregister vom/zum Prozessorkern Adressdecoder Datenübernahme durch Registerauswahl Ausgaberegister Datenbus Adressbus 19
20 Funktionsweise: 2.5. Mikrocontroller-Komponenten Zeitgeberimpulse a) Ausgaberegister, Ausgabesignal mit Jitter D1 D2 D3 D4 D5 D6 b) Pufferregister, Ausgabesignal ohne Jitter D1 D2 D3 D4 D5 D6 Software-Jitter < halbe Taktperiode => jitter-freies Ausgangssignal 20
21 2.5.4 Speicher Zur Reduktion der Anzahl externer Komponenten enthalten viele Mikrocontroller eine begrenzte Menge Speicher Flüchtiger Schreib-/Lesespeicher zur Speicherung von Daten Nichtflüchtiger Festwertspeicher zur Speicherung von Programmen und Konstanten Kleinere Anwendungen können dann vollständig mit dem integrierten Speicher realisiert werden 21
22 Anbindung an den Adressraum des Prozessorkerns: Adressdecoder Adressbus AS MIO RW Adressdecoder (interprtiert MIO in umgekehrter Weise wie der Adressdekoder für Ein-/Ausgabeeinheiten) Select 1 Select 2 Datenbus Prozessorkern Schreib- /Lesespeicher Festwertspeicher 22
23 Adressraum des Mikrocontrollers Speicher-Adressraum 0 Festwertspeicher Schreib- /Lesespeicher max. Speicheradresse EA (bei gem. Addressierung 23
24 Auswahl der Speicherzellen innerhalb des Speichers Prozessorkern Adressbus 0.. n-1 m.. n-1 AS MIO Adressdecoder (interprtiert MIO in umgekehrter Weise wie der Adressdekoder für Ein-/Ausgabeeinheiten) Select 1 Select 2 2 m Speicherzellen... interner Adressdecoder 0.. m-1 Als lineare Liste sehr leitungsintensiv (2 m Auswahlleitungen) 24
25 Daher besser interne Organisation in Form einer Matrix 2 m/2 Leitungen (Wortleitungen) m-bit Adresse m/2-bit Zeilenadresse Zeilenadress decoder 2 m Speicherzellen quadratische Speichermatrix 2 m/2 Leitungen (Bitleitungen) Select Spaltenadressdecoder, Spaltenauswahl Daten m/2-bit Spaltenadresse Minimale Leitungsanzahl bei quadratischer Matrix 25
26 Festwertspeicher 2.5. Mikrocontroller-Komponenten Maskenprogrammiert (ROM, Read Only Memory) Inhalt einer Speicherzelle wird bereits durch die Herstellungsmaske des Chips festgelegt (z.b. durch Verbinden oder Nichtverbinden eines Kreuzungspunktes der Zeilen- und Spaltenauswahlleitungen durch einen Transistor) => Mikrocontroller in Großserienanwendungen Benutzerprogrammiert (PROM, Programmable Read Only Memory) Benutzer kann den Inhalt einer Speichrzelle einmal ändern, z.b. durch Zerstörung eines Transistors im Kreuzungspunkt => Mikrocontroller in Kleinserienanwendungen 26
27 Festwertspeicher 2.5. Mikrocontroller-Komponenten UV-löschbar (EPROM, Erasable Programmable Read Only Memory) Inhalt einer Speicherzelle kann programmiert und durch UV-Licht wieder gelöscht werden (z.b. durch Verbinden oder Nichtverbinden eines Kreuzungspunktes durch FAMOS-Transistor) => Mikrocontroller in Prototypen- und Kleinserienanwendungen Variante ohne Quarzglasfenster: OTROM (One Time Programmable ROM) Billigeres Gehäuse, speziell für Kleinserien 27
28 Festwertspeicher 2.5. Mikrocontroller-Komponenten Elektrisch löschbar (FlashRAM, EEPROM, Electrically Erasable Programmable Read Only Memory) Inhalt einer Speicherzelle kann programmiert und elektrisch wieder gelöscht werden (z.b. durch Verbinden oder Nichtverbinden eines Kreuzungspunktes durch FLOTOX- oder ETOX- Transistor) - FlashRAM kann nur blockweise gelöscht werden - EEPROM kann einzelzellenweise gelöscht werden => Mikrocontrolleranwendungen mit der Möglichkeit zum Software-Update, Speichern von Konfigurationsdaten 28
29 Schreiblesespeicher statischer Speicher Inhalt der Speicherzelle wird durch ein Flipflop realisiert (schnelle, aber aufwändige Speicherzelle) dynamischer Speicher Inhalt der Speicherzelle wird durch einen Kondensator realisiert (einfache Speicherzelle, langsamer, periodischer Refresh erforderlich) 29
30 Schreiblesespeicher In Mikrocontrollern wird ausschließlich statischer Speicher integriert. Gründe: kleine Speichergrößen, dynamischer Speicher nicht erforderlich Refresh-Logik entfällt statischer Speicher läßt sich einfacher durch eine Batterie puffern (Quasi-Festwertspeicher) durch Reduktion der Versorgungsspannung läßt sich bei statischen Speichern ein energiesparender Ruhebetrieb realisieren 30
31 2.5.5 Unterbrechungssteuerung Wichtig für Echtzeitanwendungen, schnelle und flexible Reaktion auf Ereignisse 1. Unterbrechung (Interrupt) des aktuellen Programmablaufs 2. Sichern des Zustandes des Prozessorkerns 3. Unterbrechungsbehandlung (Interrupt Service Routine) 4. Wiederherstellen des Zustandes des Prozessorkerns 5. Fortsetzen des unterbrochenen Programmablaufs 31
32 Unterbrechungsanforderung laufendes Programm Unterbrechungsbehandlung Retten des Prozessorkernstatus auf den Keller Wiederherstellen des Prozessorkernstatus vom Keller Ende der Unterbrechungsbehandlung 32
33 Unterschiede zum Unterprogrammaufruf eine Unterbrechung wird von einem Ereignis ausgelöst, ein Unterprogrammaufruf durch das Programm Unterbrechungen treten völlig asynchron auf => meist umfangreicheres Sichern des Prozessorkernstatus erforderlich die Startadresse ist bei Unterprogrammaufrufen im Programm gegeben, bei Unterbrechungen muß sie aus dem Ereignis heraus ermittelt werden Die Unterbrechungssteuerung koordiniert der Ablauf einer Unterbrechung => Bindeglied zwischen Prozessorkern und Ereignis 33
34 Unterbrechungsquellen: Unterbrechung durch interne Komponente (internal HW Interrupt) z.b. ausgelöst durch eine der bereits besprochenen Mikrocontroller-Komponenten (EA-Schnittstellen, Zähler, Zeitgeber,...) Unterbrechung durch externe Komponente (external HW Interrupt) sog. Interrupt-Eingänge des Mikrocontrollers ermöglichen auch externen Komponenten einen Unterbrechungswunsch 34
35 Unterbrechungsquellen: Ausnahmesituation im Prozessorkern (Exception, Trap) Behandlung außergewöhnlicher Fehlersituationen, z.b. ungültiger Befehlscode, Division durch 0, Seitenfehler,... Unterbrechung durch das laufende Programm (SW Interrupt) häufig genutzt, um Betriebssystemfunktionen aufzrufen und auszuführen 35
36 Ermittlung der Startadresse der Unterbrechungsbehandlung: Vektor-Interrupt externer Vektor (z.b.von externer Komponente) Unterbrechungssteuerung im Prozessorkern x 4 + Vektorbasis- Register interner Vektor (z.b. von interner Komponente oder Ausnahmesituation) Vektor- Adresse Arbeitsspeicher Interrupt- Vektortabelle Startadr. Vektor 0 Startadr. Vektor 1 Startadr. Vektor 2... Startadr. Vektor 255 Interrupt-Service- Routine für Vektor 0 z.b. Vektor = 3 ==> 3. Eintrag in Vektortabelle Interrupt-Service- Routine für Vektor n ==> Startadresse der Interrupt-Service-Routine: (Vektor-Basisadresse + 3 x 4) 36
37 Die Zuordnung von Vektor und Komponente kann variabel oder fest sein. Bei einfachen Mikrocontrollern findet man meist eine feste Zuordnung Zur gleichzeitigen Behandlung mehrere Unterbrechungen: Vergabe von Prioritäten Auch hier ist eine variable oder eine feste Zuordnung möglich Zusätzlich: Unterbrechungen können maskiert werden. In diesem Fall werden Anforderungen der zugehörigen Quelle ignoriert 37
38 Beispiel: Interruptvektortabelle mit fester Zuordnung von Quelle, Vektor und Priorität Unterbrechungsquelle Vektor Priorität Typ Parallele Ein-/Ausgabe 1 0 nieder interner Hardware-Interrupt Parallele Ein-/Ausgabe 2 1 Serielle Ein-/Ausgabe 2 Analog/Digitalwandler 1 3 Analog/Digitalwandler 2 4 Analog/Digitalwandler 3 5 Zeitgeber 1 6 Zeitgeber 2 7 Capture & Compare 8 Externer Interrupt-Eingang 1 9 externer Hardware-Interrupt Externer Interrupt-Eingang 2 10 Externer Interrupt-Eingang Break 200 Software-Interrupt... Unbekannter Befehlscode 253 Exception Division durch Reset 255 hoch 38
39 Variable Zuordnung erlaubt eine größere Flexibilität, insbesondere bei einer höheren Anzahl externer Unterbrechungsquellen. Bei fester Zuordnung benötigt jede externe Quelle einen eigenen Unterbrechungseingang oder die Unterbrechungsbehandlung muss durch Abfrage der Komponenten die Quelle herausfinden Bei variabler Zuordnung können sich mehrere Quellen einen Eingang teilen, die Identifikation und die Prioritätenvergabe erfolgt über den Vektor Aber: größerer Hardwareaufwand wird erforderlich (Interrupt- Controller) 39
40 Externe Steuerung mit variablem Vektor und zentraler Prioritätenund Vektorvergabe Externe Komponente 1 externer Datenbus Externe Komponente 2 Interrupt Acknowledge P0 P1 Unterbrechungsanforderungen Pn externe Prioritätensteuerung externer Interrupt Mikrocontroller Externe Komponente n 40
41 Ablauf: Externe Unterbrechungsanforderung höchster Priorität Externer Interrupteingang am Mikrocontroller Interrupt Acknowledge Datenbus Vektor 41
42 1 Dezentrale Prioritäten- und Vektorvergabe (Daisy Chain) IEI Externe Komponente 1 IEO IEI Externe Komponente 2 Mikrocontroller Unterbrechungsanforderungen... 1 externer Interrupt Datenbus IEO... Interrupt Acknowledge IEI Externe Komponente n IEO IEI: Interrupt Enable In IEO: Interrupt Enable Out 42
43 Die Reaktionszeit auf Unterbrechungen ist eine wichtige Größe bei Echtzeitanwendungen. Das Sichern des Prozessorkernstatus kann einige Zeit in Anspruch nehmen (wenn viele Register gesichert werden müssen) Einige Mikrocontroller verfügen daher über mehrfache Registersätze zur Verbesserung dieser Reaktionszeit Der Status des Prozessorkerns muss dann nicht mehr gesichert werden. Es wird einfach auf einen neuen Registersatz gewechselt. => schneller Kontextwechsel 43
44 Mehrfache Registersätze: Registersatz n... Registersatz 3 Registersatz 2 Registersatz 1 Struktur eines Registersatzes Inhalt des Programmzähler Inhalt des Programmstatuswort Daten-/Adressregister 1 Daten-/Adressregister 2... Daten-/Adressregister m 44
45 Prozessorkerne mit mehrfachen Registersätzen: Vorstufe zu mehrfädigen Prozessorkernen Mehrfache Registersätze: jeder Registersatz enthält einen Speicherplatz für PC und PSW PC und PSW sind aber nur einmal vorhanden => mehrere Kontexte können gespeichert werden Mehrfädiger Prozessorkern: mehrfach vorhandene PCs und PSWs meist Befehle mehrerer Kontexte gleichzeitig in der Pipeline => mit mehreren Kontexten kann gearbeitet werden 45
46 laufender Faden Ereignisbehandlung auf mehrfädigen Ereignis 1 Prozessoren durch Interrupt Service Threads Ereignis 2 Faden zur Behandlung von Ereignis 1 Faden zur Behandlung von Ereignis 2 46
Fachbereich Medienproduktion
Fachbereich Medienproduktion Herzlich willkommen zur Vorlesung im Studienfach: Grundlagen der Informatik Themenübersicht Rechnertechnik und IT Sicherheit Grundlagen der Rechnertechnik Prozessorarchitekturen
MehrMikroprozessortechnik Grundlagen 1
Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega28 Progammierung in C - Vergleich C und C++ - Anatomie eines µc-programmes
Mehr2.5. Mikrocontroller-Komponenten
2.5.6 DMA Für besonders schnellen Datentransfer können leistungsfähige Mikrocontroller Daten ohne Beteiligung des Prozessorkerns transportieren: DMA (Direct Memory Access) Ein DMA-Datentransfer kann stattfinden
MehrRO-Tutorien 3 / 6 / 12
RO-Tutorien 3 / 6 / 12 Tutorien zur Vorlesung Rechnerorganisation Christian A. Mandery WOCHE 10 AM 01./02.07.2013 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft
MehrSpeicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM
Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM RAMs (Random Access Memory) - Schreib-Lese-Speicher RAMs sind Speicher mit der Aufgabe, binäre Daten für eine bestimmte Zeit zu speichern. Diese
MehrHalbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1
Halbleiterspeicher 30.09.2008 Michael Kuhfahl 1 Gliederung I. FF als Speicher (1 Bit) II. Register als Speicher (n Bit) III. Anordnung der Speicherzellen IV. SRAM V. DRAM VI. ROM VII. PROM VIII. EPROM
MehrHalbleiterspeicher. Halbleiterspeicher
Halbleiterspeicher Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin Halbleiterspeicher RAM Random Access Memory Schreib-Lese-Speicher SRAM statischer RAM DRAM dynamischer RAM Liers - PEG-Vorlesung
MehrInhaltsverzeichnis 1 Grundlagen Grundlegende Prozessortechniken...16
Inhaltsverzeichnis 1 Grundlagen...1 1.1 Mikroprozessoren, Mikrocontroller, Signalprozessoren und SoC...1 1.2 PC-Systeme...3 1.3 Eingebettete und ubiquitäre Systeme...5 1.4 Leistungsmessung und Leistungsvergleich...11
MehrBesprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung
Themen heute Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung Besprechung des 7. Übungsblattes Aufgabe 4a Der eigentliche Sprung erfolgt in der MEM-Phase (4. Pipeline-Stufe),
Mehr5 Zusammengesetzte und reguläre Schaltungsstrukturen
5 Zusammengesetzte und reguläre Schaltungsstrukturen regelmäßig aufgebaute (reguläre) Schaltungsstrukturen implementieren jeweils eine größere Zahl an Gatterfunktionen wichtigste Vertreter: Speicher, programmierbare
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
MehrMikrocomputertechnik. 6. Exceptionhandling ( Ausnahmebearbeitung)
6. Exceptionhandling ( Ausnahmebearbeitung) Exception: Exception ist eine besondere Situation, auf die der Prozessor mit einem speziellen Programm (Exceptionroutine) reagieren muss. Das gerade ablaufende
MehrRechnerstrukturen Winter SPEICHER UND CACHE. (c) Peter Sturm, University of Trier 1
9. SPEICHER UND CACHE (c) Peter Sturm, University of Trier 1 Inhalt Grundlagen Speichertypen RAM / ROM Dynamisches RAM Cache- Speicher Voll AssoziaNv n- Wege AssoziaNv Direct Mapping Beispiel: 8 Bit- Register
MehrEinführung in die Welt der Microcontroller
Übersicht Microcontroller Schaltungen Sonstiges Einführung in die Welt der Microcontroller Übersicht Microcontroller Schaltungen Sonstiges Inhaltsverzeichnis 1 Übersicht Möglichkeiten Einsatz 2 Microcontroller
MehrKonzepte von Betriebssystem- Komponenten Ausnahme- / Unterbrechungsbehandlung
Konzepte von Betriebssystem- Komponenten Ausnahme- / Unterbrechungsbehandlung Sommersemester 2005 Uni Erlangen Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebsysteme Tarek Gasmi Tarek.Gasmi@informatik.stud.uni-erlangen.de
MehrFPGA vs. Mikrocontroller. Agenda
FPGA vs. Mikrocontroller Name: Jan Becker Matrikelnummer: 546508 Agenda - Kurzvorstellung eines FPGAs - Komponenten eines FPGAs - Programmierung eines FPGAs - Kurzvorstellung eines Mikrocontrollers - Komponenten
MehrE Mikrocontroller-Programmierung
E Mikrocontroller-Programmierung E Mikrocontroller-Programmierung E.1 Überblick Mikrocontroller-Umgebung Prozessor am Beispiel AVR-Mikrocontroller Speicher Peripherie Programmausführung Programm laden
MehrMikroController und Mikroprozessoren
Uwe Brinkschulte Theo Ungerer MikroController und Mikroprozessoren Mit 205 Abbildungen und 39 Tabellen Springer Inhaltsverzeichnis 1 Grundlagen 1 1.1 Mikroprozessoren, MikroController, Signalprozessoren
MehrRam/Rom/EPRom WIRTSCHAFTSINGENIEURSWESEN. Ausbildungsschwerpunkte: BETRIEBSMANAGEMENT LOGISTIK. Xaver Schweitzer. Jahr: 2011/12
Name: Klasse: Xaver Schweitzer 1BHWI Jahr: 2011/12 Ram/Rom/EPRom Abb. 1 Abb. 2 Abb. 3 Ram Rom EPRom 22.09.2011 1 von 10 Inhaltsverzeichnis INHALTSVERZEICHNIS... 2 EINLEITUNG... 3 RAM... 4 SRAM - Static
MehrElektronischer Speicher
Halbleiterspeicher Halbleiterspeicher dient der zeitlich begrenzten oder unbegrenzten Aufbewahrung von Daten, Zuständen und Programmen in Form von digitalen Signalen. Der Begriff resultiert aus dem Grundwerkstoff
MehrB Hauptspeicher und Cache
und Cache 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher 7. Cache 1 und Cache Einordnung in das Schichtenmodell:
MehrB Hauptspeicher und Cache
und Cache und Cache Einordnung in das Schichtenmodell: 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher
MehrDigitaltechnik II SS 2007
Digitaltechnik II SS 27 7. Vorlesung Klaus Kasper Inhalt Register Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM ROM Programmierbare ROM Realisierung digitaler Systeme Digitaltechnik 2 2 Digitaltechnik
MehrF Programmierbare Logikbausteine
1 Einordnung Ebene 6 Problemorientierte Sprache Ebene 5 Assemblersprache F Programmierbare Logikbausteine Ebene 4 Ebene 3 Ebene 2 Ebene 1 Betriebssystem ISA (Instruction Set Architecture) Mikroarchitektur
MehrSpeicher (1) zur Realisierung eines Rechnerspeichers benötigt man eine Materie mit physikalischen Eigenschaften, die
Speicher (1) Definition: Speichern ist die kurz- oder langfristige Änderung einer oder mehrerer physikalischer Eigenschaften einer Materie durch ein externes Ereignis. zur Realisierung eines Rechnerspeichers
Mehr8. SPS Komponenten: Beschreibung der Hardware-Komponenten einer SPS samt deren Eigenschaften
8. SPS Komponenten: Beschreibung der Hardware-Komponenten einer SPS samt deren Eigenschaften Automatisierungsgerät: Zentralbaugruppe mit Prozessor Kommunikationsbaugruppe (Feldbusanschaltung) Bussysteme
MehrMikrocontroller und Mikroprozessoren
Uwe Brinkschulte Theo Ungerer Mikrocontroller und Mikroprozessoren 3. Auflage 4y Springer Inhaltsverzeichnis Vorwort Vorwort zur 2. Auflage Vorwort zur 3. Auflage Inhaltsverzeichnis VII IX XI XIII 1 Grundlagen
MehrInhaltsverzeichnis. Vorwort...VII. Vorwort zur 2. Auflage... IX. Inhaltsverzeichnis... XI
Vorwort...VII Vorwort zur 2. Auflage... IX Inhaltsverzeichnis... XI 1 Grundlagen...1 1.1 Mikroprozessoren, Mikrocontroller, Signalprozessoren und SoC...1 1.2 PC-Systeme...3 1.3 Eingebettete und ubiquitäre
MehrRechnerstrukturen. 5. Speicher. Inhalt. Vorlesung Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1.
Rechnerstrukturen 5. Speicher 5.1 Motivation Speichertypen RAM / ROM Dynamisches RAM Inhalt Cache-Speicher Voll Assoziativ n-wege Assoziativ Direct Mapping 5.2 (c) Peter Sturm, Universität Trier 1 Der
MehrE Hauptspeicher und Cache
und Cache 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher 7. Cache 1 und Cache Einordnung in das Schichtenmodell:
MehrE Hauptspeicher und Cache
und Cache und Cache Einordnung in das Schichtenmodell: 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher
MehrDigitaltechnik II SS 2007
Digitaltechnik II SS 27 6. Vorlesung Klaus Kasper Inhalt Asynchroner Zähler Synchroner Zähler Schaltungsanalyse Register Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM Digitaltechnik 2 2 Frequenzteiler
MehrKap.2 Befehlsschnittstelle. Prozessoren, externe Sicht
Kap.2 Befehlsschnittstelle Prozessoren, externe Sicht 2.1 elementare Datentypen, Operationen 2.2 logische Speicherorganisation 2.3 Maschinenbefehlssatz 2.4 Klassifikation von Befehlssätzen 2.5 Ausnahmesituationen
MehrTutorium Rechnerorganisation
Woche 9 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
MehrÜbung "Struktur von Mikrorechnern" (CBS)
6 Funktion und Anwendung von Timern 6.1 Allgemeiner Überblick 6.2 Vorteiler 6.3 Betriebsmodi 6.3.1 Normalisierte CPU-Zeit 6.3.2 Normalisierter Zeit-Ausgang 6.3.3 Puls-Weiten-Modulations-Ausgang (PWM) 6.3.4
MehrModul 304: Personalcomputer in Betrieb nehmen Thema: Speicher. Speicher / Memory V 1.0. Technische Berufsschule Zürich IT Seite 1
Speicher / Memory V 1.0 Technische Berufsschule Zürich IT Seite 1 Einleitung: Der Speicher (engl. Memory) ist eine Kernfunktion in einem Rechner. Programme und Daten werden in Speichern abgelegt. Man spricht
MehrTeil VIII Von Neumann Rechner 1
Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only
MehrArithmetische und Logische Einheit (ALU)
Arithmetische und Logische Einheit (ALU) Enthält Blöcke für logische und arithmetische Operationen. n Bit Worte werden mit n hintereinander geschalteten 1 Bit ALUs bearbeitet. Steuerleitungen bestimmen
MehrF Programmierbare Logikbausteine
1 Einordnung Ebene 6 Problemorientierte Sprache Ebene 5 Assemblersprache F Programmierbare Logikbausteine Ebene 4 Ebene 3 Ebene 2 Ebene 1 Betriebssystem ISA (Instruction Set Architecture) Mikroarchitektur
MehrInterruptverarbeitung
Interruptverarbeitung Ein Interruptaufruf unterbricht die gerade ablaufende Befehlsfolge in der Weise, daß nach Beendigung des laufenden Befehls nicht der nächste Befehl des Hauptprogramms ausgeführt,
Mehr2. Halbleiterspeicher
2. Halbleiterspeicher Speicher mit wahlfreiem Zugriff (Random Access Memory): Zu jeder Speicherstelle kann gleich schnell zugegriffen werden. Matrixförmige Anordnung von 1Bit Speicherzellen, jede Speicherzelle
MehrF. Technologische Grundlagen
F. Technologische Grundlagen F.1. Einordnung Bisher: - wenige Schaltkreise pro Chip, - feste Verdrahtung. Nun: - Generischer Schaltkreis, - Löschen & programmieren, - Umfangreiche Funktionalität, - Einstellbare
MehrMikrocomputertechnik
Bernd-Dieter Schaaf Mikrocomputertechnik Mit MikroControllern der Familie 8051 unter Mitarbeit von Stephan Böcker 5., aktualisierte Auflage mit zahlreichen Bildern, Beispielen und Übungen HANSER 1 Der
MehrIn diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden.
Spezielle Schaltwerke In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden. Das Register Das Register oder der
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
Mehr16-Bit PCA Timer/Counter
4.5.1 Programmable Counter Array (PCA) Das Programmable Counter Array besteht aus fünf PCA-Modulen, die einen gemeinsamen 16- Bit Timer/Counter als Zeitbasis verwenden. ECI: Externer Clock-Eingang für
MehrSoftware ubiquitärer Systeme
Software ubiquitärer Systeme Übung 2: Speicherarchitekturen in Mikrocontrollern und AOStuBS Christoph Borchert Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund http://ess.cs.uni-dortmund.de/~chb/
MehrMikrocomputertechnik
Mikrocomputertechnik Aktuelle Controller 8051: Funktionsweise, äußere Beschaltung und Programmierung von Bernd-Dieter Schaaf, Stephan Böcker 6., aktualisierte und erweiterte Auflage Hanser München 2012
MehrElektrizitätslehre und Elektronik. Halbleiterspeicher
1/5 Halbleiterspeicher Ein Halbleiterspeicher ist ein Datenspeicher, der aus einem Halbleiter besteht, in dem mittels der Halbleitertechnologie integrierte Schaltkreise realisiert werden. Die Daten werden
MehrCPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse
Kapitel 11 Rechnerarchitektur 11.1 Der von-neumann-rechner Wir haben uns bisher mehr auf die logischen Bausteine konzentriert. Wir geben jetzt ein Rechnermodell an, das der physikalischen Wirklichkeit
MehrMikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen
Mikroprozessoren Grundlagen Aufbau, Blockschaltbild Grundlegende Datentypen AVR-Controller Anatomie Befehlssatz Assembler Speicherzugriff Adressierungsarten Kontrollstrukturen Stack Input / Output (I/O)
MehrMikrocomputertechnik. Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 -
Mikrocomputertechnik Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 - Mikroprozessor-Achritekturen Folie 2 Mikroprozessor-Achritekturen Klassifizierung anhand Wortbreite CPU-Architektur und Busleitungen
MehrATmega169 Chip: Pin-Layout
ATmega169 Chip: Pin-Layout Die logische Schnittstelle der Funktionseinheit MCU (Microcontroller Unit) entspricht der physikalischen Schnittstelle der Baueinheit (Chip). Für die Maschinenbefehle sind nur
MehrMikroController und Mikroprozessoren
Uwe Brinkschulte Theo Ungerer MikroController und Mikroprozessoren 2. überarbeitete Auflage Mit 212 Abbildungen und 41 Tabellen Springer Inhaltsverzeichnis Vorwort Vorwort zur 2. Auflage Inhaltsverzeichnis
MehrMikrocomputertechnik
Mikrocomputertechnik Mit Mikrocontrollern der Familie 8051 von Bernd-Dieter Schaaf 5., aktualisierte Auflage Hanser München 2010 Verlag C.H. Beck im Internet: www.beck.de ISBN 978 3 446 41761 8 Zu Leseprobe
MehrEINGEBETTETE SYSTEME Vorlesungen WS2005
EINGEBETTETE SYSTEME Vorlesungen WS2005 1 Mikrocontroller- Komponenten 2 Entwurf eingebetteter Systeme 3 Mikrocontroller-Komponenten Prozessorkern: prinzipiell kein Unterschied zum Kern eines Mikroprozessors
Mehr12 Eingänge, 4 Ausgänge, opto-entkoppelt
Digital-I/O-Modul M-AX-16 Digital I/O-Modul M-AX-16 mit Gate Array 12 Eingänge, 4 Ausgänge, opto-entkoppelt Hardware Das Modul hat 12, durch galvanisch getrennte, digitale Eingänge. Die Eingänge können
MehrMikrocomputertechnik
Mikrocomputertechnik Bernd-Dieter Schaaf Mit Mikrocontrollern der Familie 8051 ISBN 3-446-40017-6 Inhaltsverzeichnis Weitere Informationen oder Bestellungen unter http://www.hanser.de/3-446-40017-6 sowie
MehrWS 2016/17 Viel Erfolg!!
Hochschule München FK03 Zugelassene Hilfsmittel: alle eigenen, Taschenrechner Komponenten & Programmierung von Automatisierungssystemen Matr.-Nr.: Name, Vorname: Hörsaal: Unterschrift: Seite 1 von 11 Prof.
MehrEingebettete Systeme 2. Übungsblatt Lösungsvorschlag
Institut für Informatik Lehrstuhl für Eingebettete Systeme Prof. Dr. Uwe Brinkschulte Mathias Pacher Eingebettete Systeme 2. Übungsblatt Lösungsvorschlag 1. Aufgabe (Mikrocontroller) Ein Mikrocontroller
MehrKapitel 18. Externe Komponenten
Kapitel 18 Externe Komponenten 31.05.11 K.Kraft E:\MCT_Vorlesung\MCT2011\Externe_31\Externe.odt 18-1 Anschluss von externen Komponenten Einfachste Art : Direkt an einem Port Beispiel Ausgabe : 7-Strich
MehrTechnische Grundlagen der Informatik
Technische Grundlagen der Informatik WS 2008/2009 13. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Wiederholung Register Multiplexer Demultiplexer Halbleiterspeicher Statisches
MehrHauptspeicher H.1.1 Einordnung Organisation und Verhalten von Hauptspeichermodulen. Caches und assoziative Speicherung. Höhere Informatik :
H. Hauptspeicher H.. Einordnung Organisation und Verhalten von Hauptspeichermodulen. Caches und assoziative Speicherung. Höhere Informatik : Hierarchische Datenspeicherung. - Programmierung, Datenbanken,
MehrAm Beispiel der SHARC-DSPs Jan Kiene
Besonderheiten von DSP-Architekturen Am Beispiel der SHARC-DSPs Jan Kiene Inhalt Digitale Signalverarbeitung (kurze Wdh) Anforderungen an DSPs Besonderheiten von DSP-Architekturen Die SHARC-DSPs von Analog
MehrMikrocontroller und Mikroprozessoren
examen.press Mikrocontroller und Mikroprozessoren Bearbeitet von Theo Ungerer 3. Aufl. 2010. Taschenbuch. XVII, 470 S. Paperback ISBN 978 3 642 05397 9 Format (B x L): 15,5 x 23,5 cm Gewicht: 719 g Weitere
MehrErweiterung von Adressraum und Bit Tiefe
Erweiterung von Adressraum und Bit Tiefe Erweiterung des vorigen Beispiels ist offensichtlich: Vergrößerung des Adressraums (in der Größenordnung 2 n ): Füge eine Adressleitung hinzu und verdoppele die
Mehra. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF
ITS Teil 2: Rechnerarchitektur 1. Grundschaltungen der Digitaltechnik a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF b. Zähler (Bsp. 4-Bit Zähler) - Eingang count wird zum Aktivieren
MehrMikrocomputertechnik mit dem Controller C167
Mikrocomputertechnik mit dem Controller C167 Programmierung in Assembler undc Schaltungen und Anwendungen von Prof. Dipl.-Ing. Günter Schmitt Oldenbourg Verlag München Wien Inhaltsverzeichnis Vorwort 9
MehrDatentechnik. Prinzipieller Aufbau eines Schnittstellenbausteins
Prinzipieller Aufbau eines Schnittstellenbausteins DB /CS A0-Ai R/W Reset Takt Int IntAck zum µp Datenbus Puffer Steuerung Interruptsteuerung & IF Statusregister IE Steuerregister Befehlsregister Datenregister
MehrTimer. Funktionsprinzip
Timer Funktionsprinzip 8-Bit-Timer des ATmega28 Beispiel Timer im Polling- und Interrupt-Betrieb Funktionsprinzip Timer ist ein in Hardware realisierter i Zähler ändert seinen Zählerstand mit einer vorgegebenen
MehrRainbow-OS Architekturseminar Thema: Interrupt-Controller
Rainbow-OS Architekturseminar Thema: Interrupt-Controller Überblick 1. Einführung 2. Wichtige Begriffe 2.1 Interrupt Request 2.2 Interrupt Vektor 2.3 Interrupt Service Routine 3. Interrupts im Einzelnen
MehrDigitale Speicher I. Tabelle 1: Hexadezimales Zahlensystem
Digitale Speicher I Vorbesprechung Was ist ein Speicherbaustein? Ein Speicherbaustein ist ein elektronisches Bauteil in dem ein Programm oder Daten bzw. auch beides gespeichert werden können. Ein Programm
Mehr5. Beispiele verschiedener Mikrocontroller
5.1 MC68HC11E - ein einfacher Mikrocontroller 8-Bit-Mikrocontroller Mitglied der MC68HC11-Familie Der MC68HC11E zeichnet sich durch besonders flexible und umfangreiche EA sowie Zähler und Zeitgeber aus
MehrComputer-Systeme. Teil 3: Das Boxmodell von Variablen
Computer-Systeme Teil 3: Das Boxmodell von Variablen Computer-Systeme WS 12/13 - Teil 3/Boxmodell 26.10.2012 1 Literatur [3-1] [3-2] [3-3] [3-4] [3-5] Engelmann, Lutz (Hrsg.): Abitur Informatik Basiswissen
MehrComputer-Systeme Teil 3: Das Boxmodell von Variablen
Computer-Systeme Teil 3: Das Boxmodell von Variablen Computer-Systeme WS 12/13 - Teil 3/Boxmodell 26.10.2012 1 Literatur [3-1] [3-2] [3-3] [3-4] [3-5] Engelmann, Lutz (Hrsg.): Abitur Informatik Basiswissen
MehrFPGA Field Programmable Gate Array im Unterschied zu anderen PLD-Architekturen.
FPGA Field Programmable Gate Array im Unterschied zu anderen PLD-Architekturen. Kasdaghli Ameni Inhalt. Die Klassifizierung von ASIC 2. Simple Programmable Logic Device SPLD 3. Complex Programmable Logic
MehrBetriebssysteme 1. Thomas Kolarz. Folie 1
Folie 1 Betriebssysteme I - Inhalt 0. Einführung, Geschichte und Überblick 1. Prozesse und Threads (die AbstrakFon der CPU) 2. Speicherverwaltung (die AbstrakFon des Arbeitsspeichers) 3. Dateisysteme (die
MehrMikrocomputertechnik
Mikrocomputertechnik Bernd-Dieter Schaaf Mit Mikrocontrollern der Familie 8051 ISBN 3-446-40017-6 Leseprobe Weitere Informationen oder Bestellungen unter http://www.hanser.de/3-446-40017-6 sowie im Buchhandel
MehrKonzepte von Betriebssystem-Komponenten. Ausnahme- / Unterbrechungsbehandlung
Konzepte von Betriebssystem-Komponenten Sommersemester 2005 Uni Erlangen Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebsysteme Tarek Gasmi Tarek.Gasmi@informatik.stud.uni-erlangen.de Tarek Gasmi
MehrMikrocomputertechnik
Mikrocomputertechnik Thema: CPU Timing XC888 und Interrupt System des XC888 und Timer/Counter 0 und 1 -Im InterruptBetrieb - CPU Timing XC888 CPU Timing XC888 Befehl Befehl Befehl Befehlszyklus Befehlszyklus
MehrEin- Ausgabeeinheiten
Kapitel 5 - Ein- Ausgabeeinheiten Seite 121 Kapitel 5 Ein- Ausgabeeinheiten Am gemeinsamen Bus einer CPU hängt neben dem Hauptspeicher die Peripherie des Rechners: d. h. sein Massenspeicher und die Ein-
MehrMini- Mikroprozessor-Experimentier-System. Version 1.0b vom :21. mit einem 8051-Mikrocontroller
Mini- Mikroprozessor-Experimentier-System mit einem 8051-Mikrocontroller Version 1.0b vom 04.10.2004 14:21 Inhalt 1 Einleitung...3 2 Hardware...4 2.1 Übersicht...4 2.2 Mikrocontroller AT89C51RB2...5 2.3
MehrMikrocontroller und Mikroprozessoren
examen.press Mikrocontroller und Mikroprozessoren Bearbeitet von Uwe Brinkschulte, Theo Ungerer überarbeitet 2007. Taschenbuch. XVI, 453 S. Paperback ISBN 978 3 540 46801 1 Format (B x L): 15,5 x 23,5
MehrEEPROM Lesen/Schreiben über SPI-Bus
EEPROM Lesen/Schreiben über SPI-Bus Experiment EEPROMtest 6 A.Schultze / DK4AQ 15.06.2013 Was ist ein EEPROM? EEPROM = Electrical Erasable Programmable Read Only Memory Ein EEPROM kann elektrisch geschrieben
MehrInhaltsverzeichnis 1 Ein-Bit-Rechner Mikrorechentechnik-Grundlagen Das Mikrocontrollersystem ein Überblick am Beispiel MSP430F1232
Inhaltsverzeichnis 1 Ein-Bit-Rechner... 15 1.1 Rechenwerk... 15 1.1.1 Register und Takt... 16 1.1.2 Zwischenspeicher... 17 1.1.3 Native und emulierte Datenmanipulationsbefehle... 18 1.2 Steuerwerk... 20
MehrEmbedded Systems 1 C167 Einführung
1 C167 Einführung 1.1 µcontroller Familie 80C166 der Fa. Infineon Entwickelt ca. 1990 Entwicklungsziele: schneller moderner 16-bit-Mikrocontroller Interruptbehandlung mit schnellen Antwortzeiten für Vielzahl
MehrDIE EVOLUTION DES DRAM
DIE EVOLUTION DES DRAM Gliederung 1. Motivation 2. Aufbau und Funktionsweise 3. SDRAM 4. DDR SDRAM 5. DDR SDRAM Versionen 06.02.2018 Die Evolution des DRAM Folie 2 von 27 1. Motivation Motivation - Immer
MehrDas Eingangstaktsignal kann entweder intern oder extern eingespeist werden.:
Firmware /FREQ Die /FREQ-Firmware arbeitet als komfortabler 9-MHz-Frequenzzähler (Counter) mit zahlreichen Zusatzfunktionen, wie Digital-I/O, PWM-Ausgang, Puls-/Taktgenerator.und sechs A/D-Eingängen. Digital-I/O
MehrD. Programmierbare Logik
D. Programmierbare Logik Bisher: - wenige Schaltkreise pro Chip, - feste Verdrahtung. Nun: - Generischer Schaltkreis, - Löschen & programmieren, - Umfangreiche Funktionalität, - Einstellbare Logikfunktionen,
Mehr3) Realzeitprogrammierung
Inhalte Synchrone Programmierung: Planung des zeitlichen Ablaufs vor der Ausführung der Programme (Planwirtschaft) Asynchrone Programmierung: Organisation des zeitlichen Ablaufs während der Ausführung
MehrTECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl
Mehr2
TINF Interrupts EDT-Referat Jürgen Schwarzbauer 2ANB 1995/96 Inhalt : Was ist ein Interrupt? Zweck von Interrupts Maskierbare und nicht maskierbare Interrupts Aufruf eines Interrupts Anwendung von Interrupts
MehrHardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg
Hardware PCI-Bus Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Hardware PCI-Bus 1/23 2008-08-06 Übersicht Inhalt:
MehrHardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg
Hardware PCI-Bus Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2007/2008 Hardware PCI-Bus 1/23 2007-10-26 Übersicht Inhalt:
MehrWie in der Skizze zu sehen ist, bleibt die Periodendauer / Frequenz konstant und nur die Pulsweite ändert sich.
Kapitel 2 Pulsweitenmodulation Die sogenannte Pulsweitenmodulation (kurz PWM) ist ein Rechtecksignal mit konstanter Periodendauer, das zwischen zwei verschiedenen Spannungspegeln oszilliert. Prinzipiell
MehrFunktions-Blockschaltbild des Mikroprozessors 8085
INTA RST5.5 RST7.5 Zeit und Ablaufsteuerung READY HOLD RESET IN Adressenbus AdressenDatenBus FunktionsBlockschaltbild des Mikroprozessors 8085 READY HOLD 4OLDA IVTR I NTA I Daten werden mit der steiqenden
MehrD.9 Versuchsreihe 9: Gesamtsystem, Interrupts, Synthese
.9 Versuchsreihe 9: Gesamtsystem, Interrupts, Synthese Abgabedatum: 25.06.2010 Name: Gruppe: Theorie: Versuch: (vom Tutor abzuzeichnen) (vom Tutor abzuzeichnen) Aufbau des Gesamtsystems amit ein funktionsfähiges
MehrGeräteentwurf mit Mikroprozessoren 1
Geräteentwurf mit Mikroprozessoren 1 Vorlesung am Institut für Elektronik der TU Graz Dipl.-Ing. Dr. Gerhard Stöckler SS 2003 Vorausgesetzte Kenntnisse: Grundlagen der Digitaltechnik Binäre Informationsdarstellung
Mehr