Rekonfigurierbare Prozessoren
|
|
- Rolf Kranz
- vor 6 Jahren
- Abrufe
Transkript
1 15 Rekonfigurierbare Prozessoren 1
2 Inhalt Vorhandene Architekturen Rekonfigurierbare Systeme Rekonfigurierbare Hardware Rekonfigurierbarer Instruction Set Processor CRISP 2
3 DSP Processor Spec FU Spec FU Main L2 L1 Specialized Code Spec FU Spec FU High performance Specialized, parallel FU Low power Specialiced code Limits operator combinations Only those available that are needed for the application Power down not used FUs For interactive multimedia Specialization can not be changed Not enough FUs 3
4 VLIW Processors Main CONSUMPPTION L2 L1 FU FU FU FU High performance Parallel FUs High power Non specialized FUs Wide program memory All operator combinations possible Power down not used FUs For interactive multimedia To much power and bandwidth needed for program memory Not enough FUs 4
5 Reconfigurable Systems Systems which allow to execute different types of algorithms on differen types of processing hardware that canbeadaptedto thetypeof thealgorithm. Als Architekturen kommen in Betracht z.b.: FPGA-basierte Architekturen, rekonfigurierbare Datenpfade auf der Register/Transfer- Ebene, Prozessoren mit konfigurierbarem Instruktionssatz und dynamisch rekonfigurierbare Netzwerke. 5
6 Konfiguration Konfiguration: Das System wird für eine spezielle Aufgabe konfiguriert, in dem man es aus vorhandenen Komponenten zusammensetzt. Man spricht auch von einem sog. plattformbasierten Entwurf, wenn eine bestehende Plattform (Architektur und Werkzeuge) Ausgangspunkt des Entwurfs eines neuen Systems sind. Spezialisierung erfolgt durch angepasste Auswahl aus einer Vielfalt existierender Komponenten und Werkzeuge, so dass sich der Entwicklungsaufwand auf nur wenige neu zu implementierende Funktionen und Komponenten reduziert. Konfiguration erfolgt zur Entwurfszeit (Compilezeit) (engl. (CTR) - compile-time reconfiguration). 6
7 Rekonfiguration Rekonfiguration: Von Rekonfigurierbarkeit spricht man, wenn ein System auch nach dem Entwurf noch angepasst werden kann, also mehrfach konfiguriert werden kann. Zum Beispiel erlaubt die Implementierung einer Funktion in Software die Änderbarkeit gegenüber einer Hardwareimplementierung noch nach der Inbetriebnahme. Man spricht von partieller Rekonfigurierbarkeit, wenn die Konfigurierbarkeit nur Teile des Systems betrifft. 7
8 Dynamische Rekonfiguration Dynamische Rekonfiguration: Von dynamischer Rekonfiguration spricht man schließlich, wenn die Fähigkeit zur Rekonfiguration während des Betriebs, also zur Laufzeit, ein integraler Bestandteil der Funktionalität eines Systems ist. Man spricht auch von Rekonfiguration zur Laufzeit (engl. (RTR) - run-time reconfiguration). 8
9 Anwendungsgebiete Als zentrale Anwendungsgebiete gelten vor allem: Bereiche der Automobiltechnik (ausfallsichere Systeme), der Signal- und Bildverarbeitung (hohe Rechenleistung) sowie der Kryptographie (z.b. Elliptische Kurven- Kryptochips), und insbesondere auch der Bereich des Mobile Computing 9
10 Abstraktionsebenen Rekonfigurierbarkeit ist mit unterschiedlicher Hardware denkbar. Dazu gehören neue SoC-Architekturen, Multiprozessorsysteme, FPGA-basierte Co-Prozessoren und neue, nicht FPGA-basierte Ansätze für hochdynamisches Rekonfigurieren. 10
11 Rekonfigurierbare Hardware Rekonfigurierbare Hardware passt sich dem Bedarf an, indem Hardware-Komponenten dynamisch verschaltet werden, um gezielt bestimmte, sich wechselnde Funktionen zu erbringen. Z.B wird beim Software Defined Funk eine neue Hardware-Konfiguration über die Luftschnittstelle geladen, so dass sich das Gerät an neue lokale Übertragungsstandards anpassen kann. 11
12 Reconfigurable Processors reconfigurable processor = microprocessor + reconfigurable logic advantage increase flexibility maintain high specialization types attached reconfigurable logic system-on-programmable-chip 12
13 13
14 Adaptierbarer Chip 14
15 Weiche Hardware Die Zukunft gehört der weichen Hardware. Weiche Hardware braucht keine Software mehr wie die herkömmliche harte Hardware, weiche Hardware braucht Configware. Weiche Hardware ist Flexware. Die Konfiguration der Chips wird der jeweiligen Aufgabe optimal angepaßt und sozusagen in die Anwendungsprogramme hinein integriert. 15
16 Weiche Hardware Ein sogenannter Konfigurations-Kode (Configware) ändert ständig - oder zu bestimmten, gewünschten Zeiten - die Art und Weise, wie die Bauteile des Chips miteinander verschaltet sind. In Bruchsteilen von Sekunden wird die Logik, die Rechen-Intelligenz des Chips, neu konfiguriert. Ebenso schnell ändert sich die Verdrahtung, welche durch Transistoren immer wieder zu neuen Strukturen verknüpft wird. 16
17 Weiche Hardware Das kann man sich vielleicht wie einen Riesen- Rangierbahnhof vorstellen, wo gleichzeitig Hunderte von Waggons oder gar Zügen hindurch laufen. Und die Programmierung besteht darin, dass man die Weichen stellt. Dies wird durch Configware bewirkt und diese wird intern in Speicherelementen abgelegt, die dann die Stellung der jeweiligen Weichen [Transistoren] festhalten für eine längere Zeit. 17
18 Intellectual Property Mit den rekonfigurierbaren Cores bleibt ein SoC selbst nach der Fertigung während des gesamten Produktzyklus programmierbar. Das bedeutet, dass System-OEMs ihr Know-how über Systemapplikationen nicht außer Haus geben müssen. IP: Intellectual Property Geistiges Eigentum 18
19 Hardware 19
20 Kiviat Diagramm 20
21 Reconfigurable Logic reconfigurable logic interface host processor local memory host memory 21
22 ASIP / ASIC / FPGA / Reconfigurable processor = microprocessor + reconfigurable logic ASIC: application-specific integrated circuit non-programmable low power / high performance high design cost, OK for huge volumes ASP / ASIP: application-specific processor (at design time) configurable low power / high performance high design cost, OK for application domains FPGA: field programmable gate arrays reconfigurable logic glue logic / prototyping / several modules on chip 22
23 ASIC / FPGA 23
24 Architektur 24
25 FPGA Field Programmable Gate Array collection of programmable gates connected in a flexible interconnect network look-up tables LUT K-LUT = K-input lookup table 2-LUT In Out
26 FPGA floorplan interconnect I/O cell logic block 26
27 Progammierbare Verbindungen SRAM Speichertechnik 27
28 28
29 FPGA users buy or develop IP-blocks and integrate them on a single chip multipliers DSP blocks I/O interfaces Ethernet, IrDA, USB, peripherals timers, counters, 29
30 Attached Reconfigurable Logic Download cable Input reconfigurable Voltage switcheslogicregulator interface host processor local memory FPGA host memory Output LEDs 30
31 Systemintegration Verschiedene Weisen, auf die eine rekonfigurierbare Komponente (RC) in ein adaptives Rechensystem integriert werden kann. 31
32 Example FPGA System 32
33 Integration with system components 33
34 FPGA The two main development steps are: Development of the algorithm Integration with the remaining system components interfaces 34
35 Trends in reconfigurable computing platform - FPGA embedded RAM blocks embedded multipliers embedded processors hardcore PowerPC (Xilinx) ARM, MIPS (Altera) softcore MicroBlaze (Xilinx) NIOS (Altera) partial reconfiguration 35
36 Future? Reconfigurable Instruction Set Processor (RISP) Fetch Decode Configuration Controller Issue Integer Floating Point Branch Load/ Store Reconfigurable Functional Unit Writeback 36
37 What is a Reconfigurable Instruction Set Processor? Instruction set of the processor can be changed from one application to another Enabled by Memory Based Decoders (Mikroprgram) Instruction Set A Instruction Set B n bits Change the Decoder Memory n bits Decoder Memory Decoder Memory m bits m bits To Function Units/interconnect To Function Units/interconnect 37
High Performance Embedded Processors
High Performance Embedded Processors Matthias Schwarz Hardware-Software-Co-Design Universität Erlangen-Nürnberg martin.rustler@e-technik.stud.uni-erlangen.de matthias.schwarz@e-technik.stud.uni-erlangen.de
MehrÜbersicht aktueller heterogener FPGA-SOCs
Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Übersicht aktueller heterogener FPGA-SOCs Vortrag zum Lehrstuhlseminar Tilo Zschau tilo.zschau@mailbox.tu-dresden.de
MehrEmulation und Rapid Prototyping
Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture
MehrEmulation und Rapid Prototyping. Hw-Sw-Co-Design
Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture
MehrFPGA Systementwurf. Rosbeh Etemadi. Paderborn University. 29. Mai 2007
Paderborn Center for Parallel l Computing Paderborn University 29. Mai 2007 Übersicht 1. FPGAs 2. Entwicklungssprache VHDL 3. Matlab/Simulink 4. Entwicklungssprache Handel-C 5. Fazit Übersicht FPGAs 1.
MehrProgrammierbare Logik CPLDs. Studienprojekt B Tammo van Lessen
Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare
MehrFPGA-Based Architecture for Pattern Recognition
Institut für Technik der Informationsverarbeitung FPGA-Based Architecture for Pattern Recognition Institut für Prozessdatenverarbeitung und Elektronik - IPE, KIT University of the State of Baden-Wuerttemberg
MehrEntwurf und Validierung paralleler Systeme
TECHNISCHE UNIVERSITÄT ILMENAU Entwurf und Validierung paralleler Systeme Integrated Hard- and Software Systems http://www.tu-ilmenau.de\ihs 06.05.2008 Sommersemester 2008 Projektseminar Andreas Mitschele-Thiel
MehrREKONFIGURIERBARE ARCHITEKTUREN. Robert Rasche
REKONFIGURIERBARE ARCHITEKTUREN Robert Rasche Dresden, 24.05.2011 01 Motivation Ausgangssituation in eingebetteten Systemen: Verarbeitungsleistung ist auf Embedded Prozessor begrenzt Prozessor (General
MehrLehrstuhl für Informatik 12 (Hardware-Software-Co-Design) Friedrich-Alexander-Universität Erlangen-Nürnberg Prof. Dr.-Ing. J.
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) 1 Gliederung Hardware-Software-Co-Design: Entwurf eingebetteter Systeme Beispiele und Anwendungen: wachsende Komplexität zukünftiger elektronischer
MehrConfigurable Embedded Systems
Configurable Embedded Systems Prof. Dr. Sven-Hendrik Voß Wintersemester 2017 Technische Informatik (Master), Semester 2 Termin 3, 23.10.2017 Seite 2 Zynq Design Flow Configurable Embedded Systems Wintersemester
MehrDeveloping Interactive Integrated. Receiver Decoders: DAB/GSM Integration
Developing Interactive Integrated Wolfgang Klingenberg Robert-Bosch GmbH Hildesheim Wolfgang.Klingenberg@de.bosch.co Receiver Decoders: DAB/GSM Integration DAB-GSM-Integration.ppt 1 Overview DAB receiver
MehrOutline. Cell Broadband Engine. Application Areas. The Cell
Outline 21.March 2006 Benjamin Keck Why Cell?!? Application Areas Architectural Overview Programming Model Programming on the PPE C/C++ Intrinsics 1 2 The Cell Supercomputer on a chip Multi-Core Microprocessor
MehrCOOL HASHING MIT FPGAS. Robert Bachran
COOL HASHING MIT FPGAS Robert Bachran Dresden, 16.1.2012 Einführung Grundlagen Kriterien für gute Hashverfahren Grundlagen FPGAs Hashverfahren auf FPGAs Skein auf FPGA Evolutionäre Hashverfahren Energiesparendes
MehrVom Web ins IoT: Schnelleinstieg in Tooling und Entwicklung
Vom Web ins IoT: Schnelleinstieg in Tooling und Entwicklung Webinar 11.05.2017 Andreas Schmidt @aschmidt75 www.cassini.ag www.thingforward.io @thingforward 2 11.05.17 Agenda Devices für das Internet der
MehrMotivation. Eingebettetes System: Aufgabe:
Motivation n Aufgabe: n Eingebettetes System: Computersystem, das in einen technischen Kontext eingebettet ist - also ein Computer, der ein technisches System steuert oder regelt. Das sind z.b. das Antiblockiersystem,
MehrDA : Mobiler FPGA mit Bluetooth Kommunikation
DA-2003-8: Mobiler FPGA mit Bluetooth Kommunikation Matthias Dyer Institut für Technische Informatik und Kommunikationsnetze ETH Zürich 21. Oktober 2002 Betreuer: Matthias Dyer Jan
MehrFPGA. Field Programmable Gate Array
FPGA Field Programmable Gate Array FPGA Was ist das? Das FPGA ist ein relativ neuer, programmierbarer Baustein, der zum Aufbau digitaler, logischer Schaltungen dient. Aufbau Ein FPGA besteht aus einzelnen
MehrCell Broadband Engine
Cell Broadband Engine 21.March 2006 Benjamin Keck Outline Why Cell?!? Application Areas Architectural Overview SPU Programming Model Programming on the PPE C/C++ Intrinsics The Cell Supercomputer on a
MehrSymmetric Multiprocessing mit einer FPGA basierten. Marco Kirschke INF-M3 Seminar Wintersemester 2010/2011 25. November 2010
Symmetric Multiprocessing mit einer FPGA basierten MPSoC Plattform Marco Kirschke INF-M3 Seminar Wintersemester 2010/2011 25. November 2010 Inhalt Motivation Vorarbeiten Ziele für die Masterarbeit Vorgehensweise
MehrAnwenderprogrammierbare
4. Einteilung der Programmiertechnologien Programmable logic device (PLD) Field programmable gate array (FPGA) Zusammenfassende Bewertung S. A. Huss / Folie 4-1 Einteilung der Programmiertechnologien Programmierung
MehrABB i-bus EIB. EIB Power Supply Units
ABB i-bus EIB EIB Power Supply Units Product Range Overview EIB Power Supplies ABB STOTZ-KONTAKT GmbH, 2002 - SK 029 F 02 E Product Range Overview EIB Power Supplies! EIB Power Supply, 320 ma SV/S 30.320.5!
MehrProzessoren in Programmierbarer Logik
Bahne Carstens Prozessoren in Programmierbarer Logik Inhalt Prozessoren in Programmierbarer Logik...1 Inhalt...1 Vorteile...1 Die Prozessor-Lösungen der Größe nach sortiert:...2 PicoBlaze...2 MicroBlaze...3
MehrEntwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme
Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme R. Merker, Technische Universität Dresden, Fakultät ET und IT J. Kelber, Fachhochschule Schmalkalden, ET Gliederung
Mehrauf differentiellen Leitungen
Eingebettete Taktübertragung auf differentiellen Leitungen Johannes Reichart Kleinheubacher Tagung Miltenberg, 28.09.2009 Institut für Prof. Elektrische Dr.-Ing. und Optische Manfred Nachrichtentechnik
MehrHardware Programmierbare Logik
Hardware Programmierbare Logik Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2010/2011 Hardware Programmierbare Logik 1/23
MehrPlazierung von unterschiedlich großen Komponenten in gleich große rekonfigurierbare Flächen unter Berücksichtigung der Signallaufzeiten
Fakultät für Elektrotechnik Professur für Technische Informatik Helmut Schmidt Universität/ Universität der Bundeswehr Hamburg Plazierung von unterschiedlich großen Komponenten in gleich große rekonfigurierbare
MehrHybride Apps DPR und Android auf dem Xilinx ZYNQ. Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm
Hybride Apps DPR und Android auf dem Xilinx ZYNQ Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm Konvergenz der Rechenplattformen Processing System Memory Interfaces 7 Series Programmable
MehrCPU, GPU und FPGA. CPU, GPU und FPGA Maximilian Bandle, Bianca Forkel 21. November 2017
CPU, GPU und FPGA, Bianca Forkel 21. November 2017 CPU, GPU und FPGA Inhalt CPU: Central Processing Unit GPU: Graphical Processing Unit FPGA: Field Programmable Gate Array 2 CPU Central Processing Unit
MehrEmbedded Linux für SoC Applikationen
Mitglied der Helmholtz-Gemeinschaft Embedded Linux für SoC Applikationen Beispielkonfiguration Virtex4 FX12 23. März 2009 Georg Schardt Embedded Linux für SoC Applikationen Modulaufbau Entwicklungsumgebung
MehrAnwendungsgebiete unterschiedlicher FPGA-basierter. Marco Kirschke INF-M2 Anwendung 2 Sommersemester Mai 2010
Anwendungsgebiete unterschiedlicher FPGA-basierter MPSoC Architekturen Marco Kirschke INF-M2 Anwendung 2 Sommersemester 2010 26. Mai 2010 Inhalt Einleitung IEEE Veröffentlichungen Beispiele zu MPSoC Architekturen
MehrReCoNodes. Optimierungsmethodik zur Steuerung hardwarekonfigurierbarer Knoten
Projekt Optimierungsmethodik zur Steuerung hardwarekonfigurierbarer Knoten Prof. Dr. Sándor Fekete Prof. Dr.-Ing. Jürgen Teich Dipl.-Math. Jan van der Veen Dipl.-Ing. Mateusz Majer Dipl.-Ing. Diana Göhringer
MehrGL module Master Time Code, Timer and Time generator (LTC)
GL module Master Time Code, Timer and Time generator (LTC) Features Generate LTC Convert TC_link to LTC Synchronize to Blackburst Synchronize to seconds pulses Control monitor ready MTD reader compatible
MehrAnalyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten
Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten E. Zenker 9. November 2011 1 / 28 Gliederung 1. Field Programmable Gate Array - FPGA 2. Satisfiability Testing
MehrModul A. Modul B. Bisheriger Ansatz für dynamisch und partiell rekonfigurierbare Systeme. Slot 0 Slot 1. Prozessor. Dynamischer Bereich
DFG Mini Workshop Device Treiber für rekonfigurierbare Rechensysteme HW-ICAP API zur Anwendung der Read-, Modify-, Writeback-Methode für Xilinx Virtex-II FPGAs 8. 9. Dezember TU München Michael Hübner
MehrWalter Buchmayr Ges.m.b.H.
Seite 1/10 Chapter Description Page 1 Advantages 3 2 Performance description 4 3 Settings 5 4 Options 6 5 Technical data 7 6 Pictures 8 http://members.aon.at/buchmayrgmbh e-mail: walter.buchmayr.gmbh@aon.at
MehrIndustrial USB3.0 Miniature Camera with color and monochrome sensor
Welcome to the presentation Industrial USB3.0 Miniature Camera with color and monochrome sensor & Data rates of modern image sensors S. 1/12 Vortrag_Spectronet_USB3.0_Datenverarbeitung_ENGLISCH_Vorlage_für_pdf_v1_MH20032014
MehrTomTom WEBFLEET Tachograph
TomTom WEBFLEET Tachograph Installation TG, 17.06.2013 Terms & Conditions Customers can sign-up for WEBFLEET Tachograph Management using the additional services form. Remote download Price: NAT: 9,90.-/EU:
MehrLinux auf FPGAs. Massgeschneiderte Computersysteme. Christoph Zimmermann, Marc-André Beck. 1. März 2008. Berner Fachhochschule MedOnStream
Massgeschneiderte Computersysteme Christoph Zimmermann Marc-André Beck Berner Fachhochschule MedOnStream 1. März 2008 Gliederung 1 GNU/Linux in eingebetteten Systemen Einsatzort Vorteile Distribution 2
MehrJava Tools JDK. IDEs. Downloads. Eclipse. IntelliJ. NetBeans. Java SE 8 Java SE 8 Documentation
Java Tools JDK http://www.oracle.com/technetwork/java/javase/ Downloads IDEs Java SE 8 Java SE 8 Documentation Eclipse http://www.eclipse.org IntelliJ http://www.jetbrains.com/idea/ NetBeans https://netbeans.org/
MehrAutomatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform
Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform Prof. Dr.-.-Ing.. Frank Kesel Fachhochschule Pforzheim Übersicht Vom Algorithmus zum Chip High-Level Synthese Anwendungsbeispiel
MehrErfolg mit Embedded Vision Systemen. Dipl.-Ing. Carsten Strampe Embedded Vision Systeme 1
Erfolg mit Embedded Vision Systemen Dipl.-Ing. Carsten Strampe Embedded Vision Systeme 1 Erfolg mit Embedded Vision Systemen Embedded Prozessoren vs. X86er Derivate DSP vs. FPGA vs. GPP wer ist geeigneter
MehrLehrstuhl für Informatik 12 (Hardware-Software-Co-Design) Prof. Dr.-Ing. J. Teich
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) Friedrich-Alexander-Universität Erlangen-Nürnberg Prof. Dr.-Ing. J. Teich Rückblick - Großrechner 2 Keine Computer im Haushalt? Ken Olsen, US-amerikanischer
MehrApplication-specific processor for MIMO-OFDM software-defined radio
Research Collection Doctoral Thesis Application-specific processor for MIMO-OFDM software-defined radio Author(s): Eberli, Stefan Publication Date: 2009 Permanent Link: https://doi.org/10.3929/ethz-a-005925607
MehrSymbio system requirements. Version 5.1
Symbio system requirements Version 5.1 From: January 2016 2016 Ploetz + Zeller GmbH Symbio system requirements 2 Content 1 Symbio Web... 3 1.1 Overview... 3 1.1.1 Single server installation... 3 1.1.2
MehrSARA 1. Project Meeting
SARA 1. Project Meeting Energy Concepts, BMS and Monitoring Integration of Simulation Assisted Control Systems for Innovative Energy Devices Prof. Dr. Ursula Eicker Dr. Jürgen Schumacher Dirk Pietruschka,
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
MehrEHP Einführung Projekt A
Volker Dörsing EHP Einführung Projekt A email: doersing@uni-jena.de praktische Übung www: http://users.minet.uni-jena.de/~ehp-head Vorbereitung, Durchführung, Kolloquium Infos zur Veranstaltung, Versuchsanleitung
MehrOperating System Design for Partially Reconfigurable Logic Devices
Diss. ETH No. 15955 Operating System Design for Partially Reconfigurable Logic Devices A dissertation submitted to the SWISS FEDERAL INSTITUTE OF TECHNOLOGY (ETH) ZURICH for the degree of DOCTOR OF TECHNICAL
MehrÜbung 3: VHDL Darstellungen (Blockdiagramme)
Übung 3: VHDL Darstellungen (Blockdiagramme) Aufgabe 1 Multiplexer in VHDL. (a) Analysieren Sie den VHDL Code und zeichnen Sie den entsprechenden Schaltplan (mit Multiplexer). (b) Beschreiben Sie zwei
MehrAlgorithms for graph visualization
Algorithms for graph visualization Project - Orthogonal Grid Layout with Small Area W INTER SEMESTER 2013/2014 Martin No llenburg KIT Universita t des Landes Baden-Wu rttemberg und nationales Forschungszentrum
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
MehrDynamic Hybrid Simulation
Dynamic Hybrid Simulation Comparison of different approaches in HEV-modeling GT-SUITE Conference 12. September 2012, Frankfurt/Main Institut für Verbrennungsmotoren und Kraftfahrwesen Universität Stuttgart
MehrKurzanleitung um Transponder mit einem scemtec TT Reader und der Software UniDemo zu lesen
Kurzanleitung um Transponder mit einem scemtec TT Reader und der Software UniDemo zu lesen QuickStart Guide to read a transponder with a scemtec TT reader and software UniDemo Voraussetzung: - PC mit der
MehrAUL04 Einführung in die Automatisierungslösungen
AUL04 Einführung in die Automatisierungslösungen Automation University Special 2015 Roman Brasser Commercial Engineer rbrasser@ra.rockwell.com Tel. +41 (0) 62 889 78 12 Marco Faré Commercial Engineer mfare@ra.rockwell.com
MehrR&R. Ges. für Rationalisierung und Rechentechnik mbh. R&R RR-P-508 / ST106-EX1 motor-control unit
R&R R&R RR-P-08 / ST06-EX motor-control unit housing wxhxd weight application power supply aluminum anodized approx. 6 x 8 x 8 mm housing similar to ST0 drawing DNR967 approx. 80 g motor desk control unit
MehrSession: 7 Rekonfigurierbare Co-Prozessoren für intelligente Gebäudesteuerungen (helectronics GmbH) 06. Juli 2016 Bielefeld.
Session: 7 Rekonfigurierbare Co-Prozessoren für intelligente Gebäudesteuerungen (helectronics GmbH) 06. Juli 2016 Bielefeld www.its-owl.de Agenda Abschlusspräsentation itsowl-tt-recopigs Einführung Zielsetzung
MehrEchtzeitbetriebssysteme (am Beispiel QNX) Dr. Stefan Enderle HS Esslingen
Echtzeitbetriebssysteme (am Beispiel QNX) Dr. Stefan Enderle HS Esslingen 1. Einführung 1.1 Embedded Systeme Embedded Systeme besitzen / benutzen einen Mikrocontroller Embedded Systeme erfüllen meist eine
MehrDekodierung eines Funkfernschreibersignals mithilfe der Zynq-Plattform. Lehrstuhlseminar Benjamin Koch
Dekodierung eines Funkfernschreibersignals mithilfe der Zynq-Plattform Lehrstuhlseminar Benjamin Koch Dresden, 27.08.2015 Gliederung Aufgabenstellung Funkfernschreiben (RTTY) Aufbau des Systems Fazit und
MehrGridMate The Grid Matlab Extension
GridMate The Grid Matlab Extension Forschungszentrum Karlsruhe, Institute for Data Processing and Electronics T. Jejkal, R. Stotzka, M. Sutter, H. Gemmeke 1 What is the Motivation? Graphical development
MehrHow-To-Do. Hardware Configuration of the CC03 via SIMATIC Manager from Siemens
How-To-Do Hardware Configuration of the CC03 via SIMATIC Manager from Siemens Content Hardware Configuration of the CC03 via SIMATIC Manager from Siemens... 1 1 General... 2 1.1 Information... 2 1.2 Reference...
MehrRobotino View Kommunikation mit OPC. Communication with OPC DE/EN 04/08
Robotino View Kommunikation mit OPC Robotino View Communication with OPC 1 DE/EN 04/08 Stand/Status: 04/2008 Autor/Author: Markus Bellenberg Festo Didactic GmbH & Co. KG, 73770 Denkendorf, Germany, 2008
Mehr2008 Jiri Spale, Programmierung in eingebetteten Systemen 1
2008 Jiri Spale, Programmierung in eingebetteten Systemen 1 NetX - Einführung 2008 Jiri Spale, Programmierung in eingebetteten Systemen 2 NetX is... a highly integrated network controller with a new system
MehrEinleitung Die Pins alphabetisch Kapitel 1 Programmierung des ATmega8 und des ATmega
Einleitung... 11 Die Pins alphabetisch.... 12 Kapitel 1 Programmierung des ATmega8 und des ATmega328.... 15 1.1 Was Sie auf den nächsten Seiten erwartet... 19 1.2 Was ist eine Micro Controller Unit (MCU)?....
MehrReCoNodes Routingbewusste Platzierung von Hardwaremodulen
Routingbewusste Platzierung von Hardwaremodulen : Optimierungsmethoden zur 1 Projekt Optimierungsmethodik zur Steuerung hardwarekonfigurierbarer Knoten Prof. Dr. Sándor Fekete Prof. Dr.-Ing. Jürgen Teich
MehrCANape Option Bypassing
Produktinformation Inhaltsverzeichnis 1 Übersicht... 3 1.1 Einführung... 3 1.2 Die Vorteile im Überblick... 3 1.3 Anwendungsgebiete... 4 1.4 Systemvoraussetzung... 4 1.5 Weiterführende Informationen...
MehrMATLAB driver for Spectrum boards
MATLAB driver for Spectrum boards User Manual deutsch/english SPECTRUM SYSTEMENTWICKLUNG MICROELECTRONIC GMBH AHRENSFELDER WEG 13-17 22927 GROSSHANSDORF GERMANY TEL.: +49 (0)4102-6956-0 FAX: +49 (0)4102-6956-66
MehrCRC (Configurable Reconfigurable Core)
CRC (Configurable Reconfigurable Core) Bewertungs- und für prozessorartig rekonfigurierbare Architekturen Dipl. Inform. Dipl. Inform. Thomas Schweizer
MehrMultiprozessor System on Chip
Multiprozessor System on Chip INF-M1 AW1-Vortrag 25. November 2009 Übersicht 1. Einleitung und Motivation 2. Multiprozessor System on Chip (MPSoC) 3. Multiprozessoren mit Xilinx EDK 4. FAUST SoC Fahrzeug
Mehrmiditech 4merge 4-fach MIDI Merger mit :
miditech 4merge 4-fach MIDI Merger mit : 4 x MIDI Input Port, 4 LEDs für MIDI In Signale 1 x MIDI Output Port MIDI USB Port, auch für USB Power Adapter Power LED und LOGO LEDs Hochwertiges Aluminium Gehäuse
MehrEin Vortrag von Kamal Laghmari im Fach: Technische Informatik
Vortrag über FPAA`s Ein Vortrag von im Fach: Technische Informatik Inhalt o Einführung in FPAA`s o Funktionsweise o Architektur o Switched Capacity (SC) o Entwicklungsmethoden o Anwendungsgebiete oausblick
MehrIndustrielle Herausforderungen in Embedded Systems
StreamUnlimited ~ 2005 Spin-off vom Philips Audio/Video Innovation Center Wien Industrielle Herausforderungen in StreamUnlimited Engineering GmbH, CTO ~ Innovative Embedded F&E ~ Elektronik ~ Software
MehrSPKC. Inhalte der Vorlesung. Signalprozessoren und Kommunikationscontroller. Prof. Dr.-Ing. Peter Schulz. Signalprozessoren
Signalprozessoren und Kommunikationscontroller für den Schwerpunkt Telekommunikationstechnik: für alle anderen Schwerpunkte: Pflichtfach Wahlpflichtfach Inhalte der Vorlesung Signalprozessoren Systemarchitekturen
MehrRekonfigurierbare Komponenten für anwendungsspezifische Prozessorarchitekturen
Rekonfigurierbare Komponenten für anwendungsspezifische Prozessorarchitekturen Lehrstuhl für Allgemeine Elektrotechnik und DV-Systeme RWTH Aachen Übersicht Motivation Vorarbeiten exemplarische Optimierungen
MehrEingebettete Taktübertragung auf Speicherbussen
Eingebettete Taktübertragung auf Speicherbussen Johannes Reichart Workshop Hochgeschwindigkeitsschnittstellen Stuttgart, 07.11.2008 Unterstützt durch: Qimonda AG, München Institut für Prof. Elektrische
MehrNeue Prozessor-Architekturen für Desktop-PC
Neue Prozessor-Architekturen für Desktop-PC Bernd Däne Technische Universität Ilmenau Fakultät I/A - Institut TTI Postfach 100565, D-98684 Ilmenau Tel. 0-3677-69-1433 bdaene@theoinf.tu-ilmenau.de http://www.theoinf.tu-ilmenau.de/ra1/
MehrPeakTech Zeitprogramm erstellen über Excel - Beispiel / Timed programs with Excel Example
PeakTech 6180 Zeitprogramm erstellen über Excel - Beispiel / Timed programs with Excel Example 1. Excel Datei erstellen / Create Excel file Öffnen Sie Excel und erstellen eine xls-datei unter einem beliebigen
MehrA Brief Introduction to Functional Safety
Who Am I? Name: Profession: Department: Field of Work: Background: Research: Email: Uwe Creutzburg Professor at University of Applied Sciences, Stralsund, Germany Electrical Engineering and Computer Science
MehrRealisierung einer 32'768-Punkt-FFT für 2 GBytes/s Datenrate auf einem FPGA
Realisierung einer 32'768-Punkt-FFT für 2 GBytes/s Datenrate auf einem FPGA Mentor User Conference 2004 - Würzburg Michael Pichler, m.pichler@zma.ch Dino Zardet, d.zardet@zma.ch Prof. Karl Schenk, k.schenk@zma.ch
MehrCertificate of conformity Generating unit, NS-protection
Certificate of conformity Generating unit, NS-protection Applicant: Product: Schneider Electric Solar Inverters USA, Inc. 250 South Vasco Road Livermore, California 94551 USA Photovoltaic Inverter with
MehrPresentation. Crossing the Boundaries: Development Strategies for (P)SoCs
Intended Audience: Crossing the Boundaries: Development Strategies for (P)SoCs Andreas Koschak Parametric Engineering GmbH Developers and Engineering Managers Not many years ago, FPGAs designed to be used
MehrDatenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung
Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung Frederik Grüll, Udo Kebschull Infrastruktur und Rechnersysteme in der Informationsverarbeitung Goethe-Universität Frankfurt ZKI-Frühjahrstagung
MehrTechnische Universität Kaiserslautern Lehrstuhl für Virtuelle Produktentwicklung
functions in SysML 2.0 La Jolla, 22.05.2014 12/10/2015 Technische Universität Kaiserslautern Lehrstuhl für Virtuelle Produktentwicklung Dipl. Wirtsch.-Ing. Christian Muggeo Dipl. Wirtsch.-Ing. Michael
MehrAnalyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten
Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten E. Zenker 24. Februar 2011 1 / 20 Gliederung 1. Satisfiability Testing 2. FPGAs 3. Aktuelle Hardware SAT Solver
MehrNewest Generation of the BS2 Corrosion/Warning and Measurement System
Newest Generation of the BS2 Corrosion/Warning and Measurement System BS2 System Description: BS2 CorroDec 2G is a cable and energyless system module range for detecting corrosion, humidity and prevailing
MehrProduct Lifecycle Manager
Product Lifecycle Manager ATLAS9000 GmbH Landauer Str. - 1 D-68766 Hockenheim +49(0)6205 / 202730 Product Lifecycle Management ATLAS PLM is powerful, economical and based on standard technologies. Directory
MehrPA-CONTROL CANopen Fehlerliste Ab Version 5.15 Ausgabe: 06/2008 Art.-Nr.:1082211. Technische Dokumentation
Technische Dokumentation PA-CONTROL CANopen Fehlerliste Ab Version 5.15 Ausgabe: 06/2008 Art.-Nr.:1082211 IEF Werner GmbH Wendelhofstr. 6 78120 Furtwangen Tel.: 07723/925-0 Fax: 07723/925-100 www.ief-werner.de
MehrMichael Engel GI-Fachgruppentreffen Betriebssysteme Wiesbaden, 11. März 2008
Arbeitsgruppe Eingebettete Systemsoftware TU Dortmund Lehrstuhl Systemarchitektur Universität Karlsruhe Michael Engel GI-Fachgruppentreffen Betriebssysteme Wiesbaden, 11. März 2008 Michael Engel
Mehr13 Programmierbare Speicher- und Logikbausteine
13 Programmierbare Speicher- und Logikbausteine Speicherung einer Tabelle (Programm) Read Only Memory (ROM) Festwertspeicher Nichtflüchtig Nichtlöschbar: ROM PROM bzw. OTP-ROM Anwender programmierbares
MehrCABLE TESTER. Manual DN-14003
CABLE TESTER Manual DN-14003 Note: Please read and learn safety instructions before use or maintain the equipment This cable tester can t test any electrified product. 9V reduplicated battery is used in
Mehrp^db=`oj===pìééçêíáåñçêã~íáçå=
p^db=`oj===pìééçêíáåñçêã~íáçå= How to Disable User Account Control (UAC) in Windows Vista You are attempting to install or uninstall ACT! when Windows does not allow you access to needed files or folders.
MehrJAEMACOM Berlin. Benjamin Schantze IGEL Technology GmbH
JAEMACOM Berlin Benjamin Schantze IGEL Technology GmbH Agenda IGEL Technology GmbH Der Universal Desktop Ansatz IGEL Hardware / Software New UD2 LX MM Preview Q4 2012 / 2013 Universal Management Suite
MehrIndustrial Ethernet Lösungen Single- oder Multiprotocol?
Industrial Ethernet Lösungen Single- oder Multiprotocol? Thomas Grebenz 1. Juli 2014 Seite 1 NetTechnix E&P GmbH Kernkompetenz Embedded Engineering Hardware und Software Lösungen mit Schwerpunkt Feldbus/Real-Time
MehrKeysight Technologies Using InfiniiMax Probes with Test Equipment other than Infiniium Oscilloscopes
Ihr Spezialist für Mess- und Prüfgeräte Keysight Technologies Using InfiniiMax Probes with Test Equipment other than Infiniium Oscilloscopes Configuration Guide Introduction The benefits of the Keysight
MehrCustomer-specific software for autonomous driving and driver assistance (ADAS)
This press release is approved for publication. Press Release Chemnitz, February 6 th, 2014 Customer-specific software for autonomous driving and driver assistance (ADAS) With the new product line Baselabs
MehrFEBE Die Frontend-Backend-Lösung für Excel
FEBE Die Frontend--Lösung für FEBE Die Frontend--Lösung für FEBE.pptx 8.04.206 0:43 FEBE Die Frontend--Lösung für Nutzer A alle_aufträge neuer_auftrag Auftragsänderung Nutzer B alle_aufträge neuer_auftrag
MehrHPC für embedded Systeme Antriebsschlupfregelung. Johann-Nikolaus Andreae 4. Juni 2009 Ausarbeitung Anwendungen 2
HPC für embedded Systeme Antriebsschlupfregelung Johann-Nikolaus Andreae 4. Juni 2009 Ausarbeitung Anwendungen 2 Agenda Einführung Antriebsschlupfregelung Übersicht des Konzeptes Java Real Time Modellierung
MehrHIR Method & Tools for Fit Gap analysis
HIR Method & Tools for Fit Gap analysis Based on a Powermax APML example 1 Base for all: The Processes HIR-Method for Template Checks, Fit Gap-Analysis, Change-, Quality- & Risk- Management etc. Main processes
Mehr1. Hardware Configuration Hardware-Konfiguration Software-Konfiguration Software Configuration...4
Einzel- und Verbundkonfiguration Stand-alone and Multi-unit Configuration Inhaltsverzeichnis 1. Hardware-Konfiguration... 2 1.1 Netzwerkadressen...2 1.2 Verkabelung...2 Contents 1. Hardware Configuration...2
Mehr