Realisierung einer 32'768-Punkt-FFT für 2 GBytes/s Datenrate auf einem FPGA

Save this PDF as:
 WORD  PNG  TXT  JPG

Größe: px
Ab Seite anzeigen:

Download "Realisierung einer 32'768-Punkt-FFT für 2 GBytes/s Datenrate auf einem FPGA"

Transkript

1 Realisierung einer 32'768-Punkt-FFT für 2 GBytes/s Datenrate auf einem FPGA Mentor User Conference Würzburg Michael Pichler, Dino Zardet, Prof. Karl Schenk, Zentrum für Mikroelektronik Aargau, 5210 Windisch, Switzerland Seite 1

2 ÜBERSICHT Allgemeines zum Projekt Herausforderungen auf Register-Transfer-Level Erfahrungen mit den Mentor Tools Zusammenfassung, Aussicht Seite 2

3 ÜBERSICHT Allgemeines zum Projekt Herausforderungen auf Register-Transfer Transfer-Level Erfahrungen mit den Mentor Tools Zusammenfassung, Aussicht Seite 3

4 DIE PROJEKTIDEE Specifications Total bandwidth 1 GHz Number of frequency channels Channel bandwidth khz Online integration time for spectrum output minimum 2 ms maximum without loss 4.3 s maximum 19.5 h ADC sampling 8 bits Output 32 bits Window symmetrical, 9 bit Hardware Sampler: Acqiris AC GS/s FPGA: Xilinx Virtex 2Pro, XC2VP70-FF Logic Cells Embedded Multiplier 18x18 (<5ns) Block RAM 18Kbit (5904 Kbits) PowerPC Hard Macro (IBM Power PC405) 2 - MGT (Rocket IO Serial Transceivers) 12 Seite 4

5 DAS SYSTEM / DAS FPGA Heterodyne Receiver ARGOS rf if RS485 FPU control unit, PSU Spectrometer controller Standard PC Win XP Seite 5 Power supply interface unit CC105 Ethernet RS485 Data Acquisition Interface Input Structure Radix 4 Pipeline Output Structure Local Bus Interface (PCI) 5m parabola FPU Sampler FFT-analyzer AC240 RS232 Antenna controller Standard PC Win XP PCI expansion FPGA: Xilinx XC2V70 User Block: 32'768-Punkt-FFT

6 DIE IMPLEMENTATION System Architektur Matlab Algorithmus-Modell Matlab Architektur-Modell (full-precision) Matlab Architektur-Modell (bit-true) VHDL RTL-Modell (bit-true) FPGA auf Data Acquisition Board Seite 6

7 ÜBERSICHT Allgemeines zum Projekt Herausforderungen auf Register-Transfer-Level Erfahrungen mit den Mentor Tools Zusammenfassung, Aussicht Seite 7

8 MAXIMALE PERFORMANCE? Proberuns: mult: F max = 251 MHz add/sub: F max = 286 MHz MSB LSB FF1 mult FF2 add/sub calculation time = critical path (potential for optimization) FF3 Seite 8

9 TRADE-OFF SPEED vs. COMPLEXITY Complexity Speed: 125 MHz am Eingang 16 Kanäle à 8 bit = 2 GS/s 133 MHz am Ausgang 4 x PCI-Clock (32 bit) Speed XC2VP70 FFTA Complexity: Multipliers 18x BlockRAM à 18kbit 216 Distributed RAM à 16x1 192 BlockMultiplier 18x18 RAM blocks 18kbit Distr. RAM kbit IOs 996 Seite 9

10 PIPELINING : RADIX-4 BUTTERFLY RAM Flipflop zwischen syn. RAM und syn. Multiplier RAM IN0 IN1 IN2 IN3 RAM j +/- +/- +/- +/- +/- +/- +/- +/- x x Flipflop nach jeder arithmetischen Operation x OUT0 Complex OUT1 Multiplier! OUT2 OUT3 Seite 10

11 PIPELINING : COMPLEX-MULT MSB FF mult add/sub FF 114 MHz LSB calculation time MSB LSB MSB LSB MULT18x18 FF mult FF calculation time MULT18X18S FF mult FF calculation time add/sub add/sub FF FF 143 MHz 168 MHz Seite 11

12 ÜBERSICHT Allgemeines zum Projekt Herausforderungen auf Register-Transfer Transfer-Level Erfahrungen mit den Mentor Tools Zusammenfassung, Aussicht Seite 12

13 ERFAHRUNGEN (ARCHITEKTUR / RTL-DESIGN) Wenn BlockRAMs als 512x36bit konfiguriert sind, kann der benachbarte Multiplier wegen Routing-Problemen nicht verwendet werden. Routing beeinflusst die Performance enorm Viele Zwischenregister (Pipeline) Mehrere dezentrale statt einem zentralen RAM- Adresszähler verbessern das Routing (Replication) Seite 13

14 ERFAHRUNGEN (PRECISION RTL) Standard-Einstellung führt zu guten / den besten Resultaten (Hierarchy = Auto) Multiplier-Beschreibung in VHDL RTL: mit asynchronem Reset MULT18X18 mit synchronem Reset MULT18X18S STRUCT: gem. Xilinx Application Note 636 Seite 14

15 ERFAHRUNGEN (PRECISION PHYSICAL) Bietet gute Visualisierungsund Analysehilfen Default-Einstellung führt zu 3% schnellerer Netzliste Manuelles Remapping wegen Komplexität und hoher Chip- Ausnutzung nicht praktikabel nur im Notfall (Appnotes: Placement Reuse Flow in Precision Physical Synthesis Helps Engineering Change Management) Seite 15

16 ZAHLEN, HINTERGRÜNDE Rechenlaufzeiten in Stunden für RTL-Synthese / Place&Route / Physical-Synthese Sunblade 1000, 1 GB RAM: 1h / 17h / 1h PC 3066/533, 1M Cache, 4GB RAM noch unbekannt XPower: Toggle-Rate 50%: 19 Watt CAE Design-Umgebung HDL Designer a ModelSim 5.8c Precision Physical a, 2004b Beta (Build 47) Xilinx ISE 6.2i Seite 16

17 ÜBERSICHT Allgemeines zum Projekt Herausforderungen auf Register-Transfer Transfer-Level Erfahrungen mit den Mentor Tools Zusammenfassung, Aussicht Seite 17

18 ZUSAMMENFASSUNG, AUSSICHT 32'768 Punkt FFT geht an die Grenzen, was mit einem Virtex-2 Pro realisiert werden kann. Neue Möglichkeiten mit Virtex-4? XC4VSX55 65'536-Punkt-FFT? Doppelte Ressourcen Doppelte Taktfrequenz Logic Cells Total Block RAM (kbits) XtremeDSP Slices Max Select I/O 55,296 5, Seite 18

19 FRAGEN / KONTAKT +41 (56) (56) Zentrum für Mikroelektronik Aargau Steinackerstrasse 1 CH-5210 Windisch Seite 19

Messsysteme für den SwissFEL

Messsysteme für den SwissFEL Messsysteme für den SwissFEL Signalauswertung mit Xilinx Virtex-5 FPGAs Embedded Computing Conference 2011 Christa Zimmerli Masterstudentin MSE Wissenschaftliche Assistentin christa.zimmerli@fhnw.ch Institut

Mehr

Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform

Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform Prof. Dr.-.-Ing.. Frank Kesel Fachhochschule Pforzheim Übersicht Vom Algorithmus zum Chip High-Level Synthese Anwendungsbeispiel

Mehr

Embedded Linux für SoC Applikationen

Embedded Linux für SoC Applikationen Mitglied der Helmholtz-Gemeinschaft Embedded Linux für SoC Applikationen Beispielkonfiguration Virtex4 FX12 23. März 2009 Georg Schardt Embedded Linux für SoC Applikationen Modulaufbau Entwicklungsumgebung

Mehr

Modul A. Modul B. Bisheriger Ansatz für dynamisch und partiell rekonfigurierbare Systeme. Slot 0 Slot 1. Prozessor. Dynamischer Bereich

Modul A. Modul B. Bisheriger Ansatz für dynamisch und partiell rekonfigurierbare Systeme. Slot 0 Slot 1. Prozessor. Dynamischer Bereich DFG Mini Workshop Device Treiber für rekonfigurierbare Rechensysteme HW-ICAP API zur Anwendung der Read-, Modify-, Writeback-Methode für Xilinx Virtex-II FPGAs 8. 9. Dezember TU München Michael Hübner

Mehr

Emulation und Rapid Prototyping. Hw-Sw-Co-Design

Emulation und Rapid Prototyping. Hw-Sw-Co-Design Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture

Mehr

Emulation und Rapid Prototyping

Emulation und Rapid Prototyping Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture

Mehr

SOPC basierendes Datenerfassungsmodul für das Auger Engineering Radio Array (AERA)

SOPC basierendes Datenerfassungsmodul für das Auger Engineering Radio Array (AERA) SOPC basierendes Datenerfassungsmodul für das Auger Engineering Radio Array (AERA) M. Balzer, D. Bormann, A. Herth, S. Menshikov, C. Rühle, M. Scherer, A. Schmidt, H. Gemmeke KIT University of the State

Mehr

IHS2 Seminar. Einführung Zusatzfolien A. Integrated HW/SW Systems Group. IHS2 Seminar 06 November 2009 Self-Organization 19 November 2009 1

IHS2 Seminar. Einführung Zusatzfolien A. Integrated HW/SW Systems Group. IHS2 Seminar 06 November 2009 Self-Organization 19 November 2009 1 Einführung Zusatzfolien A Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel 06 November 2009 Self-Organization 19 November 2009 1 Empfehlungen für die Verzeichnisstruktur Unterverzeichnisse für Projekte doc

Mehr

LiSARD: LabVIEW integrated Softcore Architecture for Reconfigurable Devices

LiSARD: LabVIEW integrated Softcore Architecture for Reconfigurable Devices Firmenlogo LiSARD: LabVIEW integrated Softcore Architecture for Reconfigurable Devices Programmierbarer Rechenkern für rechenintensive Echtzeitdatenverarbeitung mit PXI-RIO Dr.-Ing. Alexander Pacholik

Mehr

Entwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext

Entwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext Entwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext Till Fischer 03.11.2011 FZI Forschungszentrum Informatik Embedded Systems & Sensors Engineering (ESS)

Mehr

GinLink Interface 1GHz RISC CPU M-RAM High-Speed Feldbus Controller RISC-CPU, 800MHz... 1GHz Bis zu 256 MByte SDRAM

GinLink Interface 1GHz RISC CPU M-RAM High-Speed Feldbus Controller RISC-CPU, 800MHz... 1GHz Bis zu 256 MByte SDRAM GinLink-News Feldbus-Controller GinLink Interface 1GHz RISC CPU M-RAM High-Speed Feldbus Controller RISC-CPU, 800MHz... 1GHz Bis zu 256 MByte SDRAM Technische Daten GIN-SAM3 610736800 Schnittstellen 2

Mehr

LiSARD: LabVIEW integrated Softcore Architecture for Reconfigurable Devices

LiSARD: LabVIEW integrated Softcore Architecture for Reconfigurable Devices Firmenlogo LiSARD: LabVIEW integrated Softcore Architecture for Reconfigurable Devices Programmierbarer Rechenkern für rechenintensive Echtzeitdatenverarbeitung mit PXI-RIO Dr.-Ing. Alexander Pacholik

Mehr

Übersicht aktueller heterogener FPGA-SOCs

Übersicht aktueller heterogener FPGA-SOCs Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Übersicht aktueller heterogener FPGA-SOCs Vortrag zum Lehrstuhlseminar Tilo Zschau tilo.zschau@mailbox.tu-dresden.de

Mehr

Übung Hardwareentwurf

Übung Hardwareentwurf Übung Hardwareentwurf Übung vom. Mai 25 Stefan Reichör HWE- 25- Slides7.tex (7. Mai 25) Überblick Finite Machines Moore FSM Mealy FSM Implementierung von FSMs in VHDL Xilinx Synthesetool Xilinx LUTs Übung

Mehr

Erfolg mit Embedded Vision Systemen. Dipl.-Ing. Carsten Strampe Embedded Vision Systeme 1

Erfolg mit Embedded Vision Systemen. Dipl.-Ing. Carsten Strampe Embedded Vision Systeme 1 Erfolg mit Embedded Vision Systemen Dipl.-Ing. Carsten Strampe Embedded Vision Systeme 1 Erfolg mit Embedded Vision Systemen Embedded Prozessoren vs. X86er Derivate DSP vs. FPGA vs. GPP wer ist geeigneter

Mehr

Smart Metering: Entwicklung eines intelligenten Stromzählers

Smart Metering: Entwicklung eines intelligenten Stromzählers Smart Metering: Entwicklung eines intelligenten Stromzählers Boppard, Echtzeit 2010 Steffen Mauch Dirk Benyoucef 19. Nov. 2010 DCSP-Lab Gliederung 1 Kontext 2 Arbeit 3 Ergebnisse / Bewertung 4 Zusammenfassung

Mehr

Slow Control System SCS3000 / Midas Slow Control Bus (MSCB)

Slow Control System SCS3000 / Midas Slow Control Bus (MSCB) WIR SCHAFFEN WISSEN HEUTE FÜR MORGEN Lukas Künzi :: Entwicklungsingenieur:: Paul Scherrer Institut Slow Control System SCS3000 / Midas Slow Control Bus (MSCB) Freitag, 4. März 2016 Inhalt Übersicht MSCB

Mehr

Open Source - Mikrokontroller für Mixed Signal ASIC

Open Source - Mikrokontroller für Mixed Signal ASIC Open Source - Mikrokontroller für Mixed Signal ASIC Embedded Computing Conference 30. August 2011 Michael Roth Ablauf Vorstellung IME Motivation Vorstellung einiger OpenSource Mikrokontroller Evaluation

Mehr

Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI - EDA. Implementierung eines UDP/IP-Stacks in Hardware.

Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI - EDA. Implementierung eines UDP/IP-Stacks in Hardware. Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI - EDA Implementierung eines -Stacks in Hardware Dresden, Gliederung 1. Aufgabenstellung 2. Überblick 1. Allgemein 2. MAC 3. IP

Mehr

PROJEKT WÜRFEL. von Vincent Bootz, Christoph Beigel, Matthias Ackermann. Projekt Würfel WS2002/03

PROJEKT WÜRFEL. von Vincent Bootz, Christoph Beigel, Matthias Ackermann. Projekt Würfel WS2002/03 WS2002/03 PROJEKT WÜRFEL von Vincent Bootz, Christoph Beigel, Matthias Ackermann Übersicht Übersicht 1. Spezifikation 2. Designflow 3. Architektur 4. Zufallszahlen mit LFSR 5. Synchronisationsschaltung

Mehr

PROJEKT WÜRFEL. von Vincent Bootz, Christoph Beigel, Matthias Ackermann. Projekt Würfel WS2002/03

PROJEKT WÜRFEL. von Vincent Bootz, Christoph Beigel, Matthias Ackermann. Projekt Würfel WS2002/03 WS2002/03 PROJEKT WÜRFEL von Vincent Bootz, Christoph Beigel, Matthias Ackermann Übersicht Übersicht 1. Spezifikation 2. Designflow 3. Architektur 4. Zufallszahlen mit LFSR 5. Synchronisationsschaltung

Mehr

Entwicklung mit Xilinx-FPGAs

Entwicklung mit Xilinx-FPGAs Entwicklung mit Xilinx-FPGAs FZJ - ZEL - Abteilung für Experimentsysteme und Kommunikationstechnik (Harald Kleines) Motivation Technologie Entwicklungsprozeß DAQ in der Hadronenphysik Projekte im FZJ mit

Mehr

Vortrag zur Diplomarbeit

Vortrag zur Diplomarbeit Fakultät Informatik Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vortrag zur Diplomarbeit Entwurf und Implementierung eines zuverlässigen verbindungsorientierten Transportprotokolls für

Mehr

Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung

Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung Frederik Grüll, Udo Kebschull Infrastruktur und Rechnersysteme in der Informationsverarbeitung Goethe-Universität Frankfurt ZKI-Frühjahrstagung

Mehr

HW/SW CODESIGN. Echtzeitverhalten. Mehmet Ozgan 0526530. 17. November 2015

HW/SW CODESIGN. Echtzeitverhalten. Mehmet Ozgan 0526530. 17. November 2015 HW/SW CODESIGN Echtzeitverhalten 17. November 2015 Mehmet Ozgan 0526530 ÜBERBLICK 1. Echtzeitsysteme 2. Hardware im Zeitbereich 3. Software im Zeitbereich 2 ECHTZEITSYSTEME REAL-TIME SYSTEM Ein Echtzeitsystem

Mehr

Fakultät für Informatik Informatik 12. technische universität dortmund. FPGA-Programming. P. Marwedel Informatik 12, U. Dortmund

Fakultät für Informatik Informatik 12. technische universität dortmund. FPGA-Programming. P. Marwedel Informatik 12, U. Dortmund FPGA-Programming P. Marwedel Informatik 2, U. Dortmund Fakultät für Informatik Informatik 2 Joule Courtesy: Philips Hugo De Man, IMEC, 27 Importance of Energy Efficiency IPE=Inherent power efficiency AmI=Ambient

Mehr

Platzierung und Verdrahtung massiv-paralleler FPGA-Designs am Beispiel eines Many-Core- Prozessors

Platzierung und Verdrahtung massiv-paralleler FPGA-Designs am Beispiel eines Many-Core- Prozessors Vortrag zum Beleg Platzierung und Verdrahtung massiv-paralleler FPGA-Designs am Beispiel eines Many-Core- Prozessors Michael Lange Dresden, Gliederung 1 Aufgabenstellung 2 Voraussetzungen 3 Aufbau eines

Mehr

Einführung in Peer-To-Peer (P2P) Datenstreaming mit NI FlexRIO

Einführung in Peer-To-Peer (P2P) Datenstreaming mit NI FlexRIO Einführung in Peer-To-Peer (P2P) Datenstreaming mit NI FlexRIO Dipl.-Ing. (FH) Christoph Landmann, M.Sc. Regional Product Engineer Automated Test National Instruments Germany GmbH Agenda Was ist Peer-To-Peer

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten

Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten E. Zenker 9. November 2011 1 / 28 Gliederung 1. Field Programmable Gate Array - FPGA 2. Satisfiability Testing

Mehr

Die Vision Landschaft und was sie mit Moore s Gesetz zu tun hat

Die Vision Landschaft und was sie mit Moore s Gesetz zu tun hat Die Vision Landschaft und was sie mit Moore s Gesetz zu tun hat Horst A. Mattfeldt Produkt Manager Matrix Vision GmbH V1.0 10/2010 MATRIX VISION GmbH 1 Inhalt/Content: Vom Vision Sensor über Atom Boxen

Mehr

Prozessoren in Programmierbarer Logik

Prozessoren in Programmierbarer Logik Bahne Carstens Prozessoren in Programmierbarer Logik Inhalt Prozessoren in Programmierbarer Logik...1 Inhalt...1 Vorteile...1 Die Prozessor-Lösungen der Größe nach sortiert:...2 PicoBlaze...2 MicroBlaze...3

Mehr

Willkommen. Programmierung (MGP) von FPGAs. zur Präsentation

Willkommen. Programmierung (MGP) von FPGAs. zur Präsentation Willkommen zur Präsentation Modulare Grafische Programmierung (MGP) von FPGAs Dr.-Ing. J. Pospiech AVT GmbH Ilmenau Am Hammergrund 1 98693 Ilmenau Tel: +49 (0)3677 / 64 79 0 Fax: +49 (0)3677 / 64 79 69

Mehr

EyeCheck Smart Cameras

EyeCheck Smart Cameras EyeCheck Smart Cameras 2 3 EyeCheck 9xx & 1xxx Serie Technische Daten Speicher: DDR RAM 128 MB FLASH 128 MB Schnittstellen: Ethernet (LAN) RS422, RS232 (nicht EC900, EC910, EC1000, EC1010) EtherNet / IP

Mehr

Flex-1500 (SDR-Radio)

Flex-1500 (SDR-Radio) 1 Flex-1500 (SDR-Radio) 2 HB9AJP / Christoph Zehntner Flex-1500 (SDR-Radio) 3 HB9AJP / Christoph Zehntner Inhalt Grundlagen, Eigenschaften, Betrieb Virtuelle Audio- und com-schnittstelle Digitale Betriebsarten

Mehr

USB Core. Dokumentation. Version 1.0

USB Core. Dokumentation. Version 1.0 USB Core Dokumentation Version 1.0 Usb Core Dokumentation Version 1.0 Seite 2 von 9 Inhalt Inhalt... 2 Änderungen... 2 Allgemeines... 3 LibUsb... 3 Kurze Beschreibung der Signale... 4 Detaillierte Beschreibung

Mehr

SECOM: Sichere Online Verschlüsselung für ISDN-Geräte

SECOM: Sichere Online Verschlüsselung für ISDN-Geräte SECOM: Sichere Online Verschlüsselung für ISDN-Geräte Mathias Schmalisch Hagen Ploog Dirk Timmermann Universität Rostock Übersicht Laufende rbeiten Motivation Kryptographie Implementierung Zusammenfassung

Mehr

Praktikum Systementwurf mit VHDL HDL Design Lab

Praktikum Systementwurf mit VHDL HDL Design Lab Praktikum Systementwurf mit VHDL HDL Design Lab Inhalt Kryptographie - Aufgaben VHDL - Konzepte Beispiel: 16 bit XOR Kryptographie - Aufgaben Geheimhaltung Integrität Authentifizierung Verbindlichkeit

Mehr

NI crio - Chassis von National Instruments Preisliste

NI crio - Chassis von National Instruments Preisliste NI crio - von National Instruments Preisliste COMPACT-RIO CONTROLLER MIT 8 SLOT-CHASSIS... 3 LEISTUNGSOPTIMIERT... 3 crio-9039... 3 crio-9038... 3 crio-9037... 4 crio-9036... 4 crio-9035... 5 KOSTENOPTIMIERT...

Mehr

Developing Interactive Integrated. Receiver Decoders: DAB/GSM Integration

Developing Interactive Integrated. Receiver Decoders: DAB/GSM Integration Developing Interactive Integrated Wolfgang Klingenberg Robert-Bosch GmbH Hildesheim Wolfgang.Klingenberg@de.bosch.co Receiver Decoders: DAB/GSM Integration DAB-GSM-Integration.ppt 1 Overview DAB receiver

Mehr

Eingebettete Taktübertragung auf Speicherbussen

Eingebettete Taktübertragung auf Speicherbussen Eingebettete Taktübertragung auf Speicherbussen Johannes Reichart Workshop Hochgeschwindigkeitsschnittstellen Stuttgart, 07.11.2008 Unterstützt durch: Qimonda AG, München Institut für Prof. Elektrische

Mehr

Aufbau und Funktionsweise eines Computers

Aufbau und Funktionsweise eines Computers Aufbau und Funktionsweise eines Computers Thomas Röfer Hardware und Software von Neumann Architektur Schichtenmodell der Software Zahlsysteme Repräsentation von Daten im Computer Hardware Prozessor (CPU)

Mehr

FPGA-Based Architecture for Pattern Recognition

FPGA-Based Architecture for Pattern Recognition Institut für Technik der Informationsverarbeitung FPGA-Based Architecture for Pattern Recognition Institut für Prozessdatenverarbeitung und Elektronik - IPE, KIT University of the State of Baden-Wuerttemberg

Mehr

IHS2 Seminar CFG. Steffen Ostendorff Zusebau, R2078, Tel: -1788

IHS2 Seminar CFG. Steffen Ostendorff Zusebau, R2078, Tel: -1788 CFG Steffen Ostendorff Zusebau, R2078, Tel: -1788 Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel Integrated HW/SW Systems Group 2. Januar 2012 Self-Organization 05 January 2012 1 Wiederholung CFG 2. Januar

Mehr

auf differentiellen Leitungen

auf differentiellen Leitungen Eingebettete Taktübertragung auf differentiellen Leitungen Johannes Reichart Kleinheubacher Tagung Miltenberg, 28.09.2009 Institut für Prof. Elektrische Dr.-Ing. und Optische Manfred Nachrichtentechnik

Mehr

Best Performance. Beautiful Display. Beneficial Feature

Best Performance. Beautiful Display. Beneficial Feature Best Performance Huma Beautiful Display Beneficial Feature n Machine Interface s D100=1 M30=ON D100=3 M30=ON Bietet diverse Kommunikationsmöglichkeiten Einfache Kommunikation mit mehr als 30 SPS Marken

Mehr

Entwurf und Implementierung eines statischen Backbones für die Kommunikation mit dynamischen Nutzerpartitionen auf einem Multi-FPGA-Board

Entwurf und Implementierung eines statischen Backbones für die Kommunikation mit dynamischen Nutzerpartitionen auf einem Multi-FPGA-Board Zwischenvortag zur Studienarbeit Entwurf und Implementierung eines statischen Backbones für die Kommunikation mit dynamischen Nutzerpartitionen auf einem Multi-FPGA-Board Albert Schulz Dresden, 1 Gliederung

Mehr

Datenblatt - Fiche technique - Data sheet 21.19.7305

Datenblatt - Fiche technique - Data sheet 21.19.7305 Datenblatt - Fiche technique - Data sheet 21.19.7305 ROLINE 16 Kanal NVR mit 8-Port PoE, RNR0216P, Netzwerkvideorekorder mit 16 Kanälen und 2 Festplatteneinschüben, 8 Port PoE Switch, lokaler VGA/HDMI

Mehr

EINE MODULARE TESTPLATTFORM FÜR DAS PROTOTYPING VON DRAHTLOSEN SYSTEMEN

EINE MODULARE TESTPLATTFORM FÜR DAS PROTOTYPING VON DRAHTLOSEN SYSTEMEN EINE MODULARE TESTPLATTFORM FÜR DAS PROTOTYPING VON DRAHTLOSEN SYSTEMEN Einleitung Zunehmender Einsatz von Kurzstreckenfunk in Form drahtloser Datenkommunikation im Bereich IEEE Standard 802.15.4 - Zigbee

Mehr

Intelligente Videotechnologien des

Intelligente Videotechnologien des Intelligente technologien des AIT Austrian Institute t of Technology Safety & Security Department Hoch performante kompremierung und Bildverarbeitung DI Georg Art Safety & Security Department 1 Überblick

Mehr

Verifikation mit OVM/System Verilog Embedded Computing Conference 2009

Verifikation mit OVM/System Verilog Embedded Computing Conference 2009 ECC 2009 Verifikation mit OVM/System Verilog Embedded Computing Conference 2009 Wohin geht die Zukunft? IME, 2004 Institut für Mikroelektronik, Steinackerstrasse 1, 5210 Windisch 25.05.2009 2 Übersicht

Mehr

zum NEMO-Anwenderforum Industrielle Bildverarbeitung am 03.04.2007 in Dresden

zum NEMO-Anwenderforum Industrielle Bildverarbeitung am 03.04.2007 in Dresden Vortrag zum NEMO-Anwenderforum Industrielle Bildverarbeitung am 03.04.2007 in Dresden Umsetzung leistungsfähiger Algorithmen der industriellen Bildverarbeitung in FPGAs Dr.-Ing. J. Pospiech, AVT GmbH Agenda

Mehr

Cswitch Seminar. HWS 08 Von Andreas Peters. Cswitch Seminar, Andreas Peters

Cswitch Seminar. HWS 08 Von Andreas Peters. Cswitch Seminar, Andreas Peters Cswitch Seminar Von Andreas Peters 1 Gliederung Einführung Daten / Anwendungsgebiete Aufbau: Kommunikationsstruktur Vier Tiles Sonstige Features Kleine Zusammenfassung 2 Einführung Was ist Cswitch? 3 Exceeding

Mehr

Outline. Cell Broadband Engine. Application Areas. The Cell

Outline. Cell Broadband Engine. Application Areas. The Cell Outline 21.March 2006 Benjamin Keck Why Cell?!? Application Areas Architectural Overview Programming Model Programming on the PPE C/C++ Intrinsics 1 2 The Cell Supercomputer on a chip Multi-Core Microprocessor

Mehr

GRAFIK 128x64 IN 2 GRÖSSEN MIT ST7565. preliminary

GRAFIK 128x64 IN 2 GRÖSSEN MIT ST7565. preliminary GRAFIK 128x64 IN 2 GRÖSSEN MIT ST7565 Stand 10.2.2009 Displayabmessungen -6X9: 56x43mm (Abbildung) -6X8: 34x25mm TECHNISCHE DATEN * INKL. KONTROLLER ST7565 * VDD = 2,7... 3,3V * LOW POWER, ALSO IDEAL FÜR

Mehr

Die Architektur des Sun UltraSPARC T2 Prozessors, Anwendungsszenarien

Die Architektur des Sun UltraSPARC T2 Prozessors, Anwendungsszenarien Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur, Prof. Spallek Die Architektur des Sun UltraSPARC T2 Prozessors, Anwendungsszenarien Tobias Berndt, to.berndt@t-online.de

Mehr

Cell Broadband Engine

Cell Broadband Engine Cell Broadband Engine 21.March 2006 Benjamin Keck Outline Why Cell?!? Application Areas Architectural Overview SPU Programming Model Programming on the PPE C/C++ Intrinsics The Cell Supercomputer on a

Mehr

Implementierungsansätze für ein FPGA basiertes Multiprozessor. Marco Kirschke INF-M1 Anwendung 1 - Wintersemester 2009/2010 25.

Implementierungsansätze für ein FPGA basiertes Multiprozessor. Marco Kirschke INF-M1 Anwendung 1 - Wintersemester 2009/2010 25. Implementierungsansätze für ein FPGA basiertes Multiprozessor System INF-M1 Anwendung 1 - Wintersemester 2009/2010 25. November 2009 Inhalt Motivation FPGA-based Embedded Systems Entwurfsübersicht zu MPSoC

Mehr

T est of 1GBit/s Fiber optical communication interfaces based on FlexRIO R Series

T est of 1GBit/s Fiber optical communication interfaces based on FlexRIO R Series T est of 1GBit/s Fiber optical communication interfaces based on FlexRIO R Series Inhalt 1. Einführung... 2 2. Anforderungen... 2 3. Komponenten... 3 3.1. PXI 7952R... 3 3.2. Fiber Optical Interface Module

Mehr

Prototyping eines universellen ISM-Band Transmitters auf Basis des NI FlexRIO MDK

Prototyping eines universellen ISM-Band Transmitters auf Basis des NI FlexRIO MDK Prototyping eines universellen ISM-Band Transmitters auf Basis des NI FlexRIO MDK Dipl.-Ing. (FH) Alexander Weidel A M S Software GmbH Dipl.-Ing. (FH) Christoph Landmann, M.Sc. National Instruments Germany

Mehr

PCI VME Interface SIS1100/SIS3100

PCI VME Interface SIS1100/SIS3100 PCI VME Interface SIS1100/SIS3100 Peter Wüstner Forschungszentrum Jülich, Zentrallobor für Elektronik (ZEL) Designprinzip der im ZEL entwickelten Datenaufnahmesysteme ist es, preiswerte PC Technik mit

Mehr

Telemetrie-Messtechnik Schnorrenberg

Telemetrie-Messtechnik Schnorrenberg Telemetrie-Messtechnik Schnorrenberg MTP Mehrkanal Telemetrie für rotierende Applikationen, programmierbar,16 Bit Auflösung 2 bis 64 Kanäle Signal Bandbreite 0-24kHz Übertragungsraten bis 5Mbit/s Anchlüsse:

Mehr

Software Defined Radios The Future Is Now

Software Defined Radios The Future Is Now SWISS AMATEUR TELEPRINTER GROUP Software Defined Radios The Future Is Now Dominik Bugmann, HB9CZF hb9czf@swiss-artg.ch 15. Februar 2008 1 Warum SDR? Packet Radio über die letzten 20+ Jahre Keine Anwendungen,

Mehr

Wer ist Heim Systems GmbH?

Wer ist Heim Systems GmbH? Wer ist? Wir sind eine deutsche Firma und Teil des Zodiac Konzerns Unser Fokus ist Instrumentation Data Acquisition und Recording Systeme Weltweit 1 Heim Systems - Historie 42 Jahre Erfahrung im Bereich

Mehr

Technische Informatik für Ingenieure

Technische Informatik für Ingenieure Wintersemester 2001/2002 Der Dozent Dozent Dr. habil. Informatik- und Prozesslabor Warburger Str. 100, E1.125 Tel. 60-3262 hardt@upb.de http://www.upb.de/cs/ipl Sprechstunde: Mo+Di 12.00-13.00 Uhr Informatik-

Mehr

Datenblatt - Fiche technique - Data sheet

Datenblatt - Fiche technique - Data sheet Datenblatt - Fiche technique - Data sheet 21.19.7310 ROLINE 4 Kanal NVR mit 4-Port PoE, RNR0104P, Netzwerk-Video-Recorder mit 4 Kanälen und 1 Festplatteneinschub, 4 Port PoE Switch, lokaler VGA/HDMI Bildschirmanschluss

Mehr

2008 Jiri Spale, Programmierung in eingebetteten Systemen 1

2008 Jiri Spale, Programmierung in eingebetteten Systemen 1 2008 Jiri Spale, Programmierung in eingebetteten Systemen 1 NetX - Einführung 2008 Jiri Spale, Programmierung in eingebetteten Systemen 2 NetX is... a highly integrated network controller with a new system

Mehr

Übersicht. Vergleich der Spielekonsole mit dem PC. Historie der Spielekonsolen von 1976 bis 1999

Übersicht. Vergleich der Spielekonsole mit dem PC. Historie der Spielekonsolen von 1976 bis 1999 Übersicht Vergleich der Spielekonsole mit dem PC Historie der Spielekonsolen von 1976 bis 1999 Heutige Generation der Konsolen Überblick Vergleich der PS2 mit der XBox Ausblick auf die kommende Konsolengeneration

Mehr

PROZESSANALYTIK PROCESS ANALYSIS

PROZESSANALYTIK PROCESS ANALYSIS Leistungskatalog / Services PROZESSANALYTIK PROCESS ANALYSIS Fachbereich / Division Seite / Page PROZESSANALYTIK / PROCESS ANALYSIS 2 5 Prozessanalytik Labview 8.1 Programmierumgebung Sprache: G LabVIEW

Mehr

Der Mikrocontroller beinhaltet auf einem Chip einen kompletten Mikrocomputer, wie in Kapitel

Der Mikrocontroller beinhaltet auf einem Chip einen kompletten Mikrocomputer, wie in Kapitel 2 Der Mikrocontroller Der Mikrocontroller beinhaltet auf einem Chip einen kompletten Mikrocomputer, wie in Kapitel 1 beschrieben. Auf dem Chip sind die, ein ROM- für das Programm, ein RAM- für die variablen

Mehr

Warum modellbasiert entwickeln? Zielsetzung. Projektmotivation. Modelle besser verständlich als Code Kürzere Entwicklungszeiten

Warum modellbasiert entwickeln? Zielsetzung. Projektmotivation. Modelle besser verständlich als Code Kürzere Entwicklungszeiten Projektmotivation Warum modellbasiert entwickeln? Modelle besser verständlich als Code Kürzere Entwicklungszeiten Zielsetzung Automatische Generierung von C Code und VHDL Code aus einem einzigen Modell

Mehr

Dekodierung eines Funkfernschreibersignals mithilfe der Zynq-Plattform. Lehrstuhlseminar Benjamin Koch

Dekodierung eines Funkfernschreibersignals mithilfe der Zynq-Plattform. Lehrstuhlseminar Benjamin Koch Dekodierung eines Funkfernschreibersignals mithilfe der Zynq-Plattform Lehrstuhlseminar Benjamin Koch Dresden, 27.08.2015 Gliederung Aufgabenstellung Funkfernschreiben (RTTY) Aufbau des Systems Fazit und

Mehr

Die "Highspeed (High End) Acceleration" Lösung. High-End-Acceleration Platforms. eine Lösung für viele Aufgaben

Die Highspeed (High End) Acceleration Lösung. High-End-Acceleration Platforms. eine Lösung für viele Aufgaben Die "Highspeed (High End) Acceleration" Lösung High-End-Acceleration Platforms Daughterboards eine Lösung für viele Aufgaben "High-Speed-Acceleration"-Merkmale 1. Leistungsstärkste Lösung für (On the fly-)

Mehr

CPLD Auswahl und Design

CPLD Auswahl und Design CPLD Auswahl und Design Sascha Schade DL1DRS 9. Januar 2010 Für ein software defined radio (SDR) wurde ein verstellbarer Taktgenerator, der den Analogschalter speist, als Design für einen CPLD synthetisiert

Mehr

miditech 4merge 4-fach MIDI Merger mit :

miditech 4merge 4-fach MIDI Merger mit : miditech 4merge 4-fach MIDI Merger mit : 4 x MIDI Input Port, 4 LEDs für MIDI In Signale 1 x MIDI Output Port MIDI USB Port, auch für USB Power Adapter Power LED und LOGO LEDs Hochwertiges Aluminium Gehäuse

Mehr

Entwicklung integrierter HW/SW-Systeme Integrierte Hard- und Softwaresysteme 2 Seminar

Entwicklung integrierter HW/SW-Systeme Integrierte Hard- und Softwaresysteme 2 Seminar Entwicklung integrierter HW/SW-Systeme Integrierte Hard- und Softwaresysteme 2 Seminar Einführung Jorge Meza jorge.meza@tu-ilmenau.de Zusebau R2082, Tel: -4128 Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel

Mehr

Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen

Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen Mikroprozessoren Grundlagen Aufbau, Blockschaltbild Grundlegende Datentypen AVR-Controller Anatomie Befehlssatz Assembler Speicherzugriff Adressierungsarten Kontrollstrukturen Stack Input / Output (I/O)

Mehr

Anleitung für VHDL tools

Anleitung für VHDL tools Anleitung für VHDL tools Harald Affenzeller V 1.0.0 Email: Harald.Affenzeller@fh-hagenberg.at Hagenberg, 14. Oktober 2003 Zusammenfassung Dieses Dokument stellt eine Anleitung zur Verwendung von eingesetzten

Mehr

Ein Debugger für ASIC-Prototypen

Ein Debugger für ASIC-Prototypen Jürgen Haufe 1, Matthias Gulbins 1, Peter Schwarz 1, Christoph Fritsch 2, Jens Große 3 1 für 2 Bosch Telecom 3 SharcWare 1 Gliederung Motivation für Hardware-Debugging Anforderungen und Methode Architekturvarianten

Mehr

Convey, Hybrid-Core Computing

Convey, Hybrid-Core Computing Convey, Hybrid-Core Computing Vortrag im Rahmen des Seminars Ausgewählte Themen in Hardwareentwurf und Optik HWS 09 Universität Mannheim Markus Müller 1 Inhalt Hybrid-Core Computing? Convey HC-1 Überblick

Mehr

Innovative Technik, die begeistert. Umweltfreundlich, effizient, individuell. Vielseitigkeit ist Trumpf mit den Anwendungsgebieten des LES v2

Innovative Technik, die begeistert. Umweltfreundlich, effizient, individuell. Vielseitigkeit ist Trumpf mit den Anwendungsgebieten des LES v2 Company / Product name THOMAS-KRENN.AG / LES v2 - Low Energy Server Group Configurable Solutions Description Der sparsame Low Energy Server v2 von Thomas-Krenn überzeugt auf ganzer Linie: Zahlreiche Anwendungsgebiete,

Mehr

A Brief Introduction to Functional Safety

A Brief Introduction to Functional Safety Who Am I? Name: Profession: Department: Field of Work: Background: Research: Email: Uwe Creutzburg Professor at University of Applied Sciences, Stralsund, Germany Electrical Engineering and Computer Science

Mehr

Fertigungstest von Geräten und

Fertigungstest von Geräten und Fertigungstest von Geräten und Funkmodulen enabled by EnOcean Thomas Rieder PROBARE know.how@probare.biz INHALT EnOcean Technologie Einige Grundlagen Dolphin ASIC Energieautark und zweiwegefähig PRO900/910

Mehr

elektronische Bauelemente seit 1982 Dr.- Ing. für Mikroelektronik seit 1986

elektronische Bauelemente seit 1982 Dr.- Ing. für Mikroelektronik seit 1986 Profil Kaulsdorf, den 16.02.2010 Dr.-Ing. Peter Sänger Hardware Entwicklung Persönliche Daten Name: Geburtsjahr: 1959 Nationalität: Studium: Fachrichtung: Abschluß: Peter Sänger Deutsch 1977 bis 1985 an

Mehr

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare

Mehr

Rekonfigurierbare Prozessoren

Rekonfigurierbare Prozessoren 15 Rekonfigurierbare Prozessoren 1 Inhalt Vorhandene Architekturen Rekonfigurierbare Systeme Rekonfigurierbare Hardware Rekonfigurierbarer Instruction Set Processor CRISP 2 DSP Processor Spec FU Spec FU

Mehr

EL-21SY. 2 in, 1 out v1.3 HDMI Switcher OPERATION MANUAL

EL-21SY. 2 in, 1 out v1.3 HDMI Switcher OPERATION MANUAL EL-21SY 2 in, 1 out v1.3 HDMI Switcher OPERATION MANUAL Table of Contents 1. Introduction 1 2. Features 1 3. Package Contents 1 4. Operation Controls and Functions 2 4.1 Front Panel Diagram 2 4.2 Rear

Mehr

FPGA Systementwurf. Rosbeh Etemadi. Paderborn University. 29. Mai 2007

FPGA Systementwurf. Rosbeh Etemadi. Paderborn University. 29. Mai 2007 Paderborn Center for Parallel l Computing Paderborn University 29. Mai 2007 Übersicht 1. FPGAs 2. Entwicklungssprache VHDL 3. Matlab/Simulink 4. Entwicklungssprache Handel-C 5. Fazit Übersicht FPGAs 1.

Mehr

Hardware Praktikum 2008

Hardware Praktikum 2008 HaPra 2008 - Versuchsreihe 5 - ALU Hardware Praktikum 2008 Prof. Dr. H.-J. Wunderlich Dipl.-Inf. M. Imhof Dipl.-Inf. S. Holst Agenda Die HaPra-CPU Eine kleine Übersicht VHDL Projekt-Organisation Entwurf

Mehr

Neue Dual-CPU Server mit Intel Xeon Scalable Performance (Codename Purley/Skylake-SP)

Neue Dual-CPU Server mit Intel Xeon Scalable Performance (Codename Purley/Skylake-SP) Neue Dual-CPU Server mit Intel Xeon Scalable Performance (Codename Purley/Skylake-SP) @wefinet Werner Fischer, Thomas-Krenn.AG Webinar, 17. Oktober 2017 Intel Xeon Scalable Performance _ Das ist NEU: Neue

Mehr

Lebensdauersimulation für Steuergeräte mit

Lebensdauersimulation für Steuergeräte mit Lebensdauersimulation für Steuergeräte mit NI Single-Board RIO Entwicklung eines Simulationskonzepts im Rahmen der weltweiten Standardisierung eines Automobilzulieferers, basierend auf bewährten Technologien,

Mehr

moderne Prozessoren Jan Krüger jkrueger@techfak.uni-bielefeld.de

moderne Prozessoren Jan Krüger jkrueger@techfak.uni-bielefeld.de moderne Prozessoren Jan Krüger jkrueger@techfak.uni-bielefeld.de Übersicht FachChinesisch SPARC - UltraSparc III/IV PowerPC - PowerPC 970(G5) X86 - Pentium4(Xeon), Itanium, (Pentium M) X86 - AthlonXP/MP,

Mehr

Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) Friedrich-Alexander-Universität Erlangen-Nürnberg Prof. Dr.-Ing. J.

Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) Friedrich-Alexander-Universität Erlangen-Nürnberg Prof. Dr.-Ing. J. Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) 1 Gliederung Hardware-Software-Co-Design: Entwurf eingebetteter Systeme Beispiele und Anwendungen: wachsende Komplexität zukünftiger elektronischer

Mehr

Unternehmenspräsentation - X2E GmbH -

Unternehmenspräsentation - X2E GmbH - Unternehmenspräsentation - X2E GmbH - Agenda 2 Das Unternehmen X2E Hamburg Berlin Aktuelle Produkte Kandel Frankfurt Munich Neuentwicklungen Dienstleistungen und Produktion Das Unternehmen X2E 3 Dr. Karlheinz

Mehr

TecNews: Sandy Bridge

TecNews: Sandy Bridge TecNews: Sandy Bridge Werner Fischer, Technology Specialist Thomas-Krenn.AG Thomas Krenn Herbstworkshop & Roadshow 2011 23.09. in Freyung 06.10. in Wien (A) 10.10. in Frankfurt 11.10. in Düsseldorf 12.10.

Mehr

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1 IT für Führungskräfte Zentraleinheiten 11.04.2002 Gruppe 2 - CPU 1 CPU DAS TEAM CPU heißt Central Processing Unit! Björn Heppner (Folien 1-4, 15-20, Rollenspielpräsentation 1-4) Harald Grabner (Folien

Mehr

Audiosignalverarbeitung mit FPGA

Audiosignalverarbeitung mit FPGA Audiosignalverarbeitung mit FPGA Oswald Berthold Humboldt-Universität zu Berlin Institut für Informatik Lehrstuhl Signalverarbeitung und Mustererkennung 2. März 2010 Oswald Berthold Audiosignalverarbeitung

Mehr

approx. 48g / 1.7 ounce 38 universal I/O-pins

approx. 48g / 1.7 ounce 38 universal I/O-pins High speed industrial multitasking computers integrated in a compact module. BASIC Tigers get used in virually all kinds of instruments and projects: 640 kb to 6 MB FLASH + SRAM medical equipment GPS systems

Mehr

Schnittstellen des öffentlichen Telekommunikationsnetzes der R-KOM

Schnittstellen des öffentlichen Telekommunikationsnetzes der R-KOM Schnittstellen des öffentlichen Telekommunikationsnetzes der R-KOM 1 Grundlegendes Diese technische Spezifikation beschreibt die übertragungstechnischen Parameter der Schnittstellen des Telekommunikationsnetzes

Mehr

Modementwicklung für ein Datenrelaissatellitensystem

Modementwicklung für ein Datenrelaissatellitensystem Modementwicklung für ein Datenrelaissatellitensystem Zoltán Katona, Anton Donner, Alessandro Del Bianco, Hartmut Brandt (DLR Institut für Kommunikation und Navigation) Michael Gräßlin, Thomas Aust, Heiko

Mehr