Systembeschreibungssprachen

Transkript

1 Systembeschreibungssprachen Dr. Jürgen Ruf Organisation Vorlesung Donnerstags 15:45 bis 17:15 Kleiner Hörsaal, Sand 6/7 Sprechzeiten: nach Vereinbarung Tel: 07071/ Raum C221, Sand 14, 1OG Voraussetzungen Vordiplom Prüfung: mündlich, in der TI 1

2 Inhalt Motivation und Einleitung Verilog Beschreibung von Hardware mit Verilog Hardwaresimulation/-verifikation SystemC Beschreibung von SoC-Entwürfen mit SystemC Systempartitionierung Interfacesynthese Esterel Beschreibung synchroner Systeme mit Esterel Hardwaresynthese von Esterel Inhalt Optionale Themen Beschreibung verteileter Systeme mit SDL Einsatz von UML zur Systemspezifikation Softwaresynthese von Esterel 2

3 Einführung Motivation Klassifikation von Systemen Modellbildung Systementwurf Systembeschreibungssprachen Motivation Warum muß man auf Systemebene entwerfen? designgap Die Größe von Systemen (HW/SW) übersteigt die Fähigkeiten im Entwurf auf niedrigen Abstraktionsebenen time-to-market Neue Produkte müssen in immer kürzeren Zeitfenstern auf den Markt (z.b. Handys) Sicherheit, Zuverlässigkeit Systeme werden in sicherheitskritischen Anwendungen eingesetzt 3

4 Design-/Verification Gap Mio Gatter ability to verify ability to design available silicon design gap verification gap Entwurf großer Systeme Partitionierung in HW- und SW-Blöcke Frühzeitige Exploration des Entwurfsraumes durch Kostenfunktionen automatische Übersetzung in niedrigere Abstraktionsebenen (HW-/SW-Synthese) Einsatz von Standardkomponenten sowohl in HW (IP-cores) als auch in SW 4

5 Time-to-market % Gewinnminderung 6 Monate zu spät auf dem Markt Produktkosten 80% zu hoch Entwicklungskosten 50% zu hoch Verringerung der Entwurfszeit- und Kosten finden von Spezifikationsfehlern in frühen Phasen (Vermeidung von turn-arounds) rapid prototyping frühzeitige Abschätzung von kritischen Designparametern wie z.b. Durchsatz, Leistungsaufnahme, Antwortzeiten, Designund Produktkosten 5

6 Sicherheitskritische Anwendungen Medizintechnik Fahrzeugtechnik (drive-by-wire) Flug- und Raumfahrt (fly-by-wire) PA-Anlagen und Kraftwerke... Minimierung der Spezifikations- und Entwurfsfehler Funktionale Simulation critical event scheduling Logiksimulation cycle-based simulation formale Verifikation Modellprüfung Äquivalenzbeweis Theorembeweis Hardwareemulation 6

7 Stand der Technik im Systementwurf Hardware Hardware wird heute in der Regel als Programm in einer Hardwarebeschreibungssprache wie z.b. VHDL oder Verilog entworfen teilweise automatische Umsetzung auf niedrigere Anstraktionsebenen durch Entwurfswerkzeuge (High-Level-Synthese) Ergebnisse sind annähernd so gut wie manuell erstellte Entwürfe Stand der Technik im Systementwurf Software Software wird mit modernen Programmiersprachen wie C++, Java, etc. meist objektorientiert beschrieben Einsatz von CASE-Tools die Umsetzung auf Maschinencode nehmen Übersetzer sehr effizient vor direkte Implementierung in Maschinencode lohnt sich kaum mehr 7

8 Stand der Technik im Systementwurf Homogener Systementwurf wird gut beherrscht Problematisch ist jedoch der Entwurf heterogener Systeme, d.h. von Systemen, welche sowohl aus Hard- als aus Software bestehen solche Systeme treten aber immer häufiger auf... Eingebettete Systeme treten immer häufiger auf laut New York Times kommt der Durchschnittsamerikaner täglich mit ca. 60 Mikroprozessoren in Berührung, davon sind lediglich 1-2 in PCs neue Kraftfahrzeuge enthalten immer mehr eingebettete Systeme: Beispiel Mercedes bis zu 30 Mikroprozessoren 8

9 Zusammenfassung Systeme müssen auf hohen Abstraktionsebenen entworfen werden um Design-gap zu überwinden um mittels automatischer Übersetzung schnell zu fertigen Produkten zu kommen um möglichst früh fehler zu finden Schwierigkeit: Heterogenität Hardware/Software Analog/Digital Deshalb braucht man Systembeschreibungssprachen Einführung Motivation Klassifikation von Systemen Modellbildung Systementwurf Systembeschreibungssprachen 9

10 Klassifikation von Systemen Nach ihrer Implementierung Hardware, Software nach ihrem Kommunikationsverhalten isoliert, interaktiv, reaktiv nach Ihrer Archtitektur monolithisch, hierarchisch, verteilt Nach ihrem Zeitverhalten synchron, asynchron Implementierung Hardware ASIC (aplication specific integrated circuit) FPGA (field programmable gate array) 10

11 Implementierung Software auf Mikrocontrollern Digitalen Signalprozessoren auf Mikroprozessoren Implementierung Heterogene Systeme eingebettete Systeme Umgebendes System (Mechanik, Hydraulik, Elektronik) Analoge HW Sensoren A/D-Wandl. Software Digitale Hardware Analoge HW Aktuatoren D/A-Wandl. System-on-Chip ASICs analog digital DSPs Mikrokontroller Speicher... 11

12 Kommunikationsverhalten Isoliert Eingabe System Ausg. Interaktiv/reaktiv Eingabe System Zustand 1 Ausg. Eingabe System Zustand 2 Ausg. t = t 0 t = t 1 t = t 2 Interaktive vs. Reaktive Systeme interaktive Systeme: laufen kontinuierlich, fordern den Benutzer zur Interaktion auf reaktive Systeme: laufen kontinuierlich, müssen zu jedem Zeitpunkt auf Interaktion der Umgebung reagieren können Echtzeitanforderungen! harte Echtzeitanforderungen sind für die Funktion notwendig weiche Echtzeitanforderungen erhöhen den Komfort 12

13 Architektur monolithisch Gatternetzlisten, Transistornetzlisten hierarchisch Register-Transfer-Beschreibungen prozedurale- und objektorientierte Programme Schichtenarchitektur Kommunikationssysteme virtuelle Maschinen verteilte Systeme Client/Server-Systeme Multiprozessor-Systeme Zeitverhalten Synchron alle Systemkomponenten arbeiten mit einem gemeinsamen Takt Asynchron jede Komponente arbeitet unabhängig von allen anderen Komponenten Synchronisation nur zu bestimmten Zeiten mit bestimmten Konstrukten, z.b. Handshake in Hardware Semaphore in Software 13

14 Zeitverhalten Mischformen kommen häufig vor z.b. jede Komponente hat ihren eigenen Takt mehrere Taktsignale pro Komponente Komponenten ohne Takt, z.b. asynchrone bzw. analoge Hardware... Einführung Motivation Klassifikation von Systemen Modellbildung Systementwurf Systembeschreibungssprachen 14

15 Modellbildung Beim Systementwurf arbeitet man immer mit Modellen der Realität Eigenschaften von Modellen Beschreibung der gewünschten Funktionalität Abstraktion von unwichtigen Details Eindeutigkeit (formale Semantik) leicht verständlich leicht veränderbar Jürgen Ruf Systembeschreibungssprachen WS 02/03 Bekannte Modelle Petri Netze endliche Automaten state charts Datenflußgraphen Kontrollflußgraphen KomponentenVerbindungsdiagramme Klassendiagramme Sequenzdiagramme Jürgen Ruf Systembeschreibungssprachen WS 02/03 15

16 Zusammenhang Für den Entwurf muß das System modelliert werden Dies geschieht in einer Systembeschreibungssprache Systemmodell Systembeschreibungssprache Entwurf Zusammenhang Systemmodell Systembeschreibung Simulation Formale Verifikation HW-Synthese HW/SW Partitionierung... Timing Analyse Logikoptimierung 16

17 Einführung Motivation Klassifikation von Systemen Modellbildung Systementwurf Systembeschreibungssprachen Systementwurf - Abstraktionsebenen Systemebene Hochsprache Asemblersprache Maschinensprache Algorithmische Ebene Register-Transfer-Ebene Gatter-Ebene Transistor-Ebene Layout-Ebene 17

18 Systementwurf Ziel des Entwurfsprozesses Beschreibungen von einer hohen Abstraktionsebene in eine niedere Abstraktionsebene zu transformieren durch Verfeinerung unter Beibehaltung der Funktionalität (eventuell auch des Zeitverhaltens) Verifikation/Validation der Beschreibung auf den unterschiedlichen Ebenen module1 if (a<10)... ALU & & module2 var x:int... 1 MUX Systementwurf in der Realität Systemebene Hochsprache Asemblersprache Maschinensprache Algorithmische Ebene Register-Transfer-Ebene Gatter-Ebene Transistor-Ebene Layout-Ebene 18

19 Einführung Motivation Klassifikation von Systemen Modellbildung Systementwurf Systembeschreibungssprachen Was macht eine Systembeschreibungssprache aus Modularisierung Systeme bestehen aus vielen Teilkomponenten... Struktur (Hierarchie)... die strukturell angeordnet sind,... Parallelität... die parallel arbeiten,... Zeitmodell... die Zeit verbrauchen... Kommunikation... und die miteinander kommunizieren. 19

20 Abstraktionsebene verschiedener Sprachen Systemebene Algorithmen Register-Transfer Gatter BLIF EDIF Verilog VHDL Esterel SDL SystemC Transistor Layout Spice Verilog Modularisierung Schlüsselwort: module Struktur/Hierarchie Instantiierung von Submodulen Strukturelle Verschaltung von Modulen durch Drähte Parallelität jedes Modul arbeitet parallel außerdem innerhalb von Modulen: fork... join Zeitmodell (ereignis-)diskretes Zeitmodell asynchrone Ausführung Kommunikation Signale, Events (input, output, wire, event,...) 20

21 SystemC Modularisierung Schlüsselwort: SC_MODULE Struktur/Hierarchie Instantiierung von Submodulen mit new Strukturelle Verschaltung von Modulen Parallelität jedes Modul kann mehrere statische Threads haben: SC_THREAD, SC_CTHREAD, SC_METHOD Zeitmodell (ereignis-)diskretes Zeitmodell asynchrone Ausführung Kommunikation Kanäle und Interfaces, z.b. sc_signal, sc_handshake,... Esterel Modularisierung Schlüsselwort: module Struktur/Hierarchie dynamische Instantiierung von Threads/Modulen durch run Parallelität Ausführung paralleler Aktivitäten: act1 act2 Zeitmodell diskretes Zeitmodell synchrone Ausführung aller aktiven Threads Kommunikation Signale (input, output, signal) 21

22 SDL (specification and description language) Modularisierung Blöcke und Prozesse Struktur/Hierarchie Blöcke bestehen aus Unterblöcken und Prozessen Parallelität jeder Prozeß arbeitet parallel dynamisches Erzeugen von Prozessen Zeitmodell diskretes Zeitmodell, asynchrone Ausführung Kommunikation Kanäle (Eventqueues) 22