Porenausbildung in großflächigen Weichlötverbindungen am Beispiel von Leistungsmodulen

Transkript

1 17. Werkstofftechnisches Kolloquium, Chemnitz, Porenausbildung in großflächigen Weichlötverbindungen am Beispiel von Leistungsmodulen S. Weis, V. Fedorov, B. Wielage Institut für Werkstoffwissenschaft und Werkstofftechnik, TU Chemnitz J. Lutz, L. Tinschert Elektrotechnisches Institut, TU Chemnitz Abstract Weichlöten wird derzeit für die Herstellung von Leistungsmodulen als Standardverfahren verwendet. Es kommt sowohl bei der Verbindung zwischen Si-Chip und DCB- Substrat (Direct Copper Bonded) als auch zwischen DCB-Substrat und Grundplatte zum Einsatz. Aufgrund von Poren in den Lötverbindungen kann es während der betriebsbedingten Erwärmung der Module zur Bildung von Mikro- und Makrorissen und als Folge zum Versagen des ganzen Leistungsmodules kommen. Untersucht wird die Porenausbildung in den großflächigen Lötverbindungen mittels Licht- und Ultraschallmikroskopie, um einen optimalen Lötprozess zu entwickeln. 1 Einleitung Elektronische Leistungsbauelemente wie beispielsweise IGBTs (insulated gate bipolar transistor) finden in der heutigen Zeit verstärkt Einsatz in der Elektronikindustrie. Als Standardprozess zum Fügen der leistungselektronischen Komponenten wird das Weichlöten eingesetzt. Das Versagen der Leistungsmodule während des Betriebs tritt am häufigsten in den großflächigen Lötverbindungen auf. Aufgrund der zyklischen Schaltvorgänge entsteht eine elektrische Verlustleistung, die zur Erwärmung führt. Es kommt zur Ausbildung eines Temperaturprofils über dem Chip mit einem Maximum in der Chipmitte. Die großflächigen Lötverbindungen werden aufgrund der unterschiedlichen thermischen Ausdehnungskoeffizienten der verbundenen Werkstoffe geschädigt. Dies ist eine Folge der thermisch wechselnden Belastungen und der dabei auftretenden Kriech- und Ermüdungsvorgänge. Es treten Risse und Delaminationen auf. Dies führt zu einem Anstieg des thermischen Widerstandes der Verbindung und damit zur Erhöhung der Chiptemperatur. Die Rissbildung erfolgt meist ausgehend vom Rand der Lotschichten. Bei hoher Kühlleistung werden die Flächen zentral unter dem Chip deutlich stärker erwärmt, so dass eine Rissbildung auch in der Mitte der Lötstellen erfolgen kann. Diese sind die derzeit häufigsten Ausfallgründe von IGBT-Leistungsmodulen [1]. Außerdem ist die Rissentstehung auf die Qualität der Lötverbindungen zurückzuführen, die hauptsächlich vom verwendeten Lötprozess abhängig ist. Insbesondere bei großen Flächen können durch Gas- und Flussmitteleinschlüsse Fehlstellen (Lunker) und Poren in den Lötverbindungen entstehen, die Ausgangspunkte für die Schädigung sind. Die Fehlstellen- und Porenausbildung lässt sich mittels Ultraschallmikroskopie untersuchen und steht im Fokus der vorliegenden Arbeit. In [2] wurden bereits umfangreiche Untersuchungen zu unterschiedlichen Prozessvarianten und deren Auswirkungen auf die Qualität der Lötverbindungen durchgeführt. Dabei wurde ein Standardaufbau eines Leistungsmodules verwendet. Geringe Porenanteile wurden bei einer Löttemperatur von 250 C, 15 min Haltezeit und der Verwendung von SnAg3,5-Lotfolien erreicht.

2 Werkstofftechnisches Kolloquium, Chemnitz, Experimentelles In der vorliegenden Arbeit wurden ebenfalls Lötversuche mit dem Weichlot SnAg3,5 in Form von Paste und Folie im Muffelofen unter Argonatmosphäre durchgeführt. Im Vergleich zu dem in [2] verwendeten Prozess wurde ein zusätzlicher Prozessschritt zur weiteren Reduzierung des Porenanteils hinzugefügt. In Abb. 1 ist das Temperatur-Zeit-Regime des verwendeten Prozesses dargestellt. Zunächst wird der Ofen unter Argonatmosphäre auf die Löttemperatur von 250 C aufgeheizt. Während der Haltezeit und der Abkühlung bis unterhalb der Schmelztemperatur des Lotes von 221 C wird der Ofenraum evakuiert ( mbar), um Gas- und Flussmitteleinschlüsse aus den Lötverbindungen zu entfernen. Die weitere Abkühlung auf Raumtemperatur erfolgt wieder unter Argonatmosphäre. Abb. 1: Temperatur-Zeit-Regime des verwendeten Lötprozesses (Liquidustemperatur SnAg3,5: 221 C) Die Probenpräparation wird im Diagonalquerschliff analog zu [2] durchgeführt. Die Untersuchung der Porenausbildung erfolgt mittels Lichtmikroskopie und Ultraschallmikroskopie. Zur Einleitung des Schalls vom Prüfkopf in den Prüfling wird der Prüfling vollständig in Wasser (Koppelmedium) eingetaucht. Mit Hilfe eines rechnergesteuerten Manipulators wird der Prüfkopf über die zu prüfende Fläche geführt. Befindet sich im Prüfling eine Pore, wird der Ultraschall an der Pore reflektiert. Das Ergebnis wird in einer zweidimensionalen Darstellung (horizontales akustisches Schnittbild) entsprechend der zugehörigen Prüfkopfposition abgebildet [3 6]. 3 Ergebnisse und Diskussion Die lichtmikroskopischen Aufnahmen der Diagonalquerschliffe der Leistungsmodule sind in Abb. 2 dargestellt. Bei der Verwendung der Lotpaste treten in der Chiplötung viele Fehlstellen mit großer Ausdehnung auf, Abb. 2 a. Im Gegensatz dazu weist die Chip- und Substratlötung bei der Nutzung von Lotfolien keine ausgedehnten Fehlstellen auf. Trotzdem ist eine geringe Porenanzahl erkennbar, Abb. 2 b. Außerdem kommt es bei der Verwendung der Paste zu Schwankungen der Lötnahtdicke. Dies ist die Folge der teilautomatisierten Pastenapplikation.

3 17. Werkstofftechnisches Kolloquium, Chemnitz, 2014 Lot Chip 189 Chip Pore Pore DCB-Substrat Lot DCB-Substrat Cu-Grundplatte Cu-Grundplatte a) b) Abb. 2: Lichtmikroskopische Aufnahmen der Diagonalquerschliffe: Benutzung von a) Lotpaste; b) Lotfolie Um eine vollständige Information über die Bildung und Anordnung der Poren und Fehlstellen in den Lötverbindungen zu gewinnen, wurden die Lötstellen mittels Ultraschallmikroskop untersucht. Als dunkle Bereiche sind dabei die mit Lot benetzten Fügeflächen zu erkennen, Poren oder Fehlstellen erscheinen hell. Die gekennzeichneten Konturen geben jeweils die Abmessungen und die Lage von Chip bzw. DCBSubstrat wieder. Die Aufnahmen der mit Paste hergestellten Lötungen sind in Abb. 3 dargestellt. In der Chiplötung ist sichtbar, dass es nur über etwa 1/3 der Fläche zu einer Verbindung kommt, Abb. 3 b. In der Substratlötung sind vereinzelt Poren vorhanden, Abb. 3 c. An der linken unteren Ecke (Pfeil) ist eine Ansammlung von Fehlstellen erkennbar. Dies kann den Ausgangspunkt für einen horizontalen Riss in der Lotverbindung darstellen. Bedingt durch die thermomechanische Alterung der Verbindung während des Betriebes des Leistungsmoduls kommt es dann zum Rissfortschritt und schließlich zum Ausfall des gesamten Bauelements. a) b) c) Abb. 3: Ultraschallmikroskopische Aufnahmen der Lötungen bei der Nutzung der Lotpaste Die Aufnahmen der mit Lotfolie hergestellten Lötungen sind in Abb. 4 dargestellt. Bei der Chiplötung ist im Vergleich zu der zuvor erläuterten Variante mit Lotpaste eine deutlich geringere Porenanzahl vorhanden, Abb. 4 b. In den durch die Pfeile gekennzeichneten Bereichen (Chipecken) ist jedoch auch hier die Verbindung fehlerhaft. Die Substratlötung weist eine Vielzahl kleiner und wenige größere Poren auf, Abb. 4 c. Auch hier besteht die Gefahr einer Anrissbildung in Folge der thermomechanischen Belastung im Betrieb.

4 Werkstofftechnisches Kolloquium, Chemnitz, 2014 a) b) c) Abb. 4: Ultraschallmikroskopische Aufnahmen der Lötungen bei der Nutzung der Lotfolie In Ergänzung zur qualitativen Bewertung der Ultraschallmikroskopaufnahmen wurde der Porenanteil mittels digitaler Bildanalyse bestimmt. Abbildung 5 stellt den Vergleich der Ergebnisse von Chip- und Substratlötungen der bereits im Querschliff untersuchten Proben für die beiden Lotapplikationsformen gegenüber. Mit der Lotfolie sind bei beiden Lötungen geringe Porenanteile < 20 % vorhanden. Bei der Paste wird bei der Chiplötung nur eine unzureichende Verbindung erreicht. Ursächlich ist die Metallisierung des Chips. Die Substratlötungen unterscheiden sich nicht wesentlich. Abb. 5: Porenanteil in Abhängigkeit der Lotapplikationsform (Messunsicherheit 5 %) 4 Zusammenfassung und Ausblick Untersucht wurden unterschiedliche Lotapplikationsformen (Lotpaste und Lotfolie) von SnAg3,5 zum Löten von Leistungsbauelementen. Dabei wurden sowohl Verbindungen zwischen Chip und DCB-Substrat (Chiplötung) als auch zwischen DCB- Substrat und Grundplatte (Substratlötung) betrachtet. Zur Charakterisierung kam die Licht- und die Ultraschallmikroskopie zum Einsatz. Vor allem bei der Chiplötung zeigen sich deutliche Unterschiede in der Verbindungsqualität bzw. dem Porenanteil. Die Verwendung einer Lotfolie erzielt wesentlich bessere Ergebnisse. Bei der Substratlötung sind ähnliche Porenanteile zu beobachten.

5 17. Werkstofftechnisches Kolloquium, Chemnitz, Danksagung Die Autoren bedanken sich bei der Deutschen Forschungsgemeinschaft (DFG) für die Förderung der vorgestellten Arbeiten unter den Projektnummern WI 688/93-1 und LU 875/7-1. Literatur [1] Thoben, M.: Zuverlässigkeit von großflächigen Verbindungen in der Leistungselektronik. Dissertation, Fortschritts-Bericht VDI, Reihe 9, Nr. 363, Düsseldorf: VDI Verlag, 2002 [2] Wielage, B.; Weis, S.; Fedorov, V.; Lutz, J.; Steinhorst, P.; Poller, T.: Löten von leistungselektronischen Bauelementen. Werkstoffe und werkstofftechnische Anwendungen 50 (2013), S [3] Kubota, J.; Musha, Y.; Takahashi, M.: Imaging flaws in soldered joints of integrated circuits using an ultrasound electronic scanning technique. Ultrasonics, Ferroelectrics and Frequency Control, IEEE Transactions 39 (1992), S [4] Winkler-Budenhofer U. C.: Scanning Acoustic Microscopy zur Beurteilung von neu gebildetem Knochen. Dissertation, Ludwig-Maximilians-Universität München, 2007 [5] Marinello, F.; Passeri, D.; Savio E.: Acoustic scanning probe microscopy. Berlin Heidelberg: Springer, 2013 [6] Weiss, M.: Ultraschallmikroskopie zur frühzeitigen Detektion von Alterungserscheinungen bei kurzzeitbewitterten Korrosionsschutz-Beschichtungen. Masterarbeit, Fachhochschule Wiener Neustadt, 2013