Rechnerarchitektur. Marián Vajteršic und Helmut A. Mayer
|
|
|
- Joseph Schneider
- vor 5 Jahren
- Abrufe
Transkript
1 Rechnerarchitektur Marián Vajteršic und Helmut A. Mayer Fachbereich Computerwissenschaften Universität Salzburg und Tel.: und Mai / 130
2 Die DLX-Maschine 88 / 130
3 Die DLX-Maschine Zielsetzungen für einen konkreten Prozessor (aufgrund der Überlegungen aus dem vorigen Kapitel) Einfache Load-Store-Architektur Befehlscode fester Länge (Befehlssatz für effiziente Pipeline) Befehlssatz für effiziente Compiler Eine hypothetische (nicht kommerziell erhältliche) Maschine, die einen repräsentativen Durchschnitt vieler realer Prozessoren darstellt: AMD 29K, DEC station 3100, HP 850, IBM 801, Intel i860, MIPS M/120A, MIPS M/1000, Motorola 88K, RISC I, SGI 4D/60, SPARC station-1, SUN-4/110, SUN-4/260 Alle Zahlen addieren und Durchschnitt bilden: 560 = DLX 89 / 130
4 Die DLX-Maschine Prozessor-Simulatoren: Online-DLX-Simulator, basierend auf dlxsim: dlxsim: Unix-Programm mit Command-Line-Interface opendlx WinDLX: 16-Bit-Windows-Programm mit GUI Weitere Unterlagen: Kurze Einführung in die Assemblerprogrammierung in DLX: Kurzübersicht der DLX-Befehle: 90 / 130
5 DLX-Befehlssatz Register DLX beinhaltet Bit-Register: GPR (General Purpose Register) bezeichnet mit R0, R1,..., R31 R0 = 0 (immer) (Ein Laden dieses Registers bleibt ohne Wirkung.) Zusätzlich noch Bit-Floating-Point-Register (FPR) F0, F1,..., F31 (Diese können auch im 64-Bit-Modus angesprochen werden: Double Precision) Wenn als Double verwendet: Alle geraden Registernummern werden verwendet, wobei die ungeraden das LSWord der Zahl im Double-Format beinhalten. 16 Double-Precision-Register-Paare: MSW LSW / 130
6 DLX-Befehlssatz Datentypen Alle Datentypen: 8-64 Bit (Byte, Halbwort, Wort, Doppelwort) können adressiert werden. Die Operationen der DLX arbeiten ausschließlich mit Operanden mit 32 Bit (Integer oder Float) und 64 Bit (Double). Werden Bytes oder Halbworte geladen, werden die unberührten Stellen des Registers (von links) entweder mit 0 aufgefüllt (unsigned) oder erweitert (vorzeichenrichtig) (signed). 92 / 130
7 Adressierung des DLX-Speichers Byte-adressierbar. (Wort hat 4 Bytes, also hat das nächste Wort die Adresse (neu) = Adresse (alt) + 4.) Ausgerichtet (aligned). Im Big Endian Format (höherwertiges Byte (MSB) zuerst). Adressierungsmodi (wird später näher spezifiziert) Befehlsformat (wird später näher spezifiziert) 93 / 130
8 DLX-Befehlssatz Datentransfer LB Lade Byte signed LBU Lade Byte Unsigned SB Store Byte 32 Bit: 8 Bit 8 Bit 8 Bit 8 Bit signed: oder: unsigned: LBU R1, 100(R2): Hole Byte von R in R1 unsigned LH, LHU, SH: Lade oder speichere Halbwort signed oder unsigned LH R3, 100(R1): Hole Halbwort von R signed nach R3 94 / 130
9 DLX-Befehlssatz Datentransfer (Fortsetzung) LW, SW: Lade oder speichere Wort (man braucht nicht signed bzw. unsigned, da alles verbraucht wird) SW 100(R2), R1: Speichere Wort aus R1 nach Memory-Stelle mit Adresse R LF, LD, SF, SD: Lädt und speichert Floats und Doubles (Warum braucht man eigene Befehle? Weil eigene Float-Register.) LD F2, 100(R2): Holt Double von R nach F2 (MSByte) und F3 (LSByte) (für Double sind nur gerade Register erlaubt) 95 / 130
10 DLX-Befehlssatz Moves MOVEI2S, MOVES2I: Transferiert Daten zwischen GPRs und Spezialregister MOVF, MOVD: Transferiert Daten zwischen FPRs 96 / 130
11 Beispiele (Datentransfer) LW R1, 30(R2): Load Word signed/unsigned R1 32 M[30 + R2] LW R1, 1000(R0): Load Word R1 32 M[ ] LB R1, 40(R3): Load Byte (signed) R1 32 (M[40 + R3] 7) 24 ##M[40 + R3] LBU R1, 40(R3): Load Byte (unsigned) R ##M[40 + R3] LH R1, 40(R3): Load Halfword signed R1 32 (M[40 + R3] 7) 16 ##M[40 + R3]##M[41 + R3] LHU R1, 40(R3): Load Halfword unsigned R ##M[40 + R3]##M[41 + R3] LF F0, 50(R3): Load Float signed/unsigned F 0 32 M[50 + R3] LD F0, 50(R2): Load Double F 0##F 1 64 M[50 + R2] 97 / 130
12 Beispiele (Datentransfer) SW 500(R4), R3: Store Word signed/unsigned M[500 + R4] 32 R3 SF 40(R3), F0: Store Float M[40 + R3] 32 F 0 SD 40(R3), F0: Store Double M[40 + R3] 32 F 0 M[44 + R3] 32 F 1 SH 502(R2), R3: Store Halfword M[502 + R2] 16 R SB 41(R3), R2: Store Byte M[41 + R3] 8 R / 130
13 Beispiele (Datentransfer) MOVF F3, F7: Kopiere F7 nach F3 Oder: SF 100(R2), F7: F 7 M[R ] LF F3, 100(R2): F 3 M[R ] MOVFP2I, MOVI2FP: Datentransfer zwischen FPRs und GPRs MOVFP2I R1, F2: Kopiere F2 nach R1 (man kopiert die Zahl in IEEE-Darstellung nach R1) 99 / 130
14 Arithmetik und Logik ADD: Addiert Register signed ADDI: Addiert Immediate signed ADDU: Addiert Register unsigned ADDUI: Addiert Immediate unsigned ADD R3, R2, R1: R1 + R2 nach R3 (signed) (wenn MSB gesetzt: negative Zahl) SUB: Subtrahiert Register signed SUBI: Subtrahiert Immediate signed SUBU: Subtrahiert Register unsigned SUBUI: Subtrahiert Immediate unsigned SUBI R3, R2, #42: R2 42 nach R3 (signed) 100 / 130
15 Arithmetik und Logik MULT, MULTU, DIV, DIVU: Multipliziert/dividiert FPRs signed, unsigned (nur Floating-Point-Multiplikationen möglich) MULT F3, F2, F1: F 1 F 2 nach F 3 (signed) AND, ANDI: Logisches Und (auch mit Immediate) ANDI, R3, R2, #16: Bit 4 von R2 nach R3 b 4 b 3 b 2 b 1 b OR, ORI, XOR, XORI: Logisches OR, XOR (immediate) 101 / 130
16 Control (Steuerung) BEQZ, BNEZ: Branch, wenn GPR (General Purpose Register) gleich/ungleich 0 BNEZ R3, LOOP: Springe nach LOOP (Marke) wenn R3 ungleich 0 Alle Schleifen (While, For) sind mit diesen Anweisungen realisiert. 102 / 130
17 Beispiel (Schleife) (Die Speicherzellen werden mit 0 gefüllt.) ADD R1, R0, #100 R1 = 100 loop: SUB R1, R1, #4 R1 erniedrigen (um 4 Bytes = 1 Word) SW 100(R1), R0 M[100 + R1] 32 0 BNEZ R1, LOOP Sprung solange R Durchlauf: Speicherzellen , 197, 198, 199 mit 0 gefüllt 2. Durchlauf: Speicherzellen , 193, 194, 195 mit 0 gefüllt 25. Durchlauf: Zellen , 101, 102, 103 mit 0 gefüllt R1 = 0 kein Sprung nach LOOP, Programm wird fortgesetzt 103 / 130
18 Control (Steuerung) BFPT, BFPF: Branch entsprechend Compare Bit in FP (Statusregister) (FPSR) BFPT LOOP: Springe nach Marke LOOP, wenn FPSR true (wenn FP-Flag gesetzt: Springe nach LOOP) J, JR: Sprung absolut (26 Bit) oder Register JR R1: Springe nach Adresse in R1 JAL (Jump And Link), JALR (Jump And Link Register): Sprung, speichere PC + 4 in R31 (Link) JAL PROC: Rufe Prozedur PROC, Rücksprung-Adresse in R / 130
19 Beispiele J NAME: Jump PC NAME, wobei ((PC + 4) 2 25 ) NAME < ((PC + 4) ) JAL NAME: Jump And Link R31 PC + 4; PC NAME, wobei ((PC + 4) 2 25 ) NAME < ((PC + 4) ) JALR R2: Jump And Link Register R31 PC + 4; PC R2 JR R3: Jump Register PC R3 BEQZ R4, NAME: Branch Equal Zero IF(R4=0) PC NAME, wobei ((PC + 4) 2 25 ) NAME < ((PC + 4) ) BNEZ R4, NAME: Branch Not Equal Zero IF(R4!=0) PC NAME, wobei ((PC + 4) 2 25 ) NAME < ((PC + 4) ) 105 / 130
20 Control (Steuerung) Bei allen direkten Sprüngen wird die Zieladresse durch einen relativen Offset zum Befehlszähler mit einer Wortbreite von 16 oder 26 Bit kodiert. Dadurch sind direkte Sprünge außerhalb eines Radius von ±2 15 bzw. ±2 25 nicht möglich. Für Sprünge außerhalb dieses Radius bzw. für absolute Sprünge muss ein indirekter Sprungbefehl (JR) verwendet werden. 106 / 130
21 Schiebeoperationen SLL, SRL, SLLI, SRLI, SRA, SRAI: Logisches, arithmetisches Schieben (I: Immediate) SLLI R3, #3: Schiebe R3 um 3 Stellen nach links, 0 von rechts SRA R3, R2: Verschiebe R3 um R2 nach rechts, Vorzeichen von links S, S I: Prüfen einer Bedingung LT, GT, LE, GE, EQ, NE SEQ R3, R2, R1: Setze R3, wenn R1 = R2 (wenn gleich: 1, wenn ungleich: 0) SLTI R3, R2, #10: Setze R3, wenn R2 < / 130
22 Shift-Operationen (SRL, SLL, SRA, SLA ) Beim Arithmetischen Shift (A): Die hereingeschobenen Stellen werden mit dem Vorzeichenbit aufgefüllt. Gilt nur für Schieben nach rechts (weil Schieben des Vorzeichens nach links keinen Sinn hat). Deswegen ist SLA in DLX nicht definiert. Beim Logischen Shift (L): Die hereingeschobenen Stellen werden stets mit 0 aufgefüllt. 108 / 130
23 SRL (Shift Right Logical) Es gilt für x positiv: x SRL(x) = 2 ( x 2 bezeichnet die nächst-kleinere ganze Zahl zum Bruch x 2 ). Beispiel: (x(1) = x (2) ) = x = 0111 = 7 SRL(x) = 0011 = 3 = 7 2 = 3.5 Bemerkung: Für negative Zahlen gilt das nicht: x(1) = 1 = 1110 SRL(x (1) ) = 0111 = = 0.5 = 1 x(2) = 2 = 1110 SRL(x (2) ) = 0111 = = / 130
24 SLL (Shift Left Logical) Es sei x in n-bit-darstellung. Es gilt für x positiv: x < 2 n 2 x (2) negativ: x 2 n 2 SLL(x) = 2x. Beispiel: n = 4 (x(1) = x (2) ) = x = 0011 = 3(< = 4) SLL(x) = 0110 = 6(= 2 3) x (2) = 1100 = 4(= 8 + 4), ( 4 = = 4) SLL(x) = 1000 = 8(= 2 ( 4)) x(2) = 1111 = 1(= ), ( 1 > = 4) SLL(x) = 1110 = 2(= 2 ( 1)) 110 / 130
25 SLL (Shift Left Logical) Bemerkung 1: Es gilt nicht für x (1) x (1) = 1001 = 6 SLL(x) = 0010 = 2 2 ( 6) x(1) = 1100 = 3 SLL(x) = 1000 = 7 2 ( 3) Bemerkung 2: Es gilt nicht für x (2), wobei x < 2 n 2 x(2) = 1011 = 5, ( 5 < = 4) SLL(x) = 0110 = 6 2 ( 5) Bemerkung 3: Es gilt nicht für x 2 n 2 x = 0100 = 4, (4 = = 4) 8 (2-Komplement) SLL(x) = 1000 = 7 (1-Komplement) x = 0111 = 7, (7 > 4) 2 (2-Komplement) SLL(x) = 1110 = 1 (1-Komplement) = / 130
26 SRA (Shift Right Arithmetical) 1. Für x positiv oder negativ (im 2-Komplement) gilt: x SRA(x) = 2 ( x 2 bezeichnet die nächst-kleinere ganze Zahl zum Bruch x 2 ). 2. Für x negativ (im 1-Komplement) gilt: x SRA(x) = 2 ( x 2 bezeichnet die nächst-größere ganze Zahl zum Bruch x 2 ). 112 / 130
27 SRA (Shift Right Arithmetical) Beispiel: 1. x = 0111 = 7 SRA(x) = 0011 = 3 = 7 2 = 3.5 x = 0010 = 2 SRA(x) = 0001 = 1 = 2 2 = 1 x (2) = 1111 = 1 SRA(x) = 1111 = 1 = 2 1 = 0.5 x(2) = 1100 = 4 SRA(x) = 1110 = 2 = 2 4 = 2 2. x(1) = 1000 = 7 SRA(x) = 1100 = = 3 = 2 7 = 3.5 x(1) = 1101 = 2 SRA(x) = 1110 = = 1 = 2 2 = / 130
28 Floating Point ADDF, ADDD: Addiere Floats, Doubles ADDD F8, F4, F6: Addiere Doubles in F4 und F6 nach F8 SUBF, SUBD: Subtrahiere Floats, Doubles MULTF, MULTD: Multipliziere Floats, Doubles DIVF, DIVD: Dividiere Floats, Doubles CVTx2y: Konvertiere Integer, Float, Double CVTF2I F2, F3: Wandle Float in F3 zu Integer in F2 F, D: Vergleiche Floats, Doubles LT, GT, LE, GE, EQ, NE GED F4, F6: Compare Bit im Floating Point Status Register wird gesetzt, wenn F 4 F 6 (F 4, F 6: Doubles) 114 / 130
29 Floating Point: Besonderheiten Die Multiplikation und Division wird (ausnahmslos) von der Floating-Point-Unit durchgeführt die Zahlen müssen in FPRs stehen. Die Rücksprungadresse eines Prozeduraufrufs wird mit dem Befehl JAL (immer) in R31 abgelegt. Es gibt im Befehlssatz der DLX nicht explizit: 1. Laden einer Konstanten in ein Register 2. Verschieben eines Datums von einem GPR in ein anderes (Register Move). Beide Befehle kann man implizit mit dem Nullregister R0 ausführen: 1. ADDI R1, R0, #5: Lade R1 mit 5 d. h. R = 5 2. ADD R1, R0, R2: Kopiere (Move) R2 nach R1 d. h. R1 0 + R2 = R2 115 / 130
30 Trap Trap: Jump, der immer auf (systemabhängige) vordefinierte Stelle im Speicher springt (Betriebssystem) BS TRAP 5,10 springe an Stelle 5 im Betriebssystem und führe Anweisung 10 aus 116 / 130
31 Beispiel Betrag in ATS: x Betrag in EUR: y Wechselweise umwandeln, 2 Speicherstellen (WORD) ATS_BETRAG (WORD) EUR_BETRAG (WORD) FACTOR Mögliche Speicherstellen haben symbolische Namen (Aufgabe EUR_BETRAG in Adresse umzuwandeln übernimmt Assembler) LF F1, EUR_BETRAG Load Inhalt der Adresse EUR_BETRAG nach F1 LF F3, FACTOR Load Inhalt der Adresse FACTOR nach F3 MULTF F2, F1, F3 Berechne ATS SF ATS_BETRAG, F2 Store F2 in die Adresse ATS_BETRAG im Speicher 117 / 130
32 Integer Benchmark Integer Benchmark-Messungen (Benchmark: Typische Programme, mit denen die Performance gemessen wird) Integer Benchmark: Nur ALU-Befehle, z. B. Primzahlen suchen, Textverarbeitungsprogramm, Character-/Stringverarbeitung (fast immer mit ALU/Integer) ergaben, dass für die DLX-Maschine 80% aller Befehle von nur fünf Befehlen abgedeckt wird: LOAD (26%), BRANCH (17%), ADD (14%), COMPARE (14%), STORE (9%). 118 / 130
33 Adressierungsmodi in DLX Die einzelnen generischen (G) Adressierungsmodi (Kapitel: Rechnerarchitektur) werden in DLX (D) mit Hilfe von LW (Load Word), ADD (Addition) und ADDI (Addition Immediate) Befehlen veranschaulicht: Direkte Adressierung G: MOVE R1, 100 D: LW R1, 100(R0) (Hole Inhalt der absoluten Adresse (Hole Wort von Adresse 100 nach 100 nach R1) R1) 119 / 130
34 Adressierungsmodi in DLX Indirekte Adressierung Memory Deferred: G: MOVE R1, (1000) (Hole Inhalt der Adresse, die auf Adresse 1000 steht, nach R1) Register Deferred: G: MOVE R1, (R2) (Hole Inhalt der Adresse, die in R2 steht, nach R1) D: (Über zwei Befehle gemacht) LW R5, 1000(R0) LW R1, 0(R5) (Hole Wort von Adresse 1000 nach R5 und danach hole Wort aus der Adresse in R5 nach R1) D: LW R1, 0(R2) (Hole Wert aus der Adresse R2 nach R1) 120 / 130
35 Adressierungsmodi in DLX Indirekte Adressierung (Fortsetzung) Displacement: G: MOVE R1, 100(R2) (Hole Inhalt der Adresse R nach R1) Indexed: G: MOVE R1, (R2+R3) (Hole Inhalt der Adresse R2 + R3 nach R1) D: LW R1, 100(R2) (Hole Wert aus der Adresse 100+R2 nach R1) D: (Über zwei Befehle gemacht) ADD R4, R2, R3 LW R1, 0(R4) (Speichere den Wert von R2 +R3 in R4 und danach hole den Wert aus der Speicherstelle, die in R4 abgelegt ist, nach R1) 121 / 130
36 Adressierungsmodi in DLX Immediate Adressierung G: MOVE R1, #100 (Lade R1 mit der Zahl 100) D: ADDI R1, R0, #100 (Addiere R0 mit 100 und schreibe das Ergebnis (100) in R1) 122 / 130
37 Format von Befehlen des DLX-Befehlssatzes Es gibt drei Typen von DLX-Befehlen: I, R, J I-Typ 6 Bit 5 Bit 5 Bit 16 Bit Befehlsformat: Opcode RS RD Immediate I-Typ codiert: LOAD (RD wird mit dem Wert der Speicherstelle RS + Immediate geladen) RD MEM[RS + Immediate] Beispiel: LW R5, 10(R2) RD Imm RS 123 / 130
38 Format von Befehlen des DLX-Befehlssatzes I-Typ (Fortsetzung) STORE (Inhalt des RD-Registers wird in der Speicherstelle RS + Immediate gespeichert) MEM[RS + Immediate] RD Beispiel: SW 10(R3), R1 Imm RS RD Alle Immediate-Befehle (Die Operanden in RS und Immediate werden durch die Operation in Opcode zusammen verknüpft und das Ergebnis in RD abgelegt) RD RS OP Immediate Beispiel: ADDI R1, R2, #5 RD RS Imm 124 / 130
39 Format von Befehlen des DLX-Befehlssatzes I-Typ (Fortsetzung) Conditional Branch Befehle (RS: Register, RD: nicht benutzt) (Wenn die Branchbedingung COND für RS erfüllt ist, dann wird auf die Adresse PC + Immediate gesprungen) IF COND(RS) THEN PC MEM[PC + Immediate] Beispiel: BEQZ R1, 100 COND RS Imm 125 / 130
40 Format von Befehlen des DLX-Befehlssatzes I-Typ (Fortsetzung) JR (Jump Register) und JALR (Jump And Link Register) (RD = 0, RS-Register, Immediate = 0) JR (Im Register RS ist die Adresse, zu welcher gesprungen wird) PC MEM[RS] Beispiel: JR R31 RS JALR (Speichere die Rücksprungadresse PC + 4 in R31 und springe nach Adresse in RS) R31 PC + 4 Beispiel: JALR R2 PC MEM[RS] RS 126 / 130
41 Format von Befehlen des DLX-Befehlssatzes R-Typ 6 Bit 5 Bit 5 Bit 5 Bit 11 Bit Befehlsformat: Opcode RS1 RS2 RD Func R-Typ codiert: Register-Register ALU-Befehle (Die Operanden stehen in Quellregistern RS1 und RS2 und das Ergebnis der Operation Func wird in RD abgelegt) RD RS1 FUNC RS2 Beispiel: ADD R1, R2, R3 Func RD RS1 RS2 127 / 130
42 Format von Befehlen des DLX-Befehlssatzes R-Typ (Fortsetzung): MOVxxx Befehle (Kopiere RS1-Register in RD-Register) RD RS1 Beispiel: MOVF F2, F4 RD RS1 128 / 130
43 Format von Befehlen des DLX-Befehlssatzes J-Typ 6 Bit 26 Bit Befehlsformat: Opcode PC Offset J-Typ codiert: J (Jump) und JAL (Jump And Link) J (Sprung zur Adresse PC + Offset (26 Bit für Codierung von Offset vorhanden) PC PC + Offset Beispiel: J TARGET (= PC + Offset) JAL (Speichere die Rücksprungadresse PC + 4 in R31 und springe zur Adresse PC + Offset) Beispiel: JAL TARGET (= PC + Offset) 129 / 130
44 Format von Befehlen des DLX-Befehlssatzes J-Typ (Fortsetzung): TRAP (Sprung zu einer Betriebssystem-Routine) 130 / 130
DLX Befehlsübersicht
DLX sübersicht 1 Instruktionen für den Daten-Transfer Daten können mit folgenden en zwischen Registern und dem Speicher oder zwischen Integer- und Fließkomma-Registern ausgetauscht werden. Der einzige
Arithmetik, Register und Speicherzugriff. Grundlagen der Rechnerarchitektur Assembler 9
Arithmetik, Register und Speicherzugriff Grundlagen der Rechnerarchitektur Assembler 9 Arithmetik und Zuweisungen Einfache Arithmetik mit Zuweisung C Programm: a = b + c; d = a e; MIPS Instruktionen: Komplexere
Assembler am Beispiel der MIPS Architektur
Assembler am Beispiel der MIPS Architektur Frühere Einsatzgebiete MIPS Silicon Graphics Unix Workstations (z. B. SGI Indigo2) Silicon Graphics Unix Server (z. B. SGI Origin2000) DEC Workstations (z.b.
Computersysteme. Serie 11
Christian-Albrechts-Universität zu Kiel Institut für Informatik Lehrstuhl für Technische Informatik Prof.Dr. Manfred Schimmler Dr.-Ing. Christoph Starke M.Sc. Vasco Grossmann Dipl.-Inf. Johannes Brünger
Grundlagen der Rechnerarchitektur. MIPS Assembler
Grundlagen der Rechnerarchitektur MIPS Assembler Übersicht Arithmetik, Register und Speicherzugriff Darstellung von Instruktionen Logische Operationen Weitere Arithmetik Branches und Jumps Prozeduren 32
Beispiel: A[300] = h + A[300]
![Beispiel: A[300] = h + A[300]](/thumbs/64/50623228.jpg "Beispiel: A[300] = h + A[300]")
Beispiel: A[300] = h + A[300] $t1 sei Basisadresse von A und h in $s2 gespeichert. Assembler Code? Maschinen Code (der Einfachheit halber mit Dezimalzahlen)? op rs rt rd adr/shamt funct Instruktion Format
Weitere Arithmetik. Grundlagen der Rechnerarchitektur Assembler 33
Weitere Arithmetik Grundlagen der Rechnerarchitektur Assembler 33 Die speziellen Register lo und hi Erinnerung: ganzzahliges Produkt von zwei n Bit Zahlen benötigt bis zu 2n Bits Eine MIPS Instruktion
Darstellung von Instruktionen. Grundlagen der Rechnerarchitektur Assembler 21
Darstellung von Instruktionen Grundlagen der Rechnerarchitektur Assembler 21 Übersetzung aus Assembler in Maschinensprache Assembler Instruktion add $t0, $s1, $s2 0 17 18 8 0 32 6 Bit Opcode Maschinen
Notwendigkeit für andere Instruktionsformate
Notwendigkeit für andere Instruktionsformate add $t0, $s1, $s2 op rs rt rd shamt funct 6 Bit 5 Bit 5 Bit 5 Bit 5 Bit 6 Bit R Typ? lw $t0, 32($s3) I Typ Opcode 6 Bit Source 5 Bit Dest 5 Bit Konstante oder
Zusammenfassung: Grundlagen der Informatik Zahlensysteme, b-adische Darstellung, Umrechnung Beispiel: Umrechnung von ( ) 10 ins Dualsystem
Zusammenfassung: Grundlagen der Informatik - Seite von 6 Zusammenfassung: Grundlagen der Informatik Zahlensysteme, b-adische Darstellung, Umrechnung Beispiel: Umrechnung von (69.59375) 0 ins Dualsystem
Die DLX-560 Befehlssatzarchitektur
Die DLX-560 Befehlssatzarchitektr As dem vorangegangenen Kapitel haben wir eine Reihe von Lehren gezogen, die wir jetzt in einer Beispielarchitektr msetzen wollen: DLX, asgesprochen dele Was sind diese
Computersysteme. Die DLX-560 Architektur
Comptersysteme Die DLX-560 Architektr 1 Dr.-Ing. Christoph Starke Lehrsthl für Technische Informatik Institt für Informatik Christian Albrechts Universität z Kiel Tel.: 8805337 E-ail: chst@informatik.ni-kiel.de
28. März Name:. Vorname. Matr.-Nr:. Studiengang
Klausur 28. März 2011 Name:. Vorname Matr.-Nr:. Studiengang Hinweise: Bitte füllen Sie vor dem Bearbeiten der Aufgaben das Deckblatt sorgfältig aus. Zur Klausur zugelassen sind ausschließlich Schreibutensilien,
2. Teilklausur Informatik II
1. Aufgabe (4 + 6 Punkte) Beweise: n (a) i = (b) i=0 n i 2 = i=0 n (n + 1) 2 n (n + 1) (2n + 1) 6 2. Aufgabe (10 Punkte) Seien a, b {0, 1} n. Wir definieren: a < lex b i {0,..., n 1} : a[n 1 : i + 1] =
Kap.2 Befehlsschnittstelle. Prozessoren, externe Sicht
Kap.2 Befehlsschnittstelle Prozessoren, externe Sicht 2 Befehlsschnittstelle 2.1 elementare Datentypen, Operationen 2.2 logische Speicherorganisation 2.3 Maschinenbefehlssatz 2.4 Klassifikation von Befehlssätzen
Computersysteme. Fragestunde
Computersysteme Fragestunde 1 Dr.-Ing. Christoph Starke Institut für Informatik Christian Albrechts Universität zu Kiel Tel.: 8805337 E-Mail: chst@informatik.uni-kiel.de 2 Kurze Besprechung von Serie 12,
RO-Tutorien 15 und 16
Tutorien zur Vorlesung Rechnerorganisation Tutorienwoche 5 am 25.05.2011 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft
The DLX-560 Instruction Architecture
The DLX-560 Instrction Architectre We have learnt several things in the previos chapter and now we want to apply them by implementing them in an eample architectre: DLX, prononced as dele What are the
Computersysteme. Die DLX-560 Architektur
Comptersysteme Die DLX-560 Architektr 1 Dr.-Ing. Christoph Starke Lehrsthl für Technische Informatik Institt für Informatik Christian Albrechts Universität z Kiel Tel.: 8805337 E-ail: chst@informatik.ni-kiel.de
DLX-Assembler-Programmierung Kutil, 2010
DLX-Assembler-Programmierung Kutil, 200 Es gibt mehrere Simulatoren für den DLX-Prozessor. Erstens WinDLX, ein altes 6-Bit-Windows-Programm mit GUI und Dokumentation. Zweitens dlxsim, ein Unix-Programm
21. Februar Name:. Vorname. Matr.-Nr:. Studiengang
Klausur 21. Februar 2011 Name:. Vorname Matr.-Nr:. Studiengang Hinweise: Bitte füllen Sie vor dem Bearbeiten der Aufgaben das Deckblatt sorgfältig aus. Zur Klausur zugelassen sind ausschließlich Schreibutensilien,
Assembler Programmierung Motivation. Informatik II SS 2004 Teil 4: Assembler Programmierung. Assembler vs. Maschinensprache
Assembler Programmierung Motivation Informatik II SS 2004 Teil 4: Assembler Programmierung Was ist ein Programm? Eine Reihe von Befehlen, die der Ausführung einer Aufgabe dient Dazu wird das Programm sequentiell
32 Bit Konstanten und Adressierung. Grundlagen der Rechnerarchitektur Assembler 78
32 Bit Konstanten und Adressierung Grundlagen der Rechnerarchitektur Assembler 78 Immediate kann nur 16 Bit lang sein Erinnerung: Laden einer Konstante in ein Register addi $t0, $zero, 200 Als Maschinen
Datenpfad einer einfachen MIPS CPU
Datenpfad einer einfachen MIPS CPU Die Branch Instruktion beq Grundlagen der Rechnerarchitektur Prozessor 13 Betrachten nun Branch Instruktion beq Erinnerung, Branch Instruktionen beq ist vom I Typ Format:
TECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl
Unterstützung von Jump Tables
Unterstützung von Jump Tables Assembler Code: Label_ 1: Label_2: Label_n: Maschinen Code: 0x05342120: 1011010110 0x05443004: 0001011101 0x06756900: 0000111000 Jump Table Nr Label Adresse 0 Label_1 0x05342120
5.BMaschinensprache und Assembler
Die Maschinenprogrammebene eines Rechners Jörg Roth 268 5.BMaschinensprache und Assembler Die vom Prozessor ausführbaren Befehle liegen im Binärformat vor. Nur solche Befehle sind direkt ausführbar. So
ARM-Cortex-M4 / Thumb-2-Befehlssatz Adressierungsarten und arithmetische Operationen
ARM-Cortex-M4 / Thumb-2-Befehlssatz Adressierungsarten und arithmetische Operationen Aufgabenstellung: - das beigefügte Assembler-Programm schrittweise ausführen - sich mit der Handhabung der Entwicklungswerkzeuge
X ST Steuerndes Werk Y ST Z ST X R Z R
Computersysteme 8. Steuerwerke 8 Steuerwerke 8.1 Steuerwerk Wir kennen jetzt den Aufbau von Rechenwerken, z.b. einem Addierer oder einer logischen Einheit. In einem Computer müssen diese Einheiten aber
Lösungsvorschlag 9. Übung Technische Grundlagen der Informatik II Sommersemester 2009
Fachgebiet Rechnerarchitektur Fachbereich Informatik Lösungsvorschlag 9. Übung Technische Grundlagen der Informatik II Sommersemester 2009 Aufgabe 9.1: Dinatos-Algorithmus-Analyse Die folgenden Verilog-Zeilen
Klausur Mikroprozessortechnik 29. März 2010
Klausur Mikroprozessortechnik 29. März 2010 Name:... Vorname:... Matr.-Nr:... Studiengang:... Hinweise: Bitte füllen Sie vor dem Bearbeiten der Aufgaben das Deckblatt sorgfältig aus. Zur Klausur zugelassen
Rechnerarchitektur. Marián Vajteršic und Helmut A. Mayer
Rechnerarchitektur Marián Vajteršic und Helmut A. Mayer Fachbereich Computerwissenschaften Universität Salzburg marian@cosy.sbg.ac.at und helmut@cosy.sbg.ac.at Tel.: 8044-6344 und 8044-6315 30. Mai 2017
Sprungbefehle und Kontroll-Strukturen
Sprungbefehle und Kontroll-Strukturen Statusregister und Flags Sprungbefehle Kontrollstrukturen Das Status-Register 1 Register-Satz des ATmega128 Universal-Register (8Bit) R0..R15 16 Bit Program counter
RISC-Prozessoren (1)
RISC-Prozessoren (1) 1) 8 Befehlsklassen und ihre mittlere Ausführungshäufigkeit (Fairclough): Zuweisung bzw. Datenbewegung 45,28% Programmablauf 28,73% Arithmetik 10,75% Vergleich 5,92% Logik 3,91% Shift
TECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM. Die MARS Umgebung
Die MARS Umgebung MARS ist ein Simulationswerkzeug für MIPS Prozessoren Es enthält einen Assembler und eine Laufzeitumgebung Da das Wirtsystem (z.b. Windows) auf einem anderen Prozessor basiert, werden
DATEN UND BEFEHLSFORMATE, ADDRESSIERUNGSARTEN UND MASCHINEN- PROGRAMMIERUNGSKONZEPTE
D - CA - IV - AA - 1 HUMBOLDT-UNIVERSITÄT ZU BERLIN INSTITUT FÜR INFORMATIK Vorlesung 4 DATEN UND BEFEHLSFORMATE, ADDRESSIERUNGSARTEN UND MASCHINEN- PROGRAMMIERUNGSKONZEPTE Sommersemester 2003 Leitung:
Technische Informatik 1
Technische Informatik 1 2 Instruktionssatz Lothar Thiele Computer Engineering and Networks Laboratory Instruktionsverarbeitung 2 2 Übersetzung Das Kapitel 2 der Vorlesung setzt sich mit der Maschinensprache
Datenpfad einer einfachen MIPS CPU
Datenpfad einer einfachen MIPS CPU Zugriff auf den Datenspeicher Grundlagen der Rechnerarchitektur Prozessor 19 Betrachten nun Load und Store Word Erinnerung, Instruktionen lw und sw sind vom I Typ Format:
Mikroprozessortechnik. 03. April 2012
Klausur 03. April 2012 Name:. Vorname Matr.-Nr:. Studiengang Hinweise: Bitte füllen Sie vor dem Bearbeiten der Aufgaben das Deckblatt sorgfältig aus. Die Klausur besteht aus 6 doppelseitig bedruckten Blättern.
24. Februar Name:. Vorname. Matr.-Nr:. Studiengang
Klausur 24. Februar 2012 Name:. Vorname Matr.-Nr:. Studiengang Hinweise: Bitte füllen Sie vor dem Bearbeiten der Aufgaben das Deckblatt sorgfältig aus. Die Klausur besteht aus 6 doppelseitig bedruckten
Rechnergrundlagen SS Vorlesung
Rechnergrundlagen SS 2007 8. Vorlesung Inhalt Gleitkomma-Darstellung Normalisierte Darstellung Denormalisierte Darstellung Rechnerarchitekturen Von Neumann-Architektur Harvard-Architektur Rechenwerk (ALU)
Heute nur MIPS-Praxis (4 Aufgaben)
Themen heute Heute nur MIPS-Praxis (4 Aufgaben) Hinweis: Diese Aufgaben findet ihr auf den Übungsblättern zu den Tutorien (bei Aufgabe 4 wurde eine Teilaufgabe und im Tutorium #6 bereits geklärte Wissensfragen
Teil 1: Prozessorstrukturen
Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium
Datenpfad einer einfachen MIPS CPU
Datenpfad einer einfachen MIPS CPU Zugriff auf den Datenspeicher Grundlagen der Rechnerarchitektur Prozessor 19 Betrachten nun Load und Store Word Erinnerung, Instruktionen lw und sw sind vom I Typ Format:
DLX-Assembler für Anfänger Kutil, 2004
DLX-Assembler für Anfänger Kutil, 200 Hiermit können Sie die ersten Schritte in die Assemblerprogrammierung am Beispiel des virtuellen DLX-Prozessors machen. Dieses Dokument erklärt aber nicht die Befehle
Zusammenhang Interrupt, Befehlszyklus, indirekte Adressierung und Mikroprogramm [Stallings, Kap. 15, S ]
![Zusammenhang Interrupt, Befehlszyklus, indirekte Adressierung und Mikroprogramm [Stallings, Kap. 15, S ]](/thumbs/76/74246370.jpg "Zusammenhang Interrupt, Befehlszyklus, indirekte Adressierung und Mikroprogramm [Stallings, Kap. 15, S ]")
2.1.2 Behandlung von Unterbrechungen (Interrupts) Zusammenhang Interrupt, Befehlszyklus, indirekte Adressierung und Mikroprogramm [Stallings, Kap. 15, S. 582-585] t 1 : MAR (PC) t 2 : MBR Memory[MAR] PC
Einführung in die Systemprogrammierung
Einführung in die Systemprogrammierung Prof. Dr. Christoph Reichenbach Fachbereich 12 / Institut für Informatik 9. Juli 2015 Der MIPS-Prozessor MIPS R2000, von iamretro.gr Kurze Geschichte der MIPS-Architektur
Rechnerorganisation. (10,11) Informationskodierung (12,13,14) TECHNISCHE UNIVERSITÄT ILMENAU. IHS, H.- D. Wuttke `09
Rechnerorganisation Mathematische Grundlagen (1) Boolesche Algebren: : BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen (9) Rechneraufbau
Datenpfad einer einfachen MIPS CPU
Datenpfad einer einfachen MIPS CPU Die Branch Instruktion beq Grundlagen der Rechnerarchitektur Prozessor 13 Betrachten nun Branch Instruktion beq Erinnerung, Branch Instruktionen beq ist vom I Typ Format:
Zusammenfassung der Assemblerbefehle des 8051
Zusammenfassung der Assemblerbefehle des 8051 Seite 1 von 5 Befehl Bezeichnung Syntax Wirkung / Beispiel Befehle zum Datentransfer MOV Move MOV [Ziel],[Quelle] MOV P1,P3 Kopiert den Inhalt von P3 nach
Teil 2: Rechnerorganisation
Teil 2: Rechnerorganisation Inhalt: Zahlendarstellungen Rechnerarithmetik schrittweiser Entwurf eines hypothetischen Prozessors mit Daten-, Adreß- und Kontrollpfad Speicherorganisation Mikroprogrammierung
Digitaltechnik und Rechnerstrukturen. 2. Entwurf eines einfachen Prozessors
Digitaltechnik und Rechnerstrukturen 2. Entwurf eines einfachen Prozessors 1 Rechnerorganisation Prozessor Speicher Eingabe Steuereinheit Instruktionen Cachespeicher Datenpfad Daten Hauptspeicher Ausgabe
Rechnerstrukturen. 7. Assembler. Inhalt. Vorlesung Rechnerstrukturen. Assemblerprogrammierung SML-CPU. SML-Assembler. Binden
Rechnerstrukturen 7. Assembler Assemblerprogrammierung SML-CPU Inhalt SML-Assembler Adressierungsarten Instruktionssatz Assembler-Direktiven Binden 7.2 1 Maschinensprache Instruktion = Bitkombination Für
Besprechung des 4. Übungsblattes Was ist MIPS? SPIM-Simulator MIPS-Befehlsformate MIPS-Befehle Assemblerdirektiven Syscalls in MIPS
Organisatorisches Es gibt kein Übungsblatt zur heutigen Abgabe, da sich durch ausfallende Vorlesungstermine entsprechende Verschiebungen ergeben haben Das jetzige Übungsblatt ist abzugeben bis zum nächsten
Technische Informatik I - HS 18
Institut für Technische Informatik und Kommunikationsnetze Prof. L. Thiele Technische Informatik I - HS 8 Musterlösung zu Übung 5 Datum : 8.-9. November 8 Aufgabe : MIPS Architektur Das auf der nächsten
Übungsblatt 7 Implementierung von Programmsteuerbefehlen in einer Befehlspipeline Abgabefrist: Mittwoch , 14:00 Uhr
Praktikum zur Vorlesung Prozessorarchitektur SS 2017 Übungsblatt 7 Implementierung von Programmsteuerbefehlen in einer Befehlspipeline Abgabefrist: Mittwoch 21.06.2017, 14:00 Uhr 1.1. Einführung Programmsteuerbefehle
Programmieren 1 C Überblick
Programmieren C Überblick. Einleitung 2. Graphische Darstellung von Algorithmen 3. Syntax und Semantik 4. Einstieg in C: Einfache Sprachkonstrukte und allgemeiner Programmaufbau 5. Skalare Standarddatentypen
Universität Koblenz-Landau. Montag, 20. Juni Teilklausur zur Vorlesung Grundlagen der Rechnerarchitektur. Sommersemester 2011
Universität Koblenz-Landau Montag, 20. Juni 2011 2. Teilklausur zur Vorlesung Grundlagen der Rechnerarchitektur Sommersemester 2011 Prof. Dr. Ch. Steigner Name Vorname Mat.-Nr. Studiengang Musterlösung
Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen
Mikroprozessoren Grundlagen Aufbau, Blockschaltbild Grundlegende Datentypen AVR-Controller Anatomie Befehlssatz Assembler Speicherzugriff Adressierungsarten Kontrollstrukturen Stack Input / Output (I/O)
05. Assembler-Programmierung. Datenstrukturen des ATMega32. Literatur
0. Assembler-Programmierung Datenstrukturen des ATMega32 Literatur mikrocontroller.net avr-asm-tutorial.net asm Alles über AVR AVR-Assembler-Einführung Assembler AVR-Aufbau, Register, Befehle 2008: ouravr.com/attachment/microschematic/index.swf
13.2 Übergang zur realen Maschine
13.2 Übergang zur realen Maschine Bernd Becker Technische Informatik II Unterschiede zwischen abstrakter und realer Maschine 1. Bei realer Maschine nur ein Speicher M für Daten und Befehle. M ist endlich.
2. Computer (Hardware) K. Bothe, Institut für Informatik, HU Berlin, GdP, WS 2015/16
2. Computer (Hardware) K. Bothe, Institut für Informatik, HU Berlin, GdP, WS 2015/16 Version: 14. Okt. 2015 Computeraufbau: nur ein Überblick Genauer: Modul Digitale Systeme (2. Semester) Jetzt: Grundverständnis
Grundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur Prozessor Übersicht Datenpfad Control Pipelining Data Hazards Control Hazards Multiple Issue Grundlagen der Rechnerarchitektur Prozessor 2 Datenpfad einer einfachen MIPS
Kap.3 Mikroarchitektur. Prozessoren, interne Sicht
Kap.3 Mikroarchitektur Prozessoren, interne Sicht 3.1 Elementare Datentypen, Operationen und ihre Realisierung (siehe 2.1) 3.2 Mikroprogrammierung 3.3 Einfache Implementierung von MIPS 3.4 Pipelining Implementierung
4. Mikroprogrammierung (Firmware)
4. Mikroprogrammierung (Firmware) 4. Ein Mikroprogramm-gesteuerter Computer 4.2 Mikroprogramm-Beispiel: Multiplikation 4.3 Interpretation von Maschinenbefehlen durch ein Mikroprogramm 4. Mikroprogrammierung
Auch hier wieder. Control. RegDst Branch MemRead MemtoReg ALUOp MemWrite ALUSrc RegWrite. Instruction[31 26] (also: das Opcode Field der Instruktion)
![Auch hier wieder. Control. RegDst Branch MemRead MemtoReg ALUOp MemWrite ALUSrc RegWrite. Instruction[31 26] (also: das Opcode Field der Instruktion)](/thumbs/53/31325432.jpg "Auch hier wieder. Control. RegDst Branch MemRead MemtoReg ALUOp MemWrite ALUSrc RegWrite. Instruction[31 26] (also: das Opcode Field der Instruktion)")
Auch hier wieder Aus voriger Wahrheitstabelle lässt sich mechanisch eine kombinatorische Schaltung generieren, die wir im Folgenden mit dem Control Symbol abstrakt darstellen. Instruction[31 26] (also:
Daniel Betz Wintersemester 2011/12
Daniel Betz Wintersemester 2011/12 Digitally signed by daniel.betz@daniel-betz.com Date: 2011.12.04 17:24:40 +01'00' Insgesamt 16 Register von je 16 Bit (=WORD) Breite Untere 8 Register auch als 2 Register
Rechnernetze und Organisation
Arithmetic Logic Unit ALU Professor Dr. Johannes Horst Wolkerstorfer Cerjak, 9.2.25 RNO VO4_alu Übersicht Motivation ALU Addition Subtraktion De Morgan Shift Multiplikation Gleitkommazahlen Professor Dr.
1. TÜ-Zusammenfassung zum Modul Computersysteme
1. TÜ-Zusammenfassung zum Modul Computersysteme Kurzzusammenfassung 1. Kapitel Netzteil: Aufbau: Bereitgestellte Spannungen: 12V, -12V, 5V, -5V und 3.3V Leistung: Da bei Transformatoren die übertragbare
Technische Informatik - Eine Einführung
Martin-Luther-Universität Halle-Wittenberg Fachbereich Mathematik und Informatik Lehrstuhl für Technische Informatik Prof. P. Molitor Technische Informatik - Eine Einführung Rechnerarchitektur Aufgabe
Teil 1: Prozessorstrukturen
Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium
Rechnergrundlagen SS Vorlesung
Rechnergrundlagen SS 2007 3. Vorlesung Inhalt Zahlensysteme Binäre Darstellung von Integer-Zahlen Vorzeichen-Betrag Binary Offset 1er-Komplement 2er-Komplement Addition und Subtraktion binär dargestellter
Praktikum ASP Blatt 2 1. LEHRSTUHL FÜR RECHNERARCHITEKTUR UND PARALLELE SYSTEME Aspekte der systemnahen Programmierung bei der Spieleentwicklung
Praktikum ASP Blatt 2 1 LEHRSTUHL FÜR RECHNERARCHITEKTUR UND PARALLELE SYSTEME Aspekte der systemnahen Programmierung bei der Spieleentwicklung Arbeitsblatt 2 29.10.2018-04.11.2018 T1 Grundlagen der AArch64-Architektur
Lösungsvorschlag 10. Übung Technische Grundlagen der Informatik II Sommersemester 2009
Fachgebiet Rechnerarchitektur Fachbereich Informatik Lösungsvorschlag. Übung Technische Grundlagen der Informatik II Sommersemester 29 Aufgabe.: MIPS-Kontrollsignale Für die 5 Befehlstypen a) R-Format
5.1 Beschreibung des Prozessors M Programmierung in Maschinensprache. 5.1 Beschreibung des Prozessors M 68000
5. Programmierung in Maschinensprache (Assembler) 5.1 Beschreibung des Prozessors M 68000 5.1 Beschreibung des Prozessors M 68000 5.2 Adressierungsarten des M 68000 5.3 Maschinenbefehle des M 68000 5.4
5. Programmierung in Maschinensprache
5. Programmierung in Maschinensprache (Assembler) 5.1 Beschreibung des Prozessors M 68000 5.2 Adressierungsarten des M 68000 5.3 Maschinenbefehle des M 68000 5.4 Unterprogrammtechnik 5. Maschinensprache
Übung Praktische Informatik II
Übung Praktische Informatik II FSS 2009 Benjamin Guthier Lehrstuhl für Praktische Informatik IV Universität Mannheim guthier@pi4.informatik.uni-mannheim.de 20.03.09 4-1 Heutige große Übung Ankündigung
N Bit Darstellung von Gleitkommazahlen
N Bit Darstellung von Gleitkommazahlen Normalisierte, wissenschaftliche Darstellung zur Basis 2. Beispiel: Allgemein: Sign and Magnitude Darstellung für beispielsweise 32 Bits: (s=0 für + und s=1 für )
Programmiersprachen Einführung in C
Programmiersprachen Einführung in C Teil 1: Von der Maschinensprache zu C Prof. Dr. Maschinensprache: MIPS R2000 Was bewirkt folgendes Programm: 00100111101111011111111111100000 10101111101111110000000000010100
Rechnerorganisation. H.-D. Wuttke `
Rechnerorganisation Mathematische Grundlagen (1) Boolesche Algebren: BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen (9) Rechneraufbau
9. Die Adressierungsarten des MSP 430
9. Die Adressierungsarten 9.1 Übersicht über die Adressierungsarten 9.2 -Operanden 9.3 Indexregister mit Distanz 9.4 Symbolische (relativ zum ) 9.5 Absolute 9.6 Indirekte 9.7 Indirekte Adressierung mit
Instruktionssatz-Architektur
Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Übersicht 1 Einleitung 2 Bestandteile der ISA 3 CISC / RISC Übersicht 1 Einleitung 2 Bestandteile
Der Zahlenformatstandard IEEE 754
Der Zahlenformatstandard IEEE 754 Single Precision Double Precision Insgesamt 32 Bits s exponent fraction 1 Bit 8 Bits 23 Bits Insgesamt 64 Bits s exponent fraction 1 Bit 11 Bits 52 Bits Bit Aufteilungen
Mikroarchitekturen. Peter Marwedel Informatik 12 TU Dortmund 2013/07/16. technische universität dortmund. fakultät für informatik informatik 12
12 Mikroarchitekturen Peter Marwedel Informatik 12 TU Dortmund 2013/07/16 Diese Folien enthalten Graphiken mit Nutzungseinschränkungen. Das Kopieren der Graphiken ist im Allgemeinen nicht erlaubt. Gegenüberstellung
Grundlagen der Rechnerarchitektur. Binäre Logik und Arithmetik
Grundlagen der Rechnerarchitektur Binäre Logik und Arithmetik Übersicht Logische Operationen Addition, Subtraktion und negative Zahlen Logische Bausteine Darstellung von Algorithmen Multiplikation Division
Die ARM-Mikroarchitektur. Acorn RISC Machine ARM. Asm Prak SS03 p.1/13
Die -Mikroarchitektur Acorn RISC Machine Asm Prak SS03 p.1/13 Die -Mikroarchitektur Acorn RISC Machine Advanced RISC Machine Asm Prak SS03 p.1/13 Designziele Kostengünstig Asm Prak SS03 p.2/13 Designziele
Kap.3 Mikroarchitektur. Prozessoren, interne Sicht
Kap.3 Mikroarchitektur Prozessoren, interne Sicht Kapitel 3 Mikroarchitektur 3.1 elementare Datentypen, Operationen und ihre Realisierung (siehe 2.1) 3.2 Mikroprogrammierung (zur Realisierung der Befehlsabarbeitung
1. Teilklausur zur Vorlesung Grundlagen der Rechnerarchitektur
Universität Koblenz-Landau Montag, 6. Mai 2. Teilklausur zur Vorlesung Grundlagen der Rechnerarchitektur Sommersemester 2 Prof. Dr. Ch. Steigner Name Vorname Mat.-Nr. Studiengang Musterlösung Punkte :
Offenbar hängt das Ergebnis nur von der Summe der beiden Argumente ab...
0 1 2 0 2 1 1 2 0 2 1 0 Offenbar hängt das Ergebnis nur von der Summe der beiden Argumente ab... 0 1 2 0 1 2 1 1 3 2 2 3 212 Um solche Tabellen leicht implementieren zu können, stellt Java das switch-statement
Die Mikroprogrammebene eines Rechners
Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.
Was ist die Performance Ratio?
Was ist die Performance Ratio? Wie eben gezeigt wäre für k Pipeline Stufen und eine große Zahl an ausgeführten Instruktionen die Performance Ratio gleich k, wenn jede Pipeline Stufe dieselbe Zeit beanspruchen
Übungsblatt 10 (Block C 2) (16 Punkte)
georg.von-der-brueggen [ ] tu-dortmund.de ulrich.gabor [ ] tu-dortmund.de pascal.libuschewski [ ] tu-dortmund.de Übung zur Vorlesung Rechnerstrukturen Wintersemester 2016 Übungsblatt 10 (Block C 2) (16
Wertebereiche, Overflow und Underflow
Wertebereiche, Overflow und Underflow s exponent fraction 1 Bit 8 Bits 23 Bits Kleinste darstellbare nicht negative Zahl annähernd 2,0 * 10 38 Größte darstellbare Zahl annähernd 2,0 * 10 38 Was, wenn die
float: Fließkommazahl nach IEEE 754 Standard mit 32 bit
Primitive Datentypen Fließkommazahlen float: Fließkommazahl nach IEEE 754 Standard mit 32 bit Vorzeichen Exponent 8 bit Mantisse 23 bit double: Fließkommazahl nach IEEE 754 Standard mit 64 bit Vorzeichen
Technische Informatik 2 Adressierungsarten
Technische Informatik 2 Adressierungsarten Prof. Dr. Miroslaw Malek Sommersemester 2009 www.informatik.hu-berlin.de/rok/ca Thema heute X-Adressmaschine 0-Adressmaschine 1-Adressmaschine 2-Adressmaschine