Seminar REKONFIGURIERBARE HARDWARE- STRUKTUREN. Alexander Giese Universität Mannheim Lehrstuhl für Rechnerarchitektur 23.
|
|
- Marcus Fuchs
- vor 7 Jahren
- Abrufe
Transkript
1 Seminar REKONFIGURIERBARE HARDWARE- STRUKTUREN Alexander Giese Universität Mannheim Lehrstuhl für Rechnerarchitektur 23. November
2 Gliederung 1. ASIC/FPGA 1.1 ASIC, Vor/Nachteile 1.2 FPGA, Vor/Nachteile 1.3 ASIC vs. FPGA 2. FPGA 2.1 Herkunft FPGA 2.2 Aufbau FPGA (Xilinx) 2.3 Virtex 4 3. Structured ASICs 3.1 Warum? 3.2 Aufbau Structural ASICs 3.3 Besonderheiten 4. Embedded FPGA Cores 4.1 Eigenschaften und Aufbau? 5. Zusammenfassung 2
3 3 FPGA/ASIC
4 ASIC (Application Specific Integrated Circuit) Was ist ein ASIC? - für ein genau definiertes, anwendungsspezifisches Problem entworfen und hergestellter Chip Vorteile: - genau auf die Problemstellung zugeschnittene Lösung in Hardware - hohe Taktrate (schnell) - wenig Platz (kompaktes Design) - gute Siliziumausnutzung (wenig ungenutzte Fläche) - geringe Stückkosten (nach den NRE-Kosten) Nachteil: - lange Entwicklungszeit - hohe Entwicklungskosten - unflexibel bei Designänderungen 4
5 FPGA (Field Programmable Gate Array) Was ist ein FPGA? - besteht aus logischen Einheiten - diese sind individuell einstellbar (SRAM) - mit konfigurierbarem Netzwerk verbunden Vorteile: - auf mehrere Probleme anpassbar - immer wieder schnell rekonfigurierbar - schnelle Entwicklungszeit - geringe Entwicklungskosten Nachteile: - langsamer Takt - große Chipfläche - oft viele Logikzellen ungenutzt oder FPGA zu klein - hohe Stückkosten 5
6 ASIC vs. FPGA Gegenüberstellung Vor- und Nachteile ASIC/FPGA: ASIC FPGA Preis Hoch Niedrig Entwicklungszeit Hoch Niedrig Fertigungszeit Hoch Niedrig NRE-Kosten Hoch Niedrig Flexibilität Niedrig Hoch Fläche Niedrig Hoch Ausnutzung Hoch Niedrig Geschwindigkeit Hoch Niedrig Stückkosten Niedrig Hoch 6 (Tab. 1)
7 Kostengegenüberstellung NRE-Kosten (Non recovering Engineering). Kosten für die Entwicklung und Vorbereitung eines Chips bis zur Fertigung. Gegenübergestellt sind die Herstellungskosten eines FPGAs und ASICs Kosten FPGA ASIC 7 NRE-Kosten ASIC NRE-Kosten FPGA (Abb. 1) Stückzahl
8 Zusammenfassung ASICs: verwenden wenn: - festes Problem - grosse Stückzahl - Lösung mit FPGA ungenügend (zu langsam, zu gross, zu teuer) FPGAs: verwenden wenn: - Applikation nicht zu komplex - Stückzahl gering - Änderungen an der Apllikation nach Ausgabe 8
9 9 FPGA
10 Geschichte des FPGAs Geschichte: Estrin s fixed plus variable structure computer PLD (programmable logic device) Field Programmable Gate Arrays multi-fpga CCM's (custom computing machines) Ehemalige Herausforderung war es, etwas zu entwickeln, was so schnell ist wie Hardware aber so flexibel ist wie Software. Vorläufer Bauteile des FPGAs: - PLD - CPLD (complex programmable logic device) 10
11 PLD (Programmable Logic Devices) PLD: - durch eine zweistufige UND/ODER-Matrix programmierbar - UND-Matrix bildet aus den Eingangssignalen Produktterme - ODER-Matrix verknüpft die Produkterme disjunkt 11 (Abb. 2)
12 PLD (Programmable Logic Devices) Man erhält so eine DNF (disjunktive Normalform) der Eingangssignale. Bsp. DNF: (ab)+(cd)+(bc) Vorteile: - günstige Standardbausteine => hohe Stückzahlen - regelmäßige Matrixstruktur => hohe Dichte Verschiedene Arten: - PLA (UND-Matrix und ODER-Matrix konfigurierbar) - EPROM (UND-Matrix fest, ODER-Matrix konfigurierbar) - PAL (UND-Matrix konfigutierbar, ODER-Matrix fest) 12
13 CPLD (Complex Programmable Logic Devices) CPLD: - Logikblöcken - Logikblöcke bestehen aus PAL-ähnlichen Makro-Blöcken - Makro-Blöcke über eine Schaltmatrix verbunden Logik Block Logik Block Schaltmatrix Logik Block 13 (Abb. 3) Makro Zellen
14 FPGA (Field Programmable Gate Array) Aufbau des FPGAs: - besteht aus mehreren Logikblöcken - mit einem konfigurierbarem Netzwerk Diese Logikblöcke nennt man bei Xilinx CLBs (Complex Logical Blocks) Verschiedener Aufbau von CLBs: - Multiplexer - Sea of Gates - Lookup Tables (LUTs) Ein FPGA enthält zusätzlich noch IO-Zellen, RAM-Blöcke und weitere vordefinierten Blöcke wie zb. DLLs und Power PCs. 14
15 FPGA (Field Programmable Gate Array) Strucktureller Aufbau des FPGAs: IO-Zelle CLB RAM-Block 15 (Abb. 4)
16 CLB (Complex Logical Blocks) Verschiedene Arten von CLBs: - Multiplexer: - Ausgangssignal wird aus den Eingangssignalen eines Multiplexers ausgewählt - Ansteuereingang des Multiplexers wird von einem Signal der Anwenderschaltung angesteuert Beispielaufbau einer UND-Funktion mit einem Multiplexer: B 0 0 A 1 X = A * B A B X (Abb. 5)
17 CLB (Complex Logical Blocks) Verschiedene Arten von CLBs: - Sea of Gates: - konfigurierbare Transistoren erstellen die Schaltung - OR3/NOR3/AND3/No XOR3 17 (Abb. 6, 0.25 um Flash Memory Based FPGA For Space Applications, Actel)
18 CLB (Complex Logical Blocks) Verschiedene Arten von CLBs: - Lookup Tables: - SRAMs (statischer Speicher) - Addresierung durch Eingangssignal - Wert der Speicherzelle ist das Ergebnis Bsp.: 4-fach AND X1 X2 X3 X Y 18 (Abb. 7)
19 CLB (Complex Logical Blocks) 19 G4 G3 G2 G1 Vereinfachter Aufbau eines CLB von Xilinx (Spartan Serie) (Abb. 8): F5IN BY SR F4 F3 F2 F1 CIN CLK CE I4 LUT I3 I2 Q I1 I4 LUT I3 I2 Q I1 Carry & Control Logic Carry & Control Logic S D CK EC R S D CK EC R Q Q COUT YB Y YQ XB X XQ
20 Verbindungsnetzwerk Hirarchicher Interconnect Xilinx (Virtex): Fast Connects Direkt Connections 20 Horizontal Double Lines Vertical Double Lines Horizontal Hex Lines Vertical Hex Lines Horizontal Long Lines Vertical Long Lines (Abb. 9)
21 Verbindungsnetzwerk Symmetrische Arrays: CLB CLB CLB PSM PSM CLB CLB CLB PSM PSM CLB CLB CLB - Logikblöcke in regelmäßiger Matrixstruktur verteilt - dazwischen Interconnect- Area - verschieden Lange direkte Verbindungen - Switchematrix an Kreuzungspunkten - Bsp: Xilinx PSM = Programmable Switch Matrix 21 (Abb. 10)
22 Verbindungsnetzwerk Aufbau einer PSM: Path Transistor 22 PSM (Abb. 11)
23 Virtex 4 23 Feature/Product XC 4VLX200 XC 4VSX55 XC 4VFX140 EasyPath Cost Reduction Solutions XCE 4VLX200 XCE 4VSX55 XCE 4VFX140 Logic Cells 200,448 55, ,128 Total Block RAM (kbits) 6,048 5,760 9,936 Digital Clock Managers (DCM) Phase-matched Clock Dividers (PMCD) Max Differential I/O Pairs XtremeDSP Slices PowerPC Processor Blocks /100/1000 Ethernet MAC Blocks RocketIO Serial Transceivers Configuration Memory Bits 50,648,448 24,088,320 50,900,352 Max Select I/O (Tab. 2, Homepage Xilinx)
24 Virtex MHz XtremeDSP Slices (SX Serie) - Dedicated 18-bit x 18-bit multiplier, multiply-accumulator, or multiply-adder blocks - Optional 48-bit accumulator for multiply accumulate (MACC) operation - Integrated adder for complex-multiply or multiply-add operation - Up to 100% speed improvement over previous generation devices. 24
25 Virtex 4 Embedded PowerPC 405 (PPC405) core (FX-Serie) - Up to 450 MHz operation - Five-stage data path pipeline - 16 KB instruction and 16 KB data cache - MMU mit TLB 25
26 26 Structured ASIC
27 Warum Structured ASICs? Was ist ein Structured ASIC (SA)? - Logikeinheiten und Macros standartmäßig vorgefertigt - nur Verdrahtung der oberen Metalllagen wird vom Kunden festgelegt Warum Structured ASIC? - schliesst die Lücke zwischen der Entscheidung ob FPGA oder ASIC - hohen Stückkosten des FPGA - hohen Maskenkosten des ASIC Structured-ASIC: - NRE-Kosten etwa ein Zehntel eines vergleichbaren ASIC-Designs - fast identische Leistung eines ASICs - Stückkosten vielfache niedriger als für ein vergleichbares FPGA 27
28 Warum Structured ASICs? Vergleich von ASIC, Structured ASIC, FPGA Characteristics ASIC SA FPGA Digital path performance ~400 Mhz >250 Mhz <125 Mhz Memory access performance ~300 Mhz >250 Mhz <100 Mhz Design time 9-18 months 6-9 months 6-9 months Implementation time 8-12 weeks 1-3 weeks Manufacturing time 8-10 weeks 4-6 weeks Overall development cost High Low Lowest Design flexibility Maximum Medium Minimum Annual volumes >100K/year >5K/year <5K/year Typical unit pricing Lowest Low High Typical design size(asic gates) <20M gates <5M gates <<1Mgates (Tab. 3, Basics of Design (LSILOGIC), 15 März 2004) 28
29 Aufbau Structured ASIC I/O Sea-of-tiles RAM-Block Clock-Tree 29 (Abb. 12)
30 Aufbau Structured ASIC Vorgefertigte Bestandteile: - Matrix von Tiles (sea of tiles) - konfigurierbare general-purpose I/O - Mikroprozessokerne - Gigabit Transceivers - eingebettete RAM-Blöcke
31 Arten von Tiles fine-grained tiles ( Transistoren, Widerstände): 31 (Abb. 13 Structured ASICS, Opportunities and Challenges; Behrooz Zahiri )
32 Arten von Tiles medium-grained tiles ( Mux, LUT ): (Abb. 14 Structured ASICS, Opportunities and Challenges; Behrooz Zahiri ) 32
33 Arten von Tiles coarse-grained tiles ( generic logic ): 33 (Abb. 15 Structured ASICS, Opportunities and Challenges; Behrooz Zahiri )
34 Nachteil Structured ASIC Nachteile Structured ASIC - teure, nicht speziell auf Structured ASIC zugeschnittene Design Tools, müssen verwendet werden - neue Architekturformen, die mit den Structured ASICs erschienen sind, sind noch nicht formell ausgewertet und vergleichbar analysiert 34
35 Zusammenfassung Structured ASIC Zusammenfassung: - niedrige Entwicklungskosten - schnelle Fertigung - hohe Integrationsdichte - gute Performance - geringer Stromverbrauch - geringe Stückkosten schon bei mittleren Stückzahlen 35
36 Besonderheiten Structured ASIC Structured ASICs mit rekonfigurierbaren Blöcken (Gladiator CLD): (Abb. 16, Product Brief Gladiator CLD, Leopard Logic) 36
37 Besonderheiten Structured ASIC Features Gladiator CLD25000 (configurable logic design): Mhz system speed System Gates - 256K MP-Cells (metal programmable) - 16K FP-Cells (field programmable) K DPRAMs x18 MACs - 16 PLL/DLL 37
38 Besonderheiten Structured ASIC Aufbau MP-Zelle/FP-Zelle: HyperBlox FP - HyperRoute Multiplexor & SRAM HyperBlox MP - HyperVia Single Layer Via VCC VDD 38 (Abb. 17)
39 Embedded FPGAs 39
40 Embedded FPGAs Probleme: - Herstellungsprozess des FPGAs IP-Cores (intelectual property) muss mit dem Herstellungsprozess des ASICs kombiniert werden - der eingebettete FPGA darf nicht alle Metallagen beanspruchen - Powerversorgung des FPGA muss gewährleistet sein Vorteile: - risikoreiche Funktionsblöcke können auf das FPGA abgebildet werden - Protokolle sind im Feld anpassbar - reduzierte Supportkosten (Firmwareupdate) - Designfehler können im Feld behoben werden 40
41 Embedded FPGAs VariCore FPGA IP-Zelle des Herstellers Actel: - Aufbau 2x1 bis 4x4 - konfigurierbar durch JTAG, PROM, CPU - ein Peg 2,5K ASIC gates 41 (Abb. 18, VariCore Embedded Programmable Gate Array Core (EPGA), Actel)
42 Embedded FPGAs Aufbau einer PEG-Zelle (8x8 FG-Zellen(functional group)): 42 (Abb. 19, VariCore Embedded Programmable Gate Array Core (EPGA), Actel)
43 Embedded FPGAs Aufbau einer FG-Zelle, 4 LUs (logic units): 43 (Abb. 20, VariCore Embedded Programmable Gate Array Core (EPGA), Actel)
44 Embedded FPGAs Aufbau einer Logic Unit: 44 (Abb. 21, VariCore Embedded Programmable Gate Array Core (EPGA), Actel)
45 Zusammenfassung Kosten FPGA SA ASIC (Abb. 22, Zahlen Basics of Design (LSILOGIC), 15 März Stückzahl
46 Geschwindigkeit Zusammenfassung ASIC ASIC embedded FPGA SA SA with FP-Blocks FPGA 46 (Abb. 22) Flexibilität
47 46 Literatur Paper: - Product Brief, Gladiator, Leopard Logic - White Paper, Configurable Logic Devices, Leopard Logic - VariCore Embedded Programmable Gate Array Core, Actel - The Actel Embedded FPGA Core, Actel - A Hybrid ASIC and FPGA Architekture, P.S. Zuchowsky, C.B. Reynolds... - Einbindung von programmierbarer Logik in SoC-Desings, Design & Verification - White Paper, IBM Licenses Embedded FPGA Cores from Xilinx for use in SoC ASICs - Proseminar, Geschichte nd Einführung in Aufbau und Arbeitsweise von FPGA, Matthias Fuchs - Reconfigurable Hardware: FPGA Devices, Alex Plotkin - Reconfigurable Computer Origins: The UCLA Fixed-Plus-Variable (F+V) Structure Computer, Gerald Estrin - Skript, DST, Prof. Dr. P. Fischer
48 Literatur Homepages:
FPGA. Field Programmable Gate Array
FPGA Field Programmable Gate Array FPGA Was ist das? Das FPGA ist ein relativ neuer, programmierbarer Baustein, der zum Aufbau digitaler, logischer Schaltungen dient. Aufbau Ein FPGA besteht aus einzelnen
MehrProgrammierbare Logik CPLDs. Studienprojekt B Tammo van Lessen
Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare
MehrHardware Programmierbare Logik
Hardware Programmierbare Logik Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2010/2011 Hardware Programmierbare Logik 1/23
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
MehrAnwenderprogrammierbare
4. Einteilung der Programmiertechnologien Programmable logic device (PLD) Field programmable gate array (FPGA) Zusammenfassende Bewertung S. A. Huss / Folie 4-1 Einteilung der Programmiertechnologien Programmierung
MehrÜbersicht aktueller heterogener FPGA-SOCs
Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Übersicht aktueller heterogener FPGA-SOCs Vortrag zum Lehrstuhlseminar Tilo Zschau tilo.zschau@mailbox.tu-dresden.de
MehrCswitch Seminar. HWS 08 Von Andreas Peters. Cswitch Seminar, Andreas Peters
Cswitch Seminar Von Andreas Peters 1 Gliederung Einführung Daten / Anwendungsgebiete Aufbau: Kommunikationsstruktur Vier Tiles Sonstige Features Kleine Zusammenfassung 2 Einführung Was ist Cswitch? 3 Exceeding
MehrEmulation und Rapid Prototyping. Hw-Sw-Co-Design
Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture
MehrEmulation und Rapid Prototyping
Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture
MehrFPGA. Übersicht der Aktuellen Bausteine. Inhaltsverzeichnis. 1. Einführung 1.1 Was ist ein FGPA?
FPGA Übersicht der Aktuellen Bausteine Von Markus Stanczyk Inhaltsverzeichnis 1. Einführung 1.1 Was ist ein FGPA? 2. Aufbau eines FPGA 2.1 Logikblöcke 2.2 Verbindungsarchitektur 3. Marktüberblick 3.1 Allgemein
Mehr13 Programmierbare Speicher- und Logikbausteine
13 Programmierbare Speicher- und Logikbausteine Speicherung einer Tabelle (Programm) Read Only Memory (ROM) Festwertspeicher Nichtflüchtig Nichtlöschbar: ROM PROM bzw. OTP-ROM Anwender programmierbares
MehrF Programmierbare Logikbausteine
1 Einordnung Ebene 6 Problemorientierte Sprache Ebene 5 Assemblersprache F Programmierbare Logikbausteine Ebene 4 Ebene 3 Ebene 2 Ebene 1 Betriebssystem ISA (Instruction Set Architecture) Mikroarchitektur
MehrF Programmierbare Logikbausteine
1 Einordnung Ebene 6 Problemorientierte Sprache Ebene 5 Assemblersprache F Programmierbare Logikbausteine Ebene 4 Ebene 3 Ebene 2 Ebene 1 Betriebssystem ISA (Instruction Set Architecture) Mikroarchitektur
MehrDigitaltechnik II SS 2007
Digitaltechnik II SS 27 9. Vorlesung Klaus Kasper Inhalt Realisierung digitaler Systeme Nutzung isplever Automaten Moore-Automat Mealy-Automat Beispiel Übung Massenspeicher Digitaltechnik 2 2 Realisierung
Mehr5 Zusammengesetzte und reguläre Schaltungsstrukturen
5 Zusammengesetzte und reguläre Schaltungsstrukturen regelmäßig aufgebaute (reguläre) Schaltungsstrukturen implementieren jeweils eine größere Zahl an Gatterfunktionen wichtigste Vertreter: Speicher, programmierbare
MehrRekonfigurierbare Prozessoren
15 Rekonfigurierbare Prozessoren 1 Inhalt Vorhandene Architekturen Rekonfigurierbare Systeme Rekonfigurierbare Hardware Rekonfigurierbarer Instruction Set Processor CRISP 2 DSP Processor Spec FU Spec FU
MehrZieltechnologien. Welcher ASIC-Typ passt zu meinem Design? A. Steininger / TU Wien 1
Zieltechnologien Welcher ASIC-Typ passt zu meinem Design? A. Steininger / TU Wien 1 Überblick Terminologie ASIC-Typen und ihre Charakteristika Programmable Logic Devices: Prinzipien Programmierbare Logikzellen
MehrAnalyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten
Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten E. Zenker 9. November 2011 1 / 28 Gliederung 1. Field Programmable Gate Array - FPGA 2. Satisfiability Testing
MehrRealisierung einer 32'768-Punkt-FFT für 2 GBytes/s Datenrate auf einem FPGA
Realisierung einer 32'768-Punkt-FFT für 2 GBytes/s Datenrate auf einem FPGA Mentor User Conference 2004 - Würzburg Michael Pichler, m.pichler@zma.ch Dino Zardet, d.zardet@zma.ch Prof. Karl Schenk, k.schenk@zma.ch
MehrEmbedded Linux für SoC Applikationen
Mitglied der Helmholtz-Gemeinschaft Embedded Linux für SoC Applikationen Beispielkonfiguration Virtex4 FX12 23. März 2009 Georg Schardt Embedded Linux für SoC Applikationen Modulaufbau Entwicklungsumgebung
MehrFPGA-Based Architecture for Pattern Recognition
Institut für Technik der Informationsverarbeitung FPGA-Based Architecture for Pattern Recognition Institut für Prozessdatenverarbeitung und Elektronik - IPE, KIT University of the State of Baden-Wuerttemberg
MehrProzessoren in Programmierbarer Logik
Bahne Carstens Prozessoren in Programmierbarer Logik Inhalt Prozessoren in Programmierbarer Logik...1 Inhalt...1 Vorteile...1 Die Prozessor-Lösungen der Größe nach sortiert:...2 PicoBlaze...2 MicroBlaze...3
MehrTechnische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt
Technische Grundlagen der Informatik Kapitel 5 Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Kapitel 5: Themen Speicherarchitekturen RAM-, ROM-Speicher Flash-Speicher Logikimplementierung
MehrCOOL HASHING MIT FPGAS. Robert Bachran
COOL HASHING MIT FPGAS Robert Bachran Dresden, 16.1.2012 Einführung Grundlagen Kriterien für gute Hashverfahren Grundlagen FPGAs Hashverfahren auf FPGAs Skein auf FPGA Evolutionäre Hashverfahren Energiesparendes
MehrFPGA Systementwurf. Rosbeh Etemadi. Paderborn University. 29. Mai 2007
Paderborn Center for Parallel l Computing Paderborn University 29. Mai 2007 Übersicht 1. FPGAs 2. Entwicklungssprache VHDL 3. Matlab/Simulink 4. Entwicklungssprache Handel-C 5. Fazit Übersicht FPGAs 1.
MehrSoftware ubiquitärer Systeme
Software ubiquitärer Systeme Übung 2: Speicherarchitekturen in Mikrocontrollern und AOStuBS Christoph Borchert Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund http://ess.cs.uni-dortmund.de/~chb/
MehrAnalyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten
Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten E. Zenker 24. Februar 2011 1 / 20 Gliederung 1. Satisfiability Testing 2. FPGAs 3. Aktuelle Hardware SAT Solver
MehrTechnische Grundlagen der Informatik
Technische Grundlagen der Informatik WS 2008/2009 17. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Wiederholung ROM Inhalt Realisierung digitaler Systeme Endliche Automaten
MehrTechnische Grundlagen der Informatik
Technische Grundlagen der Informatik WS 2008/2009 16. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Inhalt Wiederholung: Gleitkommadarstellung Konstruktion Normalisierte /
MehrEntwurfsmethodik für rekonfigurierbare Mixed-Signal-ICs
Entwurfsmethodik für rekonfigurierbare Mixed-Signal-ICs Abschlußvortrag zum gleichnamigen Forschungsprojekt Prof. Dr.-Ing. T. Harriehausen 27.11.2002 E-Mail: Th.Harriehausen@FH-Wolfenbuettel.DE WWW: Public.RZ.FH-Wolfenbuettel.DE\fb\e\~harrieha\vl
MehrAutomatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform
Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform Prof. Dr.-.-Ing.. Frank Kesel Fachhochschule Pforzheim Übersicht Vom Algorithmus zum Chip High-Level Synthese Anwendungsbeispiel
MehrPALs, CPLDs und FPGAs
PALs, CPLDs und FPGAs P. Fischer, ziti, Uni Heidelberg, Seite 1 Bezeichnungen Sehr ähnliche Bauelemente werden oft unterschiedlich bezeichnet, z.t. nur aus Marketing-Gründen PLD = Programmable Logic Devices
MehrREKONFIGURIERBARE ARCHITEKTUREN. Robert Rasche
REKONFIGURIERBARE ARCHITEKTUREN Robert Rasche Dresden, 24.05.2011 01 Motivation Ausgangssituation in eingebetteten Systemen: Verarbeitungsleistung ist auf Embedded Prozessor begrenzt Prozessor (General
MehrEin Vortrag von Kamal Laghmari im Fach: Technische Informatik
Vortrag über FPAA`s Ein Vortrag von im Fach: Technische Informatik Inhalt o Einführung in FPAA`s o Funktionsweise o Architektur o Switched Capacity (SC) o Entwicklungsmethoden o Anwendungsgebiete oausblick
MehrFPGAs (Field Programable Arrays) Informationstechnik für Luft- und Raumfahrt Aerospace Information Technology
FPGAs (Field Programable Arrays) FPGA Field Programmable: can be programmed in the field after manufacture Gate Array, ASIC (Application Specific IC (IC = Integrted Circuit) ) an approach to the design
MehrFPGA-Module. Online version of this document:
Online version of this document: http://wiki.simple-solutions.de/de/products/fpga-module 10.01.2010 Copyright 2011 Simple Solutions, Stephan Schirrmann http://www.simple-solutions.de All rights reserved.
MehrDatenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung
Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung Frederik Grüll, Udo Kebschull Infrastruktur und Rechnersysteme in der Informationsverarbeitung Goethe-Universität Frankfurt ZKI-Frühjahrstagung
MehrCPU, GPU und FPGA. CPU, GPU und FPGA Maximilian Bandle, Bianca Forkel 21. November 2017
CPU, GPU und FPGA, Bianca Forkel 21. November 2017 CPU, GPU und FPGA Inhalt CPU: Central Processing Unit GPU: Graphical Processing Unit FPGA: Field Programmable Gate Array 2 CPU Central Processing Unit
MehrHybride Apps DPR und Android auf dem Xilinx ZYNQ. Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm
Hybride Apps DPR und Android auf dem Xilinx ZYNQ Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm Konvergenz der Rechenplattformen Processing System Memory Interfaces 7 Series Programmable
MehrVorteile der Catalyst 3650 und 3850 Switches für Ihr Netzwerk
Vorteile der Catalyst 3650 und 3850 Switches für Ihr Netzwerk Cisco Catalyst 3650 48 port Seite 1 Aktuelle Herausforderungen: Die Senkung des Aufwandes für den Betrieb eines Unternehmensnetzwerkes auf
MehrEyeCheck Smart Cameras
EyeCheck Smart Cameras 2 3 EyeCheck 9xx & 1xxx Serie Technische Daten Speicher: DDR RAM 128 MB FLASH 128 MB Schnittstellen: Ethernet (LAN) RS422, RS232 (nicht EC900, EC910, EC1000, EC1010) EtherNet / IP
MehrHigh Performance Embedded Processors
High Performance Embedded Processors Matthias Schwarz Hardware-Software-Co-Design Universität Erlangen-Nürnberg martin.rustler@e-technik.stud.uni-erlangen.de matthias.schwarz@e-technik.stud.uni-erlangen.de
MehrXILINX ISE WEBPACK und DIGILENT BASYS2
XILINX ISE WEBPACK und DIGILENT BASYS2 Eine kurze Einführung. Download ISE Projektdateien auch links im Menü (ZIP) Abteilung Elektronik an der HTL Mödling 2011/2015 Grundbegriffe Xilinx ist eine Firma
MehrLinux auf FPGAs. Massgeschneiderte Computersysteme. Christoph Zimmermann, Marc-André Beck. 1. März 2008. Berner Fachhochschule MedOnStream
Massgeschneiderte Computersysteme Christoph Zimmermann Marc-André Beck Berner Fachhochschule MedOnStream 1. März 2008 Gliederung 1 GNU/Linux in eingebetteten Systemen Einsatzort Vorteile Distribution 2
MehrPrinzipien und Komponenten eingebetteter Systeme
1 Prinzipen und Komponenten Eingebetteter Systeme (PKES) (2) Mikrocontroller I Sebastian Zug Arbeitsgruppe: Embedded Smart Systems 2 Veranstaltungslandkarte Fehlertoleranz, Softwareentwicklung Mikrocontroller
MehrEingebettete Systeme Modellierung und Zielarchitekturen
Eingebettete Systeme Modellierung und Zielarchitekturen Vorlesungsbegleitende Unterlagen WS 2003/2004 Klaus Waldschmidt Teil 9 Field Programmable Gate Arrays - FPGA Literatur: 1. M. Wannemacher, Das FPGA-Kochbuch,
MehrModul A. Modul B. Bisheriger Ansatz für dynamisch und partiell rekonfigurierbare Systeme. Slot 0 Slot 1. Prozessor. Dynamischer Bereich
DFG Mini Workshop Device Treiber für rekonfigurierbare Rechensysteme HW-ICAP API zur Anwendung der Read-, Modify-, Writeback-Methode für Xilinx Virtex-II FPGAs 8. 9. Dezember TU München Michael Hübner
MehrEntwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext
Entwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext Till Fischer 03.11.2011 FZI Forschungszentrum Informatik Embedded Systems & Sensors Engineering (ESS)
MehrEntwurf integrierter Schaltungen
1.2 Entwurf integrierter Schaltungen Entwurf integrierter Schaltungen Randbedingungen Strukturorientierte Klassifizierung integrierter Schaltungen Flexibilität hat ihren Preis Optimierte Individualisten
MehrFachbereich Medienproduktion
Fachbereich Medienproduktion Herzlich willkommen zur Vorlesung im Studienfach: Grundlagen der Informatik Themenübersicht Rechnertechnik und IT Sicherheit Grundlagen der Rechnertechnik Prozessorarchitekturen
MehrLehrstuhl für Informatik 12 (Hardware-Software-Co-Design) Friedrich-Alexander-Universität Erlangen-Nürnberg Prof. Dr.-Ing. J.
Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) 1 Gliederung Hardware-Software-Co-Design: Entwurf eingebetteter Systeme Beispiele und Anwendungen: wachsende Komplexität zukünftiger elektronischer
MehrProzessorarchitektur SS2017 Rahmenbedingungen zum Praktikum
Prozessorarchitektur SS2017 Rahmenbedingungen zum Praktikum Vater, Frank Frohberg, Max 26.04.2017 Agenda 1 Rahmenbedingungen für das Praktikum 2 Überblick Designprozess 3 Einführung in VHDL 4 Bearbeitung
MehrArithmetische und Logische Einheit (ALU)
Arithmetische und Logische Einheit (ALU) Enthält Blöcke für logische und arithmetische Operationen. n Bit Worte werden mit n hintereinander geschalteten 1 Bit ALUs bearbeitet. Steuerleitungen bestimmen
MehrErfolg mit Embedded Vision Systemen. Dipl.-Ing. Carsten Strampe Embedded Vision Systeme 1
Erfolg mit Embedded Vision Systemen Dipl.-Ing. Carsten Strampe Embedded Vision Systeme 1 Erfolg mit Embedded Vision Systemen Embedded Prozessoren vs. X86er Derivate DSP vs. FPGA vs. GPP wer ist geeigneter
MehrIHS2 Seminar. Einführung Zusatzfolien A. Integrated HW/SW Systems Group. IHS2 Seminar 06 November 2009 Self-Organization 19 November 2009 1
Einführung Zusatzfolien A Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel 06 November 2009 Self-Organization 19 November 2009 1 Empfehlungen für die Verzeichnisstruktur Unterverzeichnisse für Projekte doc
MehrOpen Source - Mikrokontroller für Mixed Signal ASIC
Open Source - Mikrokontroller für Mixed Signal ASIC Embedded Computing Conference 30. August 2011 Michael Roth Ablauf Vorstellung IME Motivation Vorstellung einiger OpenSource Mikrokontroller Evaluation
MehrSynthese Eingebetteter Systeme Wintersemester 2012/13. 8 FPGAs
2 Synthese Eingebetteter Systeme Wintersemester 22/3 8 FPGAs Michael Engel Informatik 2 TU Dortmund 22//9 FPGAs Energieeffizienz FPGA: Strukturen und Routing Virtex 5 XUPv5-Board Anschlüsse Konfiguration
Mehr1. Einleitung. Informationstechnische Systeme
1. Informationstechnische Systeme Realisierungsvarianten für HW-Komponenten Anwendung von SSI Standard-IC Anwendung von µp und MSI-/LSI-Komponenten Einsatz anwendungsspezifischer integrierter Schaltungen
MehrEHP Einführung Projekt A
Volker Dörsing EHP Einführung Projekt A email: doersing@uni-jena.de praktische Übung www: http://users.minet.uni-jena.de/~ehp-head Vorbereitung, Durchführung, Kolloquium Infos zur Veranstaltung, Versuchsanleitung
MehrSpartan-II 2,5V Familie FPGAs
- 1 - Spartan-II 2,5V Familie FPGAs Proseminar FPGAs SS 2003 1. Einfuehrung 2. Architektur 2.1 Ein-/Ausgabe Block 2.2 Konfigurierbare Logik Block (CLB) 2.3 Programmierbare Routing Matrix (PRM) 2.4 Block
MehrVHDL - Technologische Grundlagen
VHDL - Technologische Grundlagen Marc Reichenbach und Michael Schmidt Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 2012 1 / 48 Gliederung Technologien Programmierbare Logikbausteine
MehrMesssysteme für den SwissFEL
Messsysteme für den SwissFEL Signalauswertung mit Xilinx Virtex-5 FPGAs Embedded Computing Conference 2011 Christa Zimmerli Masterstudentin MSE Wissenschaftliche Assistentin christa.zimmerli@fhnw.ch Institut
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
Mehrauf differentiellen Leitungen
Eingebettete Taktübertragung auf differentiellen Leitungen Johannes Reichart Kleinheubacher Tagung Miltenberg, 28.09.2009 Institut für Prof. Elektrische Dr.-Ing. und Optische Manfred Nachrichtentechnik
MehrVerlustleistungsreduzierung in Datenpfaden
Verlustleistungsreduzierung in Datenpfaden F. Grassert, F. Sill, D. Timmermann Inhalt Motivation Analyse der Ausgangssituation Verlustleistung in der Schaltungstechnik Selbstgetaktete dynamische Logiken
MehrANWENDUNG EINER LIBRARY-OPTIMIERTEN VHDL-KODIERUNG FÜR MOBILE ISDN-VERSCHLÜSSELUNG
ANWENDUNG EINER LIBRARY-OPTIMIERTEN VHDL-KODIERUNG FÜR MOBILE ISDN-VERSCHLÜSSELUNG H. Ploog, M. Schmalisch, D. Timmermann Universität Rostock, Richard-Wagner-Str. 31, 18119 Rostock Email: {Hagen.Ploog,
MehrRechnerarchitektur und Betriebssysteme (CS201): Architektur, ALU, Flip-Flop
Rechnerarchitektur und Betriebssysteme (CS201): Architektur, ALU, Flip-Flop 17. September 2013 Prof. Dr. Christian Tschudin Departement Mathematik und Informatik, Universität Basel Uebersicht Ausgewählte
MehrConvey, Hybrid-Core Computing
Convey, Hybrid-Core Computing Vortrag im Rahmen des Seminars Ausgewählte Themen in Hardwareentwurf und Optik HWS 09 Universität Mannheim Markus Müller 1 Inhalt Hybrid-Core Computing? Convey HC-1 Überblick
MehrDigitaltechnik II SS 2007
Digitaltechnik II SS 27 8. Vorlesung Klaus Kasper Inhalt Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM ROM Programmierbare ROM Realisierung digitaler Systeme Automaten Digitaltechnik 2 2 Halbleiterspeicher
MehrAVT Spartan-3E Development Kit AVT DK S3E-500 (V1.0) 21.05.2008
AVT Spartan-3E Development Kit Kurzbeschreibung AVT DK S3E-500 (V1.0) 21.05.2008 Inhaltsverzeichnis Kapitel 1: Kapitel 2: Einführung Komponenten und Eigenschaften AVT Spartan-3E Development Kit Benutzerhandbuch
MehrZwischenbericht zum Projekt FPGA-Entwurfssystem
Zwischenbericht zum Projekt FPGA-Entwurfssystem Test und Integration von Synthese- und Layoutwerkzeugen für den FPGA-Entwurf Steffen, M.; Herrmann, P.; Möhrke, U.; Spruth, W.G. Universität Leipzig Augustusplatz
Mehr4.Vorlesung Rechnerorganisation
Mario.Trams@informatik.tu-chemnitz.de, 22. April 2004 1 Inhalt: 4.Vorlesung Rechnerorganisation technischer Hintergrund der von uns verwendeten Experimentierhardware kurze Einführung in das Altera Entwicklungssystem
MehrGeschichte und Einführung in Aufbau und Arbeitsweise von FPGA Proseminar FPGAs SS 2003
Geschichte und Einführung in Aufbau und Arbeitsweise von FPGA Proseminar FPGAs SS 2003 Matthias Fuchs INHALT 1. Einführung 1.1 Geschichte von Logikbausteinen 1.2 Programmierbare Logik 1.2.1 PALs & PLAs
MehrMulti-Port-Speichermanager für die Java-Plattform SHAP
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Multi-Port-Speichermanager für die Java-Plattform SHAP DASS 2008 Martin Zabel, Peter
MehrProgrammierbare Logikbauelemente
Programmierbare Logikbauelemente Architekturen und Anwendungen von Axel Sikora mit 148 Bildern und 31 Tabellen HANSER Grundlagen 13 1.1 Einführung 13 1.2 Grundlagen digitaler Schaltungen 15 1.2.1 Grandlagen
MehrMicrocontroller Kurs. 08.07.11 Microcontroller Kurs/Johannes Fuchs 1
Microcontroller Kurs 08.07.11 Microcontroller Kurs/Johannes Fuchs 1 Was ist ein Microcontroller Wikipedia: A microcontroller (sometimes abbreviated µc, uc or MCU) is a small computer on a single integrated
MehrSynthese Eingebetteter Systeme. 8 FPGAs
12 Synthese Eingebetteter Systeme Sommersemester 2011 8 FPGAs Michael Engel Informatik 12 TU Dortmund 2011/05/11 FPGAs Energieeffizienz FPGA: Strukturen und Routing Virtex 5 XUPv5-Board Anschlüsse Konfiguration
MehrEntwicklung integrierter HW/SW-Systeme Integrierte Hard- und Softwaresysteme 2 Seminar
Entwicklung integrierter HW/SW-Systeme Integrierte Hard- und Softwaresysteme 2 Seminar Einführung Jorge Meza jorge.meza@tu-ilmenau.de Zusebau R2082, Tel: -4128 Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel
MehrEinleitung_. FPAAs Field Programmable Analog Arrays. (1) Was sind FPAAs? (2) Wie funktionieren FPAAs? (3) Stand der Technik heute?
FPAAs Field Programmable Analog Arrays Ein Vortrag von Noah Smeets im Fach: Technische Informatik Montag, 29. Januar 2018 Einleitung_ (1) Was sind FPAAs? (2) Wie funktionieren FPAAs? (3) Stand der Technik
MehrLEISTUNGSVERGLEICH VON FPGA, GPU UND CPU FÜR ALGORITHMEN ZUR BILDBEARBEITUNG PROSEMINAR INF-B-610
LEISTUNGSVERGLEICH VON FPGA, GPU UND CPU FÜR ALGORITHMEN ZUR BILDBEARBEITUNG PROSEMINAR INF-B-610 Dominik Weinrich dominik.weinrich@tu-dresden.de Dresden, 30.11.2017 Gliederung Motivation Aufbau und Hardware
MehrSeminar Parallele Rechnerarchitekturen SS04 \ SIMD Implementierung aktueller Prozessoren 2 (Dominik Tamm) \ Inhalt. Seite 1
\ Inhalt Seite 1 \ Inhalt SIMD Kurze Rekapitulation 3Dnow! (AMD) AltiVec (PowerPC) Quellen Seite 2 \ Wir erinnern uns: Nach Flynn s Taxonomie kann man jeden Computer In eine von vier Kategorien einteilen:
MehrIHS2 Seminar CFG. Steffen Ostendorff Zusebau, R2078, Tel: -1788
CFG Steffen Ostendorff Zusebau, R2078, Tel: -1788 Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel Integrated HW/SW Systems Group 2. Januar 2012 Self-Organization 05 January 2012 1 Wiederholung CFG 2. Januar
MehrOptimierung der Rechenleistung pro Fläche von Prozessorarchitekturen durch Rekonfiguration von Funktionseinheiten
Fakultät für Informatik Institut für Technische Informatik Optimierung der Rechenleistung pro Fläche von Prozessorarchitekturen durch Rekonfiguration von Funktionseinheiten Rainer Scholz Dissertation zur
MehrRealisierung eines Speichermanagements zur Zugriffsvirtualisierung von konkurrierenden Nutzerdesigns auf Rekonfigurierbarer Hardware
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Realisierung eines Speichermanagements zur Zugriffsvirtualisierung von konkurrierenden
MehrFakultät für Informatik Informatik 12. technische universität dortmund. FPGA-Programming. P. Marwedel Informatik 12, U. Dortmund
FPGA-Programming P. Marwedel Informatik 2, U. Dortmund Fakultät für Informatik Informatik 2 Joule Courtesy: Philips Hugo De Man, IMEC, 27 Importance of Energy Efficiency IPE=Inherent power efficiency AmI=Ambient
MehrEingebettete Taktübertragung auf Speicherbussen
Eingebettete Taktübertragung auf Speicherbussen Johannes Reichart Workshop Hochgeschwindigkeitsschnittstellen Stuttgart, 07.11.2008 Unterstützt durch: Qimonda AG, München Institut für Prof. Elektrische
MehrNI crio - Chassis von National Instruments Preisliste
NI crio - von National Instruments Preisliste COMPACT-RIO CONTROLLER MIT 8 SLOT-CHASSIS... 3 LEISTUNGSOPTIMIERT... 3 crio-9039... 3 crio-9038... 3 crio-9037... 4 crio-9036... 4 crio-9035... 5 KOSTENOPTIMIERT...
MehrTechnologie Überblick Flash & Antifuse vs. SRAM. André Ehlert
Technologie Überblick Flash & Antifuse vs. SRAM André Ehlert Agenda > Abgrenzungsmerkmale Firm Error Kopierschutz Leistungsaufnahme Systemkosten Zusammenfassung FPGA Allgemeiner Aufbau und Funktion FPGA
MehrHochleistungsrechner: Aktuelle Trends und Entwicklungen Wintersemester 2016/17 FPGA für HPC
Hochleistungsrechner: Aktuelle Trends und Entwicklungen Wintersemester 2016/17 FPGA für HPC Konrad Pröll Technische Universität München 02.02.2017 Zusammenfassung In dieser Seminararbeit wird zuerst der
MehrDas große All-in-All CPLD/FPGA Tutorial
Das große All-in-All CPLD/FPGA Tutorial Mit diesem Tutorial sollen die ersten Schritte in die Welt der programmierbaren Logik vereinfacht werden. Es werden sowohl die Grundlagen der Logik, die benötigte
MehrRechnerorganisation. 1. Juni 201 KC Posch
.6.2 Rechnerorganisation. Juni 2 KC Posch .6.2 2 .6.2 Front Side Bus Accelerated Graphics Port 28 MHz Front Side Bus North Bridge RAM idge South Bri IDE USB PCI Bus 3 .6.2 Front Side Bus Front Side Bus
MehrMehrprozessorarchitekturen
Mehrprozessorarchitekturen (SMP, UMA/NUMA, Cluster) Arian Bär 12.07.2004 12.07.2004 Arian Bär 1 Gliederung 1. Einleitung 2. Symmetrische Multiprozessoren (SMP) Allgemeines Architektur 3. Speicherarchitekturen
MehrHardware Praktikum 2008
HaPra 2008 - Versuchsreihe 4 - Aufbau eines Volladdierers Hardware Praktikum 2008 Prof. Dr. H.-J. Wunderlich Dipl.-Inf. M. Imhof Dipl.-Inf. S. Holst Übersicht Entwurfsablauf Diskreter Aufbau Rechnergestützter
MehrProgrammierbare Logik
Programmierbare Logik Programmierung Input PLD Programmable Logic Device Output Liers - PEG-Vorlesung WS2000/2001 - Institut für Informatik - FU Berlin 1 /X X Grundgedanke Input Matrix Logikverknüpfung
MehrMotivation. Eingebettetes System: Aufgabe:
Motivation n Aufgabe: n Eingebettetes System: Computersystem, das in einen technischen Kontext eingebettet ist - also ein Computer, der ein technisches System steuert oder regelt. Das sind z.b. das Antiblockiersystem,
MehrRechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 14/15 Prof. Dr Jian-Jia Chen Dr. Lars Hildebrand Fakultät für Informatik Technische Universität Dortmund lars.hildebrand@tu-.de http://ls1-www.cs.tu-.de Übersicht
MehrIndustrial Ethernet Lösungen Single- oder Multiprotocol?
Industrial Ethernet Lösungen Single- oder Multiprotocol? Thomas Grebenz 1. Juli 2014 Seite 1 NetTechnix E&P GmbH Kernkompetenz Embedded Engineering Hardware und Software Lösungen mit Schwerpunkt Feldbus/Real-Time
Mehr3. Hardware CPLD XC9536 von Xilinx. CPLD / FPGA Tutorial
3. Hardware 3.1. CPLD XC9536 von Xilinx Programmierbare Logikbausteine sind in unzähligen Varianten verfügbar. Die Baugrößen reichen von 20 bis 1704 Pins. Der Preis beginnt bei wenigen Euro für einfache
MehrPlazierung von unterschiedlich großen Komponenten in gleich große rekonfigurierbare Flächen unter Berücksichtigung der Signallaufzeiten
Fakultät für Elektrotechnik Professur für Technische Informatik Helmut Schmidt Universität/ Universität der Bundeswehr Hamburg Plazierung von unterschiedlich großen Komponenten in gleich große rekonfigurierbare
Mehr