G Zahlendarstellung und Rechnerarithmetik

Transkript

1 G Zahlendarstellung und Rehnerarithmetik G.1 1 Einordnung Ebene 6 Ebene 5 Ebene 4 Problemorientierte Sprahe Assemblersprahe Betriebssystem Ebene 3 ISA (Instrution Set Arhiteture) Ebene 2 Ebene 1 Ebene 0 Mikroarhitektur Digitale Logik Physik G.2

2 2 Zahlendarstellung 2.1 Positive ganze Zahlen Positionale Zahlendarstellung Ziffern Position der Ziffern gewihtet ihren Wert Dezimalsystem Beispiel: 4711 = ( 4, 7, 1, 1) 10 = Allgemein: n-stellige Dezimalzahl ( z n 1, z n 2,, z 2, z 1, z 0 ) 10 = z z z mit z n 1 10 n 1 z n 10 n 2 2 z i { 0, 1, 2, 3, 4, 5, 6, 7, 8, 9} G Positive ganze Zahlen (2) Dualsystem, Binärsystem Beispiel: = ( 1, 0, 1, 1) 2 = Allgemein: n-stellige Dualzahl ( z n 1, z n 2,, z 2, z 1, z 0 ) 2 = z 22 + z 21 + z mit z n 1 2 n 1 z n 2 n 2 2 z i { 0, 1} G.4

3 2.1 Positive ganze Zahlen (3) Allgemein Darstellung natürliher Zahlen durh Zahlensystem zu einer beliebigen Basis b 1 ( z n 1, z n 2,, z 2, z 1, z 0 ) b = z 2 b 2 + z 1 b 1 + z 0 b 0 mit z i { 0, 1,, b 1} Typishe Basen für Rehnerarithmetik b = 2 z n 1 b n 1 z n 2 b n 2 Dualsystem b = 8 Oktalsystem z i { 0, 1, 2, 3, 4, 5, 6, 7} b = 10 Dezimalsystem b = 16 Hexadezimalsystem z i { 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F} G Konvertierung der Darstellung Umwandlung von einer Zahlendarstellung in die andere Basis des Ziel-Zahlensystems als Divisor Reste bilden die Ziffern der Darstellung Beispiel: x = 9 Rest 1 least signifiant digit 9 2 = 4 Rest = 2 Rest = 1 Rest = 0 Rest 1 most signifiant digit x = ( 1, 0, 0, 1, 1) 2 G.6

4 2.2 Konvertierung der Darstellung (2) Alternative Finden der Stufenzahlen und deren Vielfahe Beispiel: x 8 Stufenzahlen des Oktalsystems: 1, 8, 64, Welhe Stufenzahl passt gerade noh hinein: 8 Wie oft passt sie hinein: 19 8 = 2 Rest 3 Wiederholung mit Rest und nähst kleinerer Stufenzahl: 3 1 = 3 Rest 0 Wiederholung bis Stufenzahl 1 erreiht wurde Ergebnis der Divisionen bilden die Ziffern: x = 23 8 G Darstellung positiver Zahlen im Rehner Zahlenspeiherung in Registern einzelne Flip-Flops speihern eine Ziffer (Bit) mehrere Flip-Flops speihern eine Zahl Registerbreite 8 Bit = 1 Byte Wort = 16 Bit / 32 Bit (Word) Doppelwort = 32 Bit / 64 Bit (Double Word) Vierfahwort = 64 Bit / 128 Bit (Quad Word) Wortbreite hängt von Prozessorarhitektur ab G.8

5 3 Binäre Addition Shriftlihe Addition Verfahren wie beim Dezimalsystem Übertrag Kontrolle: = 28 Übertrag wird auh Carry genannt Feste Registerbreite und Addition, z.b. vier Bit Übertrag Kontrolle: = 20 = letzter Übertrag gehört zum Ergebnis kann aber niht mehr dargestellt werden G Halbaddierer Addition in erster (rehter) Spalte zwei Eingänge: erste Ziffer von jeder Zahl zwei Ausgänge: erste Ziffer des Ergebnisses, Carry Wahrheitstabelle: Blokshaltbild: a b s a HA b s Shaltung: a = a b b + s s = a b + a b = a b G.10

6 3.2 Volladdierer Addition in anderen Spalten drei Eingänge: je eine Ziffer der Summanden und Carry von vorheriger Ziffer zwei Ausgänge: Summenziffer und Carry Wahrheitstabelle: a b in s out G Volladdierer Shaltung Aufbau mit Halbaddierern a b in HA s HA s out s realer Aufbau als zweistufiges Shaltnetz (geringere Gatterlaufzeiten) Blokshaltbild a b in out s G.12

7 3.3 Paralleles Addierwerk Shaltnetz zur Addition n-bit langer Summanden a n-1 b n-1 a 2 b 2 a 1 b 1 a 0 b 0 in... out s n-1 s 2 s 1 s 0 lange Gatterlaufzeit bis Endergebnis stabil Gatterlaufzeit: t = 2n Δt Ripple Carry Adder (RCA) G Serielles Addierwerk Synhrones Shaltwerk zur Addition n-bit langer Summanden Clk a n-1 a 1 a 0 b n-1 b 1 b 0 s s n-1 s 1 s 0 D Q out Shieberegister für Summanden und Ergebnis je eine Stelle pro Takt wird addiert (Ergebnis nah n Takten) Carry-Flip-Flop muss initialisiert werden G.14

8 3.5 Carry-Look-Ahead-Addierer Beshleunigung der Addition Vermeidung des sequentiellen Durhlaufs der Überträge Idee: parallele Berehnung aller Stellenüberträge für jede Stelle i Es gilt für Stelle i i + 1 = a i b i + ( a i + b i ) i = G i + P i i mit G i = a i b i P i = a i + b i gibt an, ob Stelle i Carry generiert (Generate) gibt an, ob Stelle i Carry weitergeben muss (Propagate), falls vorherige Stelle Carry generiert oder weitergibt Shaltfunktionen für Überträge 1 = G 0 + P = G 1 + P 1 1 = G 1 + P 1 G 0 + P 1 P = G 2 + P 2 G 1 + P 2 P 1 1 = G 2 + P 2 G 1 + P 2 P 1 G 0 + P 2 P 1 P G Carry-Look-Ahead-Addierer (2) Berehnung der Überträge mit maximal 2 Gatterlaufzeiten möglih max. Anzahl der Gattereingänge hängt von der Breite des Addierers ab 0 a 1 a 2 a 3 0 b 1 b 2 b 3 0 arry logi arry logi arry logi arry logi 4 s 3 s 2 s 1 s s 3 s 2 s 1 s 0 Kaskadierung möglih pro CLA-Addierer nur 4Δt Verzögerung G.16

9 3.6 Carry-Selet-Addierer Beshleunigung der Addition Idee: niht auf das Carry des niederwertigen Bloks warten, sondern beide Ergebnisse berehnen und später selektieren a 3 a 2 a 1 a 0 b 3 b 2 b 1 b 0 a 3 a 2 a 1 a 0 b 3 b 2 b 1 b 0 4-Bit RCA Addierer 4-Bit RCA Addierer Multiplexer selektiert Endergebnis s 3 s 2 s 1 s 0 G Carry-Save-Addierer Mehr als zwei Summanden Überträge aus ersten Addition werden in der nähsten Addition berüksihtigt (keine Weitergabe der Überträge in der laufenden Addition) Beispiel: 4-Bit CSA für vier Summanden a 3 b 3 3 a 2 b 2 2 a 1 b 1 1 a 0 b 0 0 s s s s d 3 d 2 d 1 d 0 s s s HA s Standardaddierer G.18

10 4 Binäre Subtraktion Subtrahierer kann ähnlih wie Addierer entwikelt werden Verwendung von Addierern zur Subtraktion Idee: a b = a + ( b) 4.1 Darstellung negativer ganzer Zahlen Vorzeihen und Betrag ein Bit repräsentiert Vorzeihen andere Bits repräsentieren Betrag der Zahl Beispiel: = = 9 Nahteil: Vorzeihen muss für Berehnungen ausgewertet werden G Einerkomplement-Darstellung Berehnung des Einerkomplements einer Zahl N bei n Ziffern C = 2 n N 1 bei n Ziffern/Bits Komplement C entspriht dem Wert N Darstellung positiver ganzer Zahlen höherwertigste Ziffer z n 1 = 0 andere Ziffern unbeshränkt Wert: ( z n 1,, z 1, z 0 ) 2 = z i 2 i Darstellung negativer ganzer Zahlen höherwertigste Ziffer z n 1 = 1 andere Ziffern unbeshränkt Wert: ( z n 1,, z 1, z 0 ) b = 2 n + 1+ z i 2 i i i G.20

11 4.2 Einerkomplement-Darstellung (2) Beispiel: Darstellungslänge n= = = 7 kleinste negative Zahl = = 0 größte (negative) Zahl Nahteil Null hat zwei untershiedlihe Darstellungen (0000 und 1111 bei Länge 4) Vorteil der Einerkomplement-Darstellung einfahe Umwandlung von positiver zu negativer Zahl und umgekehrt jede Ziffer wird invertiert : z i ' = 2 1 z i Beispiel: aus wird (aus 7 wird 7) G Einerkomplement-Darstellung (3) Addition Einsatz von leiht modifizierten Standardaddierern für Zahlen in Einerkomplement-Darstellung Carry-out muss zum Ergebnis addiert werden ohne Überlauf kommt Carry-out nur bei Addition von ein oder zwei negativen Zahlen vor X + ( Y) mit Y als 2 n Y 1 wird zu X + 2 n Y 1 Übertrag 2 n gleiht 1 aus ( X) + ( Y) wird zu 2 n X n Y 1 Übertrag 2 n gleiht 1 aus, übrig bleibt 2 n ( X + Y) 1 also eine Zahl im Einerkomplement Subtraktion vorherige Komplementbildung durh Invertierung der Ziffern G.22

12 4.2 Einerkomplement-Darstellung (4) Additionsshaltwerk für Einerkomplement a n-1 b n-1 a 2 b 2 a 1 b 1 a 0 b 0... HA out HA... HA HA HA s n-1 s 2 s 1 s 0 Rükführen und Addieren des Carry-out-Signals G Einerkomplement-Darstellung (5) Einerkomplement heute kaum mehr im Einsatz doppelte Darstellung der Null Verwendung modifizierter Standardaddierer je ein Shaltnetz für rein positive Zahlen und Zahlen im Einerkomplement erforderlih (oder ein umshaltbares Shaltnetz) G.24

13 4.3 Zweierkomplement-Darstellung Berehnung des Zweierkomplements einer Zahl N bei n Ziffern C = 2 n N bei n Ziffern/Bits Komplement C entspriht dem Wert N Darstellung positiver ganzer Zahlen höherwertigste Ziffer z n 1 = 0 andere Ziffern unbeshränkt Wert: ( z n 1,, z 1, z 0 ) 2 = z i 2 i Darstellung negativer ganzer Zahlen höherwertigste Ziffer z n 1 = 1 andere Ziffern unbeshränkt Wert: ( z n 1,, z 1, z 0 ) 2 = 2 n + z i 2 i i i G Zweierkomplement-Darstellung (2) Beispiel: Darstellungslänge n= = = 8 kleinste negative Zahl = = 1 größte negative Zahl Vorteil der Zweierkomplement-Darstellung eindeutige Darstellung der Null (0000 bei Länge n=4) einfahe Umwandlung von positiver zu negativer Zahl und umgekehrt jede Ziffer wird invertiert : z i ' = 2 1 z i anshließend 1 auf niederwertigste Stelle addieren (Zweierkomplement ist um eins größer als Einerkomplement) Beispiel: aus wird und dann (aus 7 wird 7) G.26

14 4.3 Zweierkomplement-Darstellung (3) Nahteil für kleinste negative Zahl ist das Zweierkomplement niht mehr darstellbar ( 1000) 2 = 8 wird zu ( 1000) 2 = 8 (?) 8 bereits außerhalb des Darstellungsbereihs (Überlauf) Addition Einsatz von Standardaddierern für Zahlen im Zweierkomplement Subtraktion vorherige Komplementbildung eines Summanden erfordert Invertierung der Ziffern Addition von 1 kann durh gesetzten Carry-Eingang erzielt werden G Subtraktion im Zweierkomplement Addier- und Subtrahierwerk a 3 b 3 a 2 b 2 a 1 b 1 a 0 b out Standardaddierer in ADD, SUB s 3 s 2 s 1 s 0 beim Subtrahieren: Invertieren der b-eingänge durh XOR-Gatter Addieren von 1 durh gesetztes Carry-in Überlauferkennung: out in bei Subtraktion ist gesetztes Carry-out der Normalfall G.28

15 4.5 Zahlenraum der Zweierkomplement- Darstellung Zahlenraum für n-stellige Register Beispiel: n= Binärdarstellung positiver Wert Wert im Zweierkomplement G.29 5 Binäre Multiplikation Shriftlihe Multiplikation auf Binärzahlen (rein positive Zahlen) 0011 x Kontrolle: 3 x 10 = = 30 Übertragung auf den Rehner Realisierung in Hardware: Addierer und Shieberegister Realisierung in Software: Addition und Bittest/Shieberegister einige Prozessoren besitzen keine Multiplikationshardware G.30

16 5.1 Vorzeihenlose Multiplikation Alternative A: serielles Shaltwerk zur Multiplikation n a n-1... a 1 a 0 b n-1... b 1 b 0 n shift right b add Steuerwerk n-bit-addierer lear p n shift right p out p 2n-1... p n+1 p n p n-1... p 1 p 0 Löshe p (lear p) n-mal: ermittle b 0 (shift right b) addiere a auf (p 2n-1,...p n+1, p n ) 2 oder niht je nah b 0 (add) vershiebe p einshließlih out der vorherigen Addition (shift right p) G Vorzeihenlose Multiplikation (2) Alternative B: Array-Multiplizierer Shaltwerk für das shriftlihe Multiplikationsshema Beispiel: n = 4 a 3 a 2 a 1 a 0 x b 3 b 2 b 1 b 0 + a 3 b 3 a 3 b 0 a 2 b 0 a 1 b 0 a 3 b 1 a 2 b 1 a 1 b 1 a 0 b 1 a 3 b 2 a 2 b 2 a 1 b 2 a 0 b 2 0 a 2 b 3 a 1 b 3 a 0 b a 0 b UND-Verknüfung p 7 p 6 p 5 p 4 p 3 p 2 p 1 p 0 Einsatz von Carry-Save-Addierern für die einzelnen Zeilen G.32

17 5.1 Vorzeihenlose Multiplikation (3) Alternative B: Array-Multiplizierer Shaltwerk für n = 4 s in a i a 3 a 2 a 1 a 0 b i b i b 0 out in b 1 a i s out b 2 b 3 p 7 p 6 p 5 p 4 p 3 p 2 p 1 p 0 G Vorzeihenlose Multiplikation (4) Alternative C: Alternative B und Wallae-Baum von CS-Addierern baumförmige statt sequentielle Anordnung der CSA Beispiel: n = 8 z 3 z 2 z 1 z 8 z 7 z 6 z 5 z 4 z 3 z 2 z 1 z 4 z 5 z 6 z 7 z 8 CSA CSA CSA CSA CSA CSA RCA CSA CSA CSA CSA CSA Wallae-Baum CSA RCA Vorteil: geringere Gatterlaufzeit CSA-Kette G.34

18 5.1 Vorzeihenlose Multiplikation (5) Alternative D: zweistufiges Shaltnetz für Multiplizierer z.b. als PROM/ROM Shnellste Variante Extrem aufwändig 2 2n 2n Bits notwendig Übergang zu kleineren Blokmultiplizierer (Radixmultiplizierer) Blokmultiplizierer für k-bit als ROM-Implementierung blokweises Multipliziereren Addieren der Blöke mit CSA G Multiplikation für Zweierkomplement- Darstellung n-bit-breites Ergebnis bei Multiplikation n-bit breiter Zahlen auh für Zweierkomplement korrekt Beispiel: 2 x 3 = 6 (bein n = 4) 1110 x = 6 Problem: Überlauf Ergebnis passt meist niht in n Bits 2n-Bit-breites Ergebnis ist niht korrekt = 42 G.36

19 5.2 Multiplikation für Zweierkomplement (2) Alternative A: Erweiterung der Faktoren auf 2n-Bit Vorzeihenerweiterung z.b. aus 1110 wird , aus 0011 wird Nahteil 2n-Bit-breiter Addierer 2n statt n Runden/Additionen (bei seriellem Addierer) G Multiplikation für Zweierkomplement (3) Alternative B: Addition eines Korrektursummanden a ( b) = a ( 2 n b) = 2 n a ( a b) ( a) b = ( 2 n a) b = 2 n b ( a b) ( a) ( b) = ( 2 n b) ( 2 n a) = 2 2n 2 n a 2 n b + a b statt 2 2n a b bzw. a b Korrektursummand für a ( b) : 2 2n 2 n a = 2 n ( 2 n a) Korrektursummand für ( a) b : 2 2n 2 n b = 2 n ( 2 n b) Korrektursummand für ( a) ( b) : 2 n a + 2 n b Nahteil: Zusatzaufwand G.38

20 5.2 Multiplikation für Zweierkomplement (4) Alternative C: getrennte Behandlung des Vorzeihens Umwandlung der Faktoren in positive Zahlen Berehnung des Ergebnisvorzeihens Anpassen des Ergebnisses Nahteil: Zusatzaufwand G Multiplikation für Zweierkomplement (5) Alternative D: Verfahren nah Booth Idee: a 0111 = a 1000 a 0001 gilt auh für skalierte Bitfolge, z.b. a = a a Folge von 1-Bits lässt sih durh eine Addition und eine Subtraktion multiplizieren Algorithmus nah Booth betrahte alle Bits b i und gleihzeitig Bit b i 1 ( b 1 wird als 0 definiert) ( b i, b i 1 ) 2 = 01 2 addiere a 2 i (Beginn einer 1-Folge) ( b i, b i 1 ) 2 = 10 2 subtrahiere a 2 i (Ende einer 1-Folge) ( b i, b i 1 ) 2 = 00 2 oder ( b i, b i 1 ) 2 = 11 2 tue nihts G.40

21 5.2 Multiplikation für Zweierkomplement (6) Alternative D: Verfahren nah Booth Subtraktion durh Addition des Zweierkomplements gültige Ergebnisse auh für negative Zahlen (Zweierkomplement) n-bit breiter Addierer ausreihend durh geshiktes Shieben Shiebeoperation mit Vorzeihenpropagierung (Vorzeihen wird verdoppelt) G Multiplikation für Zweierkomplement (7) Alternative D: Verfahren nah Booth Beispiel: 2 x 3 = 6 (bei n = 4) 1110 x Start Shift Shift Shift Shift = 6 G.42

22 5.2 Multiplikation für Zweierkomplement (8) Alternative D: Verfahren nah Booth Beispiel: 3 x 2 = x Start Shift Shift Shift Shift = 6 G.43 6 Binäre Division Papier- und Bleistift-Version Beispiel: 103 / 9 =? / 1001 = Unterlauf / negatives Ergebnis Korrektur Rest Quotient Kontrolle: 103 / 9 = 11 Rest 4 Verfahren auh Restoring-Division genannt, da durh Korrektur ursprüngliher Divident wiederhergestellt wird G.44

23 6 Binäre Division (2) Mathematish Divident / Divisor = Quotient + Rest / Divisor oder Divident = Quotient x Divisor + Rest häufig verlangt: Rest hat gleihes Vorzeihen wie Divident Überlauf möglih, wenn Quotient niht so breit wie Divident G Restoring Division Einsatz von Addition/Subtraktion und Shiebeoperationen in jedem Shritt testweise Subtraktion des skalierten Divisors b vom Dividenten a q i = 1 falls a b 0 q i = 0 und Korrektur falls a b < 0 Nahholen signifikanter Ziffern zum Zwishenergebnis durh Shiebeoperation G.46

24 6.1 Restoring Division (2) Serielles Dividierwerk für vorzeihenlose Zahlen n out b n-1... b 1 b 0 n n-bit-addierer/ Subtrahierer n add/sub load q Steuerwerk shift left q q 2n-1... q n+1 q n q n-1... q 1 q 0 lade q: obere Hälfte = 0, untere Hälfte = a (load q) n-mal: shiebe q nah links (shift left q) subtrahiere b von obere Hälfte q (sub): negativ: q 0 = 0 und addiere b zurük (add) / positiv: q 0 = 1 Ergebnis: obere Hälfte q = Rest, untere Hälfte q = Quotient G Restoring Division (3) Vorzeihenbehaftete Division mit Zweierkomplement-Darstellung Verfahren im Prinzip identish jedoh: untershiedlihe Erkennung von Unterläufen Propagierung des Vorzeihens in oberer Hälfte von q beim Laden G.48