Tutorial Vivado/Verilog Teil 8 VGA-Display

Transkript

1 Tutorial Vivado/Verilog Teil 8 VGA-Display Prof. Dr.-Ing. Michael Karagounis Dipl.-Ing. Rolf Paulus

2 1. Motivation Das Ziel dieses Laborversuchs ist es, den Entwurf eines komplexeren digitalen Systems in Verilog zu üben. VGA (Video Graphics Array) ist ein Standard, der die analoge Übertragung von Grafikinformationen zwischen Grafikkarte und Bildschirm bei einem PC definiert. In diesem Praktikumsversuch werden Sie einen Signalgenerator für die Bildsynchronisation eines VGA- Monitors entwickeln und einfache geometrische Figuren auf dem Monitor darstellen. Seite 2 von 8

3 1. VGA-Standard Der VGA-Standard wurde entworfen, um die Übertragung von Bilddaten an Röhrenmonitore zu definieren. Verwendet wird eine Schnittstelle aus fünf analogen Signalen. Drei der Signale werden für die Codierung der Grundfarben Rot (R), Grün (G) und Blau (B) verwendet, während die anderen beiden Signale für die horizontale (HSYNC) und vertikale (VSYNC) Bildsynchronisation zuständig sind. Der Signalpegel der Farbsignale beträgt 0,7V SS an 75 Ohm. D.h. für die Farbe Schwarz müssen Red, Green und Blue einen Pegel von 0 V haben und für Weiß müssen alle einen Pegel von 0,7V haben. Da es an den Pins des FPGAs nur die Pegel 0 und 3,3V gibt, ist ein DA-Wandler für die Erzeugung der richtigen Pegel notwendig. Dies ist auf dem Nexys4-Board mit einem Widerstandsnetzwerk gelöst, das zusammen mit dem 75 Ohm-Abschluss des VGA-Displays die einfachste Realisierung eines DA-Wandlers ist: Jede Farbe hat 4 Bit und damit 16 mögliche Signalpegel. Damit sind 16*16*16=4096 Farben darstellbar. 1.2 VGA-Timing Röhrenmonitore generieren für jede der drei Grundfarben einen Elektronenstrahl, der auf jeweils eine von drei Phosphorschichten auf der Innenseite des Bildschirms trifft. Die getroffene Phosphorschicht leuchtet dann entweder in Rot, Grün oder Blau und zwar mit einer Intensität, die durch die Stärke des entsprechenden Elektronenstrahls bestimmt wird. Die Elektronenstrahlen durchlaufen den Bildschirm zeilenweise von links nach rechts und von oben nach unten. Erreichen die Elektronenstrahlen das Ende einer Zeile, werden Sie an den Anfang der nächst-tieferen Zeile positioniert. Kommen die Strahlen Seite 3 von 8

4 schließlich am Ende der letzten Zeile an, so werden die Strahlen in den ursprünglichen Ausgangspunkt am Anfang der ersten Zeile zurückgeführt. Während der Rückführungsphasen von rechts nach links und von unten nach oben, die in obiger Darstellung als gestrichelte Linien dargestellt sind, werden die Elektronenstrahlen ausgeschaltet. Ein großer Teil der potentiellen Anzeigezeit wird also für die Neuausrichtung des Elektronenstrahls aufgewendet. Das genaue Timing der Strahlensteuerung wird durch die Auflösung und die Bildwiederholungsfrequenz der Anzeige definiert. Der VGA-Controller generiert passend zur Auflösung und Bildwiederholungsfrequenz HSYNC-Pulse für den Zeilen- und VSYNC-Pulse für den Bildübergang. Darüber hinaus generiert der VGA-Controller die analogen Farbsignale entsprechend der aktuellen Position der Elektronenstrahlen, um ein Bildmuster gewünschter Form darzustellen. T S T D T P T B T F Der typische Signalverlauf der Synchronisationssignale ist in der oberen Abbildung dargestellt. Mit einer Periode von T s Sekunden wird für die Zeitdauer T P (Pulse width) ein low-aktiver Puls generiert. Auf den Puls folgt eine Strahlkalibrierungsphase die den Zeitraum T B (Back porch) in Anspruch nimmt. Während dieser Zeit ist der Elektronenstrahl abgeschaltet. Direkt im Anschluss beginnt die eigentliche Darstellungsphase, und der Elektronenstrahl ist für einen Zeitraum T D (Display) aktiv und generiert Bildpunkte. Nach dem Ende der Darstellungsphase aber noch vor Ablauf der Periodendauer T S erfolgt eine erneute Strahlkalibrierung über eine Zeitdauer T F (Front porch) mit ausgeschaltetem Elektronstrahl. Anschließend beginnt der Zyklus von vorne. Der grundlegende VGA-VESA-Standard definiert eine Bildschirmauflösung von 640x480 Pixeln bei einer Bildwiederholungsfrequenz von 60 Hz und einer Pixelfrequenz von 25,175 MHz. Die horizontale Darstellungsphase hat 640 Pixel und dauert daher 640/25,175 MHZ=25,422 us. Die Zeiten und Pixel des VESA-Standards sind in der folgenden Tabelle zusammengefasst. Seite 4 von 8

5 Symbol Parameter Pixelclocks HSYNC H-Lines VSYNC T D Darstellungsphase ,422 us ,253 ms T F Front porch 16 0,636 μs 10 0,318 ms T P Sync-Pulsbreite 96 3,813 us 2 0,064 ms T B Back porch 48 1,907 μs 33 1,049 ms T S Synchronisationsperiode, Dauer einer Zeile, bzw. eines Bilds ,778 μs ,683 ms Damit ist die Bildwiederholungsfrequenz 1/16,683 ms= 59,941 Hz. Da wir hier mit einer Pixelfrequenz von 25,0 MHz arbeiten wollen, ergibt sich hier eine Abweichung zum VESA-Standard. Dabei werden jetzt die Pixelanzahlen im horizontalen Synchronisationspuls eingehalten, wodurch sich jedoch andere Zeiten ergeben. Der vertikale Synchronisationspuls wird jedoch angepasst, so dass die Bildwiederholungsfrequenz weiterhin ca. 60 Hz ist. Hierfür wird Back porch und damit auch die Synchronisationsperiode um 4 Pixel verkürzt. Dies führt zu folgender Tabelle: Symbol Parameter Pixelclocks HSYNC H-Lines VSYNC T D Darstellungsphase ,6 us ,36 ms T F Front porch 16 0,64 μs us T P Sync-Pulsbreite 96 3,84 us 2 64 us T B Back porch 48 1,92 μs us T S Synchronisationsperiode, Dauer einer Zeile, bzw. eines Bilds ,0 μs ,667 ms Damit ist die Bildwiederholungsfrequenz 1/16,667 ms=59,999 Hz. Diese Abweichung vom Standard sollte eigentlich kein Problem für die Monitore sein, jedoch hat sich gezeigt, dass neuere Monitore hier häufig ein Synchronisationsproblem haben. Daher wird in diesem Laborversuch zum Testen ein alter Monitor verwendet. Auf dem FPGA-Board sind die VGA-Farbkanäle über eine Widerstandsmatrix mit jeweils 4 Ausgangs-Pins des FPGAs verbunden. Dadurch ist die Amplitude jedes der drei Farbsignale auf 16 Werte beschränkt. Insgesamt ergeben sich 4096 darstellbare Farbkombinationen, von denen wir jedoch nur 8 nutzen und die in der folgenden Tabelle aufgelistet sind. Hierbei bedeutet eine 0, dass alle Bits 0 sind, also 0000 und eine 1, dass alle Bits 1 sind, also Im Gegensatz hierzu verfügt eine vollwertige VGA Grafikkarte über einen Videospeicher, bei dem für jeden Pixel bis zu 32 Bit zur Verfügung stehen, um die gewünschte Farbtiefe bei der Darstellung zu erreichen. Die entsprechende Bitinformation wird dann einem Digital/Analog-Wandler zugeführt, welcher die analoge Amplitude des entsprechenden VGA- Farbsignals generiert. Die Signalamplitude definiert wiederum die Stärke des Elektronenstrahls und damit die Leuchtintensität der jeweiligen Farbe. Seite 5 von 8

6 2. Struktur des VGA Signalgenerators Eine mögliche Struktur des VGA-Signalgenerators ist in der folgenden Darstellung abgebildet. Der Counter wird für die Zähler hcount und vcount verwendet. Hierbei werden 2 geschachtelte Zähler eingesetzt. hcount wird mit jeder 4. steigenden Taktflanke des Systemtaktes inkrementiert bis die horizontale Synchronisationsperiode von T SH = 32,0 μs abgelaufen ist. Bei einem Pixeltakt von 100MHz/4=25 MHz entspricht das 800 Zählzyklen für hsync. Vcount wird immer dann inkrementiert, wenn hcount auf 0 geht. Die Synchronistaionsperiode beträgt 521 Zeilen. Für die binärkodierte Darstellung dieser Zahlen werden 2 10-Bit-Zähler benötigt. Sobald der entsprechende Zählerstand erreicht ist, wird der Zählerstand wieder synchron auf Null zurückgesetzt. reset reset clk100m Counter hcount 10 Bit vcount 10 Bit Synchronizer hsync vsync pixel_x 10 Bit pixel_y 9 Bit beam Pattern Generator red 4 Bit green 4 Bit blue 4 Bit Der Synchronizer wertet den Zählerstand von hcount aus und generiert daraus den low-aktiven hsync- Puls. Die hsync-pulsdauer entspricht bei einer 25-MHz-Pixelclock 96 Zählzyklen, die vsync-pulsdauer entspricht dabei der Dauer von zwei hsync-zyklen und dementsprechend zwei Zählzyklen des vcount- Zählers. Die Zählerstände hcount und vcount geben im Prinzip Auskunft darüber, an welcher Pixelposition sich der Elektronenstrahl aktuell befindet. Für die Berechnung der Pixelposition aus den Zählerständen müssen jedoch auch die Pulsdauern der HSYNC- und VSYNC-Signale und die Rekalibrierungsphasen berücksichtigt werden. Seite 6 von 8

7 Die initiale horizontale Kalibrierungsphase dauert T BH = 1,92 us, was genau 48 Perioden des 25 MHz- Pixeltaktes in Anspruch nimmt. Zusammen mit den 96 Takten, die der Breite des HSYNC-Pulses entsprechen, muss vom Zäherstand hcount der Wert 96+48=144 abgezogen werden, um die aktuelle Pixelposition in x-richtung zu ermitteln. Hat hcount noch keine 144 Zählzyklen abgeschlossen, ist die Darstellungsphase noch nicht erreicht und der Elektronenstrahl muss abgeschaltet werden. Hierfür setzt der Synchronizer das Signal beam auf Null. Hat hcount 144 Zyklen gezählt, liegt die aktuelle Pixelposition in x-richtung am Signal pixel_x an. Die initiale vertikale Kalibrierungsphase nimmt die Zeit T BH = 928 μs also 29 Zählzyklen von vcount in Anspruch. Zusammen mit den 2 Zählzyklen, die der Breite des vsync-pulses entsprechen, muss vom Zählerstand von vcount der Wert 29+2=31 abgezogen werden, um die aktuelle Pixelposition in y- Richtung zu ermitteln. Hat vcount noch keine 31 Zählzyklen durchgeführt, ist die Darstellungsphase noch nicht erreicht, und der Elektronenstrahl muss abgeschaltet werden. Auch in diesem Fall wird das Signal beam vom Synchronizer auf Null gehalten. Hat vcount aber 31 Zyklen gezählt, liegt die aktuelle Pixelposition in y-richtung am Signal pixel_y an. Die horizontale Darstellungsphase dauert T DH = 25,6 μs bzw. 640 Zählzyklen hcount. Unter Berücksichtigung der Tatsache, dass die Darstellungsphase erst nach 144 Zyklen beginnt, muss der Elektronenstrahl abgeschaltet werden, wenn hcount insgesamt 784 Zählzyklen durchlaufen hat. Die vertikale Darstellungsphase dauert T DV = 15,36 ms bzw. 480 Zählzyklen von vcount. Wenn auch hier berücksichtigt wird, dass die Darstellungsphase erst nach 31 Zählzyklen beginnt, so muss der Elektronenstrahl abgeschaltet wenn vcount insgesamt 511 Zyklen durchlaufen hat. Nur wenn sowohl die vertikale und die horizontale Synchronisation sich in der Darstellungsphase befinden, wird das Signal beam auf eins gelegt, um die Elektronenstrahlen einzuschalten. Zusammenfassung Zählerstande: hcount: 0-95 hsync, Initiale Kalibrierung, Darstellung, Endkalibrierung vcount: 0-1 vsync, 2-30 Initiale Kalibrierung, Darstellung, Endkalibrierung Der Pattern Generator wertet nun immer dann, wenn das Signal beam gesetzt ist, die Pixelposition pixel_x und pixel_y aus und setzt die Signale red, green blue in Abhängigkeit von der Pixelposition in der Art und Weise, dass das gewünschte Bild am Monitor erzeugt wird. Im Rahmen dieses Laborversuchs sollen einfache geometrische Figuren wie z.b. Rechtecke, Kreise, Kreuze, Ellipsen oder ähnliches erzeugt werden. Bei einem vollwertigen VGA-Controller würden jedoch die Signale pixel_x und pixel_y genutzt werden, um einen Video Speicher zu adressieren, die aktuelle Information für die entsprechende Pixelposition auszulesen und auf dem Monitor darzustellen. Seite 7 von 8

8 3. Aufgabenstellung Ihre Aufgabe besteht darin, in einem hierarchischen Design aus 4 Verilog-Modulen einen VGA- Signalgenerator zu erzeugen. Ziel ist es, einfache geometrische Figuren ihrer Wahl an einem Monitor mit VGA-Anschluss anzuzeigen. 3 Module bilden jeweils die zuvor beschriebene Funktionalität des Counters, Synchronizers und des Pattern-Generators ab. Im 4. Verilog-Modul werden die 3 genannten Module als Komponenten genutzt und sinnvoll miteinander verbunden. 1. Entwerfen Sie ein Verilog-Modul, das die Funktionalität des Counters implementiert. 2. Schreiben Sie eine Testbench und verifizieren Sie die Funktion des Counters. 3. Entwerfen Sie ein Verilog-Modul, das die Funktionalität des Synchronizers implementiert. 4. Schreiben Sie eine Testbench und verifizieren Sie die Funktion des Synchronizers. 5. Entwerfen Sie ein Verilog-Modul, das die Funktionalität des Pattern-Generators implementiert und einfache geometrische Figuren wie Kreuze, Rechtecke, Kreise oder ähnliches generiert. 6. Schreiben Sie eine Testbench und verifizieren Sie die Funktion des Pattern-Generators. 7. Entwerfen Sie ein Verilog-Modul, in dem alle bereits entworfenen Verilog-Module als Komponenten verwendet und miteinander verbunden werden. 8. Schreiben Sie eine Testbench und verifizieren Sie die Funktion des VGA-Signal-Generators 9. Implementieren Sie das Design auf dem FPGA. Verbinden Sie dabei das Taktsignal mit dem 100 MHz-Oszillator des Boards, das Resetsignal mit einem Taster und die VGA-Signale mit dem VGA- Port des Boards. Schließen Sie das FPGA-Board an ihren Monitor an und betrachten Sie das Ergebnis. Seite 8 von 8