Versuch EL-V4: Feldeekttransistoren

Transkript

1 Versuch EL-V4: Feldeekttransistoren Inhaltsverzeichnis 1 Einleitung 2 2 Grundlagen MOSFET JFET Übersicht der verschiedenen FET-Typen Stationäres Gleichstromverhalten Kleinsignal-Ersatzschaltbild Messtechnik und Messaufbau Source Monitor Unit Vorbereitungsaufgaben 8 5 Messaufgaben 9 Literaturverzeichnis 10 EL-V4-1

2 1 Einleitung Integrierte Schaltungen in Silizium-Planartechnologie sind die dominierenden Bausteine der modernen Elektronik. Ihr wichtigster Bestandteil ist der MOS-FET (Metall-Oxid-Halbleiter- Feldeekttransistor). Heutige Prozessoren und Halbleiterspeicher bestehen aus vielen Millionen MOS-FETs und sind in der Komplementär-MOS-Technik (CMOS) aufgebaut. Ein FET ist ein aktives Bauelement mit drei Anschlüssen, die mit Gate (G), Source (S) und Drain (D) bezeichnet werden. Im Unterschied zu den bipolaren Transistoren handelt es sich um ein unipolares Bauelement, und somit wird die Funktion nur von Majoritätsladungsträgern bestimmt. Des weiteren ndet eine leistungslose Steuerung statt, wodurch stromlose Messungen ermöglicht werden. Neben dem MOSFET, bei dem das Gate durch ein isolierendes Oxid vom zu steuernden Kanal getrennt ist, gibt es den JFET (Sperrschicht- FET) der sich durch einen in Sperrrichtung betriebenen pn-übergang zwischen Gate und Kanal auszeichnet. Eine weitere Variation des JFET ist der MESFET (Metall-Halbleiter- Feldeekttransistor) bei dem an Stelle des pn-übergangs ein Schottky-Übergang Verwendung ndet. Im vorliegenden Versuch sollen die Eigenschaften von Feldeekttransistoren untersucht werden. Dazu sind die Gleichstromkennlinien von FETs aufzunehmen und wichtige Kenngröÿen der Transistoren zu bestimmen. Als Versuchsobjekte dienen ein MOSFET und zwei JFETs. Zur Durchführung des Versuchs sind Kenntnisse über die Funktionsweise des Feldeffekttransistors nötig. Diese sind aus der Vorlesung Elektronische Bauelemente bekannt. Im Folgenden sind nochmals einige Grundlagen zusammengestellt. 2 Grundlagen 2.1 MOSFET Bild 1: Schematischer Aufbau eines n-kanal MOSFETs Die Funktion des FETs beruht auf der leistungslosen Steuerung des Kanals zwischen Sourceund Draingebieten. Dazu ist der Kanalbereich eines MOSFETs mit einer Oxidschicht und einem darüberliegenden Gate bedeckt. Die Oxidschicht dient der elektrischen Isolation EL-V4-2

3 zwischen dem Kanal und dem Gate, und die Steuerung erfolgt durch Anlegen einer Spannung U GS zwischen Gate und Source. Da als Halbleiter üblicherweise Silizium verwendet wird, ist mit dem natürlichen Siliziumdioxid (SiO 2 ) ein guter Isolator verfügbar. In Abbildung 1 ist der schematische Aufbau eines n-kanal MOSFETs dargestellt. Ausgehend von einem p-dotierten Substrat folgen eindiundierte n-dotierte Gebiete für die Source- und Drain-Kontakte. Zusätzlich zu den Source-, Drain- und Gate-Kontakten existiert ein Bulk-Kontakt, der die Kontaktierung des Substrats ermöglicht. Als Gate-Material wird in der modernen Prozessierung Polysilizium verwendet. Grundsätzlich ist ein FET ein symmetrisches Bauelement (Source- und Drainkontakt können vertauscht werden), dies gilt allerdings nur eingeschränkt, da z.b. bei diskreten FETs üblicherweise der Bulk Anschluss mit dem Source Kontakt verbunden wird. Die Leitfähigkeit des Kanals ist sowohl durch die Beweglichkeit als auch über die Dotierkonzentration des Substratmaterials vorgegeben. Abhängig von der Dotierkonzentration handelt es sich um einen selbstleitenden oder selbstsperrenden MOSFET, wobei sich der selbstleitende Typ durch einen Drainstromuss bei U GS = 0 auszeichnet, und der selbstsperrende Typ unter dieser Voraussetzung keinen Drainstromuss ermöglicht. Im Folgenden wird ein n-kanal FET betrachtet: Anlegen einer negativen Gatespannung führt zur vollständigen Verarmung von Elektronen im Kanal und somit zur Unterdrückung des Drainstroms. Durch eine positive Gatespannung ist es möglich, Minoritätsladungsträger (Elektronen im p-dotierten Substrat) im Kanal anzureichern und so die Voraussetzung für einen Stromuss I D zwischen Drain und Source zu schaen. Die Anreicherung von Minoritätsladungsträgern im Kanalgebiet wird als Inversionsschicht bezeichnet. Zur Ausbildung einer Inversionsschicht muss die Gatespannung U GS gröÿer als die Schwellenspannung U th des Transistors sein. Durch Anlegen einer Spannung zwischen Drain und Source entsteht im Kanal ein elektrisches Feld, das für U GS > U th einen Driftstrom verursacht. Mit steigender Gatespannung steigt die Ladungsträgerdichte in der Inversionsschicht und somit der Drainstrom (siehe Abbildung 1). Eine Änderung der Gatespannung um U GS verursacht eine Veränderung des Draintromes um I D und eine entsprechende Spannungsänderung U L = I D R L an einem Lastwiderstand R L. 2.2 JFET Bild 2: Schematischer Aufbau eines n-kanal Sperrschicht-Fets Im Gegensatz zum MOSFET, bei dem das Gate über eine Oxidschicht vom Kanal isoliert ist, bendet sich beim JFET ein pn-übergang zwischen Gate (p-gebiet) und Kanal (n- Gebiet), der in Sperrrichtung betrieben wird. Dadurch bildet sich eine Sperrschicht (Raumladungszone) zwischen Gate und Kanal aus, die dem Transistor ihren Namen gibt und eine EL-V4-3

4 leistungslose Steuerung gewährleistet. Der schematische Aufbau eines n-kanal JFET ist in Abbildung 2 dargestellt. Mit Hilfe einer zwischen Gate und Source angelegten Steuerspannung lässt sich die Breite der Sperrschicht verändern und so die Leitfähigkeit des Kanals, von gut leitend bis abgeschnürt, variieren. Die Sperrschicht zeigt einen trichterförmigen, zum Drainkontakt hin enger werdenden Verlauf im Kanal. Dies ist auf die beim n-typ JFET gröÿere Spannungsdierenz zwischen Gate- und Drain-Kontakt U GD = U GS + U DS im Vergleich zur Gate-Source-Spannung U GS zurückzuführen. 2.3 Übersicht der verschiedenen FET-Typen Feldeffekt-Transistoren (FETs) MOS-FETs Sperrschicht-FETs Verarmungstyp Anreicherungstyp n-kanal p-kanal n-kanal p-kanal n-kanal p-kanal Bild 3: Übersicht der FET-Typen Sowohl der MOSFET als auch der JFET sind in n- und p-ausführung erhältlich. MOS- FETs unterscheiden sich zusätzlich noch im Leitverhalten bei U GS = 0 als selbstsperrend und selbstleitend. Dies entfällt beim JFET, da dort aufgrund des nötigen Sperrbetriebs der pn-diode zwischen Gate und Kanal je nach Ladungsträgertyp positive oder negative Spannungen ausscheiden. Damit ergeben sich insgesamt 6 unterschiedliche Ausführungen, die als Überblick in Abbildung 3 gezeigt sind. 2.4 Stationäres Gleichstromverhalten Im Folgenden werden das Ausgangskennlinienfeld eines n-kanal FETs und die zugehörigen Strom-Spannungs-Gleichungen betrachtet. Ein Stromuss I DS verursacht einen Spannungsabfall längs des Kanals und somit ein ortsabhängiges Potential. Für eine konstante Gate-Source-Spannung U GS = const steigt I DS zunächst linear mit U DS und sättigt mit zunehmender U DS. In Abbildung 4 ist der Ausgangskennlinienverlauf dargestellt. Der lineare Bereich wird als ohmscher Bereich bezeichnet und die anschlieÿende Drain-Source-Stromsättigung als Abschnürbereich. Diese Arbeitsbereiche sind durch eine Grenzspannung U DS,sat = U GS U th voneinander getrennt. Die Stromsättigung für U DS U DS,sat ist auf die Abschnürung des Kanals zurückzuführen, EL-V4-4

5 ohmscher Bereich Abschnürbereich UDS,sat = UGS - Uth Bild 4: Ausgangskennlinienfeld eines n-kanal FET die einen weiteren Stromanstieg nahezu unterbindet. Ein leichter Anstieg des Stroms I DS mit zunehmender U DS wird auch im abgeschnürten Bereich der Kennlinie gemessen und als Kanallängenmodulation λ bezeichnet. Im ohmschen Bereich, d.h. für U DS < U GS U th, gilt wobei für den Übertragungsfaktor k gilt: I D = k[(u GS U th )U DS 1 2 U 2 DS] (1 + λu DS ), (1) Im Abschnürbereich, d.h. für U DS > U GS U th, gilt: ɛ OX k = µ n W t OX L = µ 1 n C OX L. (2) 2 I D = 1 2 k(u GS U th ) 2 (1 + λu DS ). (3) Für die Herleitung dieser Gleichungen sei auf die Literatur [Sze81, Tiet99] verwiesen. 2.5 Kleinsignal-Ersatzschaltbild In Abbildung 5 ist ein vereinfachtes Kleinsignal-Ersatzschaltbild mit Bulk-Source-Kurzschluss dargestellt. EL-V4-5

6 Bild 5: Kleinsignal-Ersatzschaltbild eines FETs 3 Messtechnik und Messaufbau Im vorliegenden Versuch sollen wesentliche Eigenschaften und Kenngröÿen unterschiedlicher FETs untersucht werden. Dazu werden systematisch ein n-kanal J-FET (BF245C), ein p- Kanal J-FET (2N5462) und ein selbstsperrender n-kanal MOSFET (BS170) hinsichtlich ihres stationären Gleichstromverhaltens charakterisiert. Zur Durchführung der elektronische Messungen an den FETs steht eine moderne 2- Kanal-SMU (Source Monitor Unit) von Agilent Technologies bereit (E5262A - 2 Channel High Speed Medium Power Source Monitor Unit). 3.1 Source Monitor Unit Eine Source Monitor Unit (bzw. Source Measurement Unit) ist ein präzises programmierbares Netzteil, das eine Spannungs- bzw. Stromversorgung bei gleichzeitiger Messung des resultierenden Stroms bzw. der resultierenden Spannung realisiert. Dabei bietet eine SMU im Gegensatz zu einem herkömmlichen Netzteil eine hohe Empndlichkeit und Präzision, Spannungsüberwachung und den 4-Quadranten-Betrieb, der sowohl bipolare Spannungen als auch Stromsenken integriert. Die Programmierfunktion einer SMU und die Kommunikation mit einem PC erlauben es, automatisierte Strom- und Spannungs-Sweeps zur Bestimmung der I -V -Charakteristika von Messobjekten aufzunehmen. SMUs sind in der Forschung und Industrie weit verbreitet und kommen in vielen automatisierten Prüfsystemen insbesondere in der Halbleitertechnologie (Forschung, Entwicklung, Produktion) zum Einsatz. Im Folgenden werden die wesentlichen Eigenschaften einer SMU erläutert. Source oder Force: Programmierbare Spannungs- bzw. Stromversorgung; max. einige zehn bis hundert Volt bzw. wenige Ampere Monitor oder Measure: Präzises Multimeter-Messsystem für Spannung und Strom Resolution: Empndlichkeit, d.h. kleinste detektierbare Veränderung am Versorungsausgang oder Messeingang; typisch 1 mv bzw. 1 µa oder weniger Accuracy: Präzision, d.h. max. Unsicherheit der Quelle oder Messung; typisch 0,1 % oder weniger des Ausgangspegels bzw. des Messwerts 4-Quadranten-Betrieb: 4-Quadranten-Ausgänge ermöglichen die Nutzung sowohl als Quelle wie auch als Senke (z.b. zur Untersuchung geladener Bauelemente oder EL-V4-6

7 Akkus); positive Spannung und positiver Strom (1. Quadrant - Quelle); negative Spannung und positiver Strom (2. Quadrant - Senke); negative Spannung und negativer Strom (3. Quadrant - Quelle); positive Spannung und negativer Strom (4. Quadrant - Senke) Bipolar: Der 4-Quadranten-Ausgang erlaubt einen kontinuierlichen Sweep von negativen zu positiven Ausgangsspannungen bzw. Strömen. Durch diesen bipolaren Betrieb lassen sich z.b. Durchlass- und Sperreigenschaften aktiver Bauelemente charakterisieren (I -V -Kennlinien von Dioden und Transistoren). EL-V4-7

8 4 Vorbereitungsaufgaben Vorbereitungsaufgabe 4.1: Zeichnen Sie die Schaltsymbole für alle Typen von MOSFETs und JFETs (n-kanal, p-kanal, gegebenenfalls Anreicherungstyp, Verarmungstyp). Skizzieren Sie zu allen Typen die Steuerund, Ausgangskennlinien. Vorbereitungsaufgabe 4.2: Skizzieren Sie die Kanalausbildung eines selbstsperrenden n-kanal MOSFETs für folgende Arbeitsbereiche: a) Sperrung, b) ohmscher Bereich, c) Abschnürbereich. Zeichen Sie dazu den Querschnitt des Transistors einschlieÿlich der Raumladungszone und aller Anschlüsse. Geben Sie auÿerdem für jeden Bereich qualitativ die Spannungen U DS und U GS an. Vorbereitungsaufgabe 4.3: Beschreiben Sie die technologischen und geometrischen Gröÿen von denen der Übertragungsfaktor k eines FETs abhängig ist. Vorbereitungsaufgabe 4.4: Warum geschieht die Steuerung beim MOSFET nahezu leistungslos? Was ist bezüglich eines JFETs für eine leistungslose Steuerung zu berücksichtigen? Vorbereitungsaufgabe 4.5: Leiten Sie aus den Strom-Spannungs-Gleichungen die Steilheig g m und den Ausgangsleitwert g DS sowohl für den ohmschen Bereich als auch für den Abschnürbereich ab. Wie lassen sich g m, g DS und I D,sat mit technologischen Mitteln erhöhen? Vorbereitungsaufgabe 4.6: Erläutern Sie stichpunktartig die Ersatzschaltbildelemente in Abbildung 5. Vorbereitungsaufgabe 4.7: Was versteht man unter Kanallängenmodulation, und wodurch wird sie verursacht? Vorbereitungsaufgabe 4.8: Mit welchen Extraktionsverfahren lässt sich die Schwellenspannung aus der Steuerkennlinie bestimmen? EL-V4-8

9 5 Messaufgaben Machen Sie sich zunächst mit dem Messgerät (SMU E5262A) vertraut, und informieren Sie sich anhand des Spezikationsblatts über die konkreten Kenngröÿen (Empndlichkeit, Präzision etc.) der SMU. Überlegen Sie sich für jeden Aufgabenteil, in welchem Strom- / Spannungsbereich Ihre Messung durchgeführt werden soll. Orientieren Sie sich an den bereitliegenden Datenblättern der Bauelemente, und notieren Sie sich für jedes Bauelement die Maximalwerte von U GS, U DS und I D. Stellen Sie stets eine Strombegrenzung I GS,max = A zum Schutz der Bauelement ein. Messaufgabe 5.1: Nehmen Sie die Steuerkennlinien der drei Feldeekttransistoren für jeweils zwei unterschiedliche Drain-Source-Spannungen auf. Erklären Sie die erkennbaren Unterschiede der gemessenen Steuerkennlinien. Wählen Sie für jeden FET eine Kennlinie aus und Ermitteln Sie daran die Schwellenspannung des MOSFETs bzw. die Pinch-o Spannungen der JFETs. Bestimmen Sie die Steilheit der jeweiligen Transistoren im ohmschen Bereich für U DS = 5V und zusätzlich beim MOSFET für U DS = 0,1V. Messaufgabe 5.2: Wählen Sie anhand der ermittelten Schwellen- bzw. Pinch-O-Spannungen geeignete Gate- Source-Spannungen, und nehmen Sie mittels dieser Daten die Ausgangskennlinienfelder (bestehend aus mindestens 3 Ausgangskennlinien) der Transistoren auf. Berechnen Sie U DS,sat mit Hilfe der ermittelten Schwellen- bzw. Pinch-O-Spannungen und zeichnen Sie diese in die Ausgangskennlinienfelder ein. Wählen Sie zu jedem FET eine Ausgangskennlinie und ermitteln Sie an dieser den Ausgangleitwert für den ohmschen Bereich sowie den Sättigungsbereich. Bestimmen Sie zudem die Kanallängenmodulation für alle drei Ausgangskennlinien des MOSFET sowie des n-kanal JFETs. Messaufgabe 5.3: Nehmen Sie die Eingangskennlinien (I GS vs. U GS ) der drei FETs auf und erklären Sie deren Verlauf. Messaufgabe 5.4: Berechnen Sie aus der Steilheit des MOSFET (ohmscher Bereich) für U DS = 0,1V, unter Annahme einer Gateoxiddicke von d ox = 40 nm und einem Kanalabmessungsverhältnis von L = 1,85 W 10 4, die Beweglichkeit des Transistorkanals. Die Dielektrizitätskonstante von Siliziumoxid beträgt ɛ r,sio2 = 3,9. EL-V4-9

10 Literatur [Ho98] K. Homann: VLSI-Entwurf, Modelle und Schaltungen. R. Oldenbourg Verlag München Wien, [Sze81] S. M. Sze: Physics of Semiconductor Devices. John Wiley & Sons, [Tiet99] S. Tietze: Halbleiter-Schaltungstechnik. Springer Verlag, EL-V4-10