Transistor FET. Roland Küng, 2010

Transkript

1 Transistor FET Roland Küng,

2 Transistor: FET Im Gegensatz zu den stromgesteuerten Bipolartransistoren sind Feldeffekttransistoren spannungsgesteuerte Schaltungselemente. Die Steuerung erfolgt über die Gate-Source-Spannung, welche zur Regulation des Kanalquerschnittes bzw. der Ladungsträgerdichte dient, um so die Stärke eines elektrischen Stromes zu schalten oder zu steuern. Der FET verfügt über drei Anschlüsse: Source (engl. für Zufluss, Quelle ) Gate (engl. für Tor, Gatter ) Drain (engl. für Senke, Abfluss ) 2

3 MOS FET N-Channel P-Channel Bulk Enhanced Depletion Einfache Herstellung: Miniaturisierung Prozessoren, Logik Grosse Geometrien Leistungselektronik 3

4 MOS FET Alternative Symbole in Schemas Norm Distinguish S-D Simplified 4

5 MOSFET Operation Mit V GS > 0 werden die Löcher im p-substrat weggestossen es entsteht eine Verarmung an freien Ladungsträgern Gleichzeitig werden Elektronen aus Source und Drain vom positiven Gate angezogen. Je höher V GS desto mehr Elektronen werden angereichert es entsteht ein leitender n-kanal FET heisst deshalb Enhancement N-Channel MOSFET FET wird auch als selbstsperrend bezeichnet: Bei V GS = 0 fliesst kein Strom: i D = 0 5

6 MOSFET Operation Verhält sich wie ein Spannungs-gesteuerter Widerstand Mit V GS > 0 wird ein n-kanal unter dem Gate induziert dessen Widerstand r DS abhängig von V GS ist, solange die angelegte Spannung V DS klein ist. Es fliesst ein Strom i D 6

7 MOSFET Operation v GS >V t Widerstand Verstärker Wird V DS bei fixem V GS erhöht, so flacht die Stromzunahme ab und bleibt über grossen Bereich von V DS konstant. Grund: n-kanal verformt sich trapezartig und erreicht eine minimale Dicke am Drain. Der Ausgangswiderstand wird hoch und bleibt konstant Verhält sich wie spannungsgesteuerte Stromquelle 2 Kennlinienbereiche: (Triode, Linear oder Ohmic Region) und (Saturation Region) 7

8 Enh. N-MOSFET Kennlinie Regionengrenze bei V GD = V t Für Saturation Region I D(on) V GS(th) Grenzspannung V t oder V th heisst Threshold Voltage Ist V GS V t so ist der FET ausgeschaltet: Cutoff Region V GS V t heisst auch Excess Voltage 8

9 MOSFET Kennlinie Verstärker Für FET betrieben in Saturation Region gilt i 2 D = K(vGS Vt ) I D(on) Für Saturation Region Bsp.: Ein FET habe V t = 1 V. Im Datenblatt stehe für V GS = 10 V sei I D(on) = 500 ma (vgl. 2N 7002) Gesucht: K und I D für V GS = 5 V Bestätige: K = 6.12 ma/v 2, I D = 99 ma V GS(th) vgl. beim BJT gilt: i C = βi B 9

10 Datenblatt FET 10

11 Regions-Grenze Enhancement NMOS Threshold > V S Betrieb: V GS muss min. V t betragen Saturation: V D darf max. V t unter V G sein 2 3 Grenze 4 1 Lernprogramm: 11

12 Depletion NMOS FET Aufbau wie Enhancement FET aber ein leitender N-Kanal wird durch Dotierung bereits eingebaut. FET leitet bereits bei V GS = 0 selbstleitend Um den FET abzustellen muss eine negative Spannung V GS V t anliegen Der Kanal verarmt N-Channel Enhancement selbstsperrend N-Channel Depletion selbstleitend 12

13 Depletion NMOS FET Kennlinie FET leitet bereits bei V GS = 0 den Strom I DSS selbstleitend Um den FET abzustellen muss eine negative Spannung V GS V t anliegen Für Saturation Region 13

14 Regions-Grenze Depletion NMOS Threshold < V S Betrieb: V GS muss min. V t betragen Saturation: V D muss min. V t über V G sein 3 Grenze Lernprogramm: 14

15 PMOS FET Dasselbe gibt es alles auch mit PMOS! P- und N- Schichten tauschen P-Kanal zwischen Source und Drain wird genutzt. V DS muss negativ sein, (vgl. pnp Transistor) Simplified Simplified P Channel Enhancement P Channel Depletion 15

16 Ansteuerung aller MOS FET Vergleich der 4 MOSFET Typen bezüglich Ansteuerkennlinie 16

17 Junction FET (N-Kanal) 17

18 N-Channel JFET JFET ist selbstleitend: Bei VGS = 0 fliesst I DSS Wird v GS negativ gemacht, so baut sich eine Sperrschicht in der pn Diode auf Kanal kann abgewürgt werden durch Spannung V GS V P : (engl. Pinch off) v GS darf nicht positiv werden, da sonst die pn Diode leitet 18

19 N-Channel JFET I I DSS 2 D = (V 2 GS Vp ) Vp I DSS : Max. Current, Saturation Current V GS (V) Auch mit V P für Pinchoff Spannung bezeichnet Achtung: V GS darf V nicht übersteigen sonst leitet die PN-Diode GS 19

20 P-Channel JFET P-Kanal JFET: Einfach Speisung negieren: Polarität für V DS, V GS vertauschen I I DSS 2 D = (V 2 GS Vp ) Vp Achtung: V GS darf V nicht unterschreiten sonst leitet die PN-Diode SG 20

21 N-Kanal JFET 21

22 Feldeffekt Transistor FET MIS = Metall-Insulator-Semiconductor NIG = Non Insulating Gate 22

23 without quad. term ohmic resistor 23

24 Verstärker NMOS FET Unterschiede zu BJT: i d durch Spannung v gs gesteuert statt Strom i b Steuerkennline ist quadratisch statt exponentiell weniger Verstärkung 24

25 Steuerbarer Widerstand Schalter Q1 1/r DS 1/R D am Bsp. N-JFET 25

26 FET Gleichungen Vereinfachung: Idealer Ausgangswiderstand (V A = ) Ideal isolierendes Gate: I G = 0 v GS Grenze: = v DS V t i 2 D = K(vGS Vt ) i D = 2 K(v GS V ) v t DS r DS = v i DS D = 1 2 K(v GS V ) 26 t

27 FET Arbeitspunkt Verstärker I Datenblatt: K, V t gegeben (K aus Punktepaar I D,V GS berechnen) i 2 D = K(vGS Vt ) Bsp. Depletion NMOS, d.h. V t negativ : Einfachste Form I G = 0 V GS = 0 R G typ. MΩ I D = K V t 2 V DS > V GS V t = -V t (Wahl) R D = (V DD V DS ) / I D Nachteil: kein Freiheitsgrad für Wahl I D 27

28 i 2 D = K(vGS Vt ) FET Arbeitspunkt Verstärker II Datenblatt: K, V t gegeben (K aus Punktepaar I D,V GS berechnen) Bsp Enhancement NMOS, V t positiv : Gate Spannung mit Spannungsteiler I G = 0 V G = DD I D = K (V GS V t ) 2 = K (V G V t ) 2 V R2 R + R 1 2 V DS > V GS V t = V G - V t (Wahl) R D = (V DD - V DS ) / I D Nachteil: I D hängt stark von V t ab 28

29 i 2 D = K(vGS Vt ) Bsp. FET Arbeitspunkt Verstärker Bsp Enhancement NMOS, V t positiv : K = 1 ma/v 2 V t = 3 V, V DD = 15 V Vorgabe I D ID = 16 ma I D = K (V GS V t ) 2 = 16 ma ID VGS = VG = + Vt = 7V K V DS > V GS V t = 4 V Wahl: 7 V R D = (15-7) / 16m = 500 Ω R1 = 800 k und R2 = 700 k Nachteil: I D hängt stark von V t ab: Ist V t = 6 V I D = K*(7-6) 2 = 1 ma 29

30 FET Arbeitspunkt Verstärker III i 2 D K(vGS Vt ) = Datenblatt: - K, V t gegeben - K aus Punktepaar I D,V GS berechnen Bsp Enh. N-MOS: Gate Spannung mit Spannungsteiler, Source-Feedback durch R S: I D weniger abhängig von FET I G = 0 V z.b. R S und I D wählen G = V DD R2 R + R 1 2 I D = K (V GS V t ) 2 = K (V G I D R S V t ) 2 (Solver) V DS > V GS V t = V G I D R S V t ( Wahl V DS ) oder V D > V GS V t + V S = V G V t Beachte! V DS = V D - V S R D = (V DD - V D ) / I D 30

31 Bsp. FET Arbeitspunkt Verstärker Datenblatt: K = 2.5 ma/v 2, V t = 2 V, Wahl I D = 10 ma, V DS = 4 V, V DD = 12 V R S = 300 Ω, R 1 = 500 kω, V GS > V t i 2 D = K(vGS Vt ) V G = V DD R2 R + R 1 2 FET Typ? V S =? V GS =? V G =? V D =? R D =? R 2 =? Check V DS > V GS - V t Lösung: 3 V, 4 V, 7 V, 7 V, 500, 700 k 4 V > 2 V ok 31

32 Bsp. FET Arbeitspunkt Verstärker Datenblatt: K = 0.5 ma/v 2, V t = 1 V gegeben Enh. NMOS i 2 D = K(vGS Vt ) *Hilfreich: Ströme in ma und Widerstände in kω V G I D V D V DS check 32

33 L: FET Arbeitspunkt Verstärker Datenblatt: K = 0.5 ma/v 2, V t = 1 V gegeben * I D = 0.5 (5 6I D 1) 2 Solver: I D = 0.5 ma V s = 3 V V D = 7 V *Hilfreich: Ströme in ma und Widerstände in kω Check Saturation Region: V DS > V GS - V t 33

34 N-Channel FET Arbeitspunkt Synthese 1. Max. Amplitude v o des Ausgangsignal wählen 2. V DD und I D wählen V DD 3. V GS V t berechnen für I D V GS = V G - V S 4. Wähle V DS = v o + (V GS - V t ) 5. Wähle V S = (V DD V DS ) / 2 6. Aus V G Gate Spannungsteiler berechnen 7. R S = V S /I D 8. V RD = V RS 9. Kontrolle V RD > v o 10. Eventuell V DD Speisung erhöhen V GS (V DD -V DS )/2 V DS = v o + (V GS -V t ) (V DD -V DS )/2 34

35 FET und ESD 35

36 Zusammenfassung 2 Technologien: MOS und Junction FET 2 Typen MOS: Enhancement (selbstsperrend) und Depletion (selbstleitend) Je N-Channel und P-Channel Typ verfügbar Für P einfach Betriebsspannung mit umgekehrtem Vorzeichen (V DS,V GS ) Steuerung des Drain-Stroms durch die Gate-Source Spannung Kennlinie quadratisch Triode- und Saturation-Region für Schalter- bzw. Verstärkerbetrieb Spezifikation durch Spannung V t (Threshold) bzw. V P (Pinch off) und K Alternativ: K Berechnen aus Punktepaar I D /V GS Für Arbeitspunktberechung Verstärker FET Tabelle und vereinfachte Formel 2 i = K(v V benutzen. I G = 0 D GS t ) Analyse: Hypothesenmethode. Berechnen Spannungen und Ströme. Prüfen mit Bedingung gemäss FET Tabelle 36

37 Labor MIC Vorverstärker Verstärker für I D = 20 ma, FET BS170, V t = 1.7 V, K = 40 ma/v 2, V DD = 15 V Berechnen: Bauelemente, Wahl V DS = V RD, R S = 220 Ω, (R1 + R2) = 150 kω Aufbauen: und Arbeitspunkt messen und dokumentieren, ev. Verbesserung Arbeitspunkt durch Anpassung R2 (FET Streuung) Experimente: D und G getrennt speisen, Rs = 0 V GS = 3 V, und via V DD V DS variieren 0V 6 V: Kennlinien Ast I D (V DS ) messen V DD = 15 V und V GS variieren 0 V 3.3 V: I D (V GS ) und V t, K bestimmen Schaltung nach Schema: Verstärkung bestimmen mit 1 10 khz Signal, 50 mv Sinus C1 = 100 nf C2, C3 = 10 µf Messwiderstand V out : 22 kω f = 1 10 khz V in = 50 mv VGS = 2.4 V VG = 6.8 V VD = 9.7 V RD = 270 R2 = 68 k Av gemessen ca

38 Enh. N-MOSFET Kennlinie Regionengrenze bei V GD = V t Für Saturation Region I D(on) V GS(th) Grenzspannung V t oder V th heisst Threshold Voltage Ist V GS V t so ist der FET ausgeschaltet: Cutoff Region V GS V t heisst auch Excess Voltage 38