11 Sequentielle Schaltungen

Transkript

1 11 Sequenielle Schalungen E 1 E 2 Kombinaorische Schalung A 2 A=f(E) E n A 1 A m E 1 A 1 E 2 Sequenielle A 2 Schalung E n A=f(E, Z) Z'=g(E, Z) A m Abbildung 1: Kombinaorische / Sequenielle Schalung Z' k Z' 1 Z 1 Z k Speicherung 11.1 Kippschalungen Basis-Flip-Flop Alernaive Schalung: Eingangsvariablen werden negier sowie Rechenoperaionen (+) und ( ) geausch: Abbildung 2: RS-Flip-Flop aus NOR-Gaern Abbildung 3: RS-Flip-Flop aus NAND- Gaern Schalungsechnik 10/06 VL11SchTechn-Folien.doc - 1

2 Flip-Flop mi Takeingang Saisch geakees RS-Flip-Flop: Tak S R Q Abbildung 4: Saisch geakees RS- Flip-Flop Abbildung 5: Impulsfolgediagramm des geakeen RS-Flip-Flops Nur wenn der Takimpuls anlieg (T = 1), kann die Informaion A und B über die NAND-Gaer der Einsellschalung an die Eingänge S und R des Basis- Flip-Flops gelangen. Solange T = 0, is R = S = 1 (Speicherfunkion) Nacheil: der Fall A = B = T = 1 darf nich aufreen, da dann R = S = 0 und Q = Q = 1 (nichkomplemenäre Ausgänge). Verbessere Schalung - D- Flip-Flop (D-Lach): Solange T = 0, is R = S = 1 (Speicherfunkion). Wenn T = 1, liegen an R und S immer komplemenäre Signale an. Den Fall R= S = 0 gib es nich. Abbildung 6: D-Flip-Flop Flip-Flops mi Zwischenspeicherung Nacheil D-FF: zur Daenspeicherung geeigne, Daen liegen bei Übernahme sofor auch am Ausgang an Eigenschaf is für viele Anwendungen (Zähler, Schieberegiser) unerwünsch Besser: Eingangszusand wird zwischengespeicher und ers an den Ausgang überragen, wenn die Eingänge bereis wieder verriegel sind. Schalungsechnik 10/06 VL11SchTechn-Folien.doc - 2

3 2 FFs: Maser-FF am Eingang und Slave-FF am Ausgang: U T a b c d Abbildung 7: Prinzip eines Flip-Flops mi Zwischenspeicherung Technische Realisierung: Zwei saisch geakee RS- FFs werden durch den Tak T komplemenär zueinander verriegel. Abbildung 8: RS-Maser-Slave-Flip-Flop Universelle Speicheranordnung: JK-Maser-Slave-Flip-Flop: 5 Eingänge: Se- und Rese-Eingang, 2 Vorbereiungseingänge (logische Eingangssignale werden bereigesell, die beim nächsen Takimpuls in das FF übernommen werden sollen) J und K sowie Takeingang T. Schalungsechnik 10/06 VL11SchTechn-Folien.doc - 3

4 J K Q 0 0 Q -1 unveränder Q=J 1 1 Q -1 inverier Abbildung 10: Schalbelegungsabelle Abbildung 9: JK-Maser-Slave-Flip-Flop R - und S -Eingänge wirken asynchron und sind höher priorisier als J und K. Für akgeseueren Berieb: R = S = 1bzw. R = S = 0 J K Q -1 Q 0 x x 0 1 x x Abbildung 11: Schalfolgeabelle (x-belegung beliebig) 11.2 Zähler Zählerschalung: nimm durch sukzessive Eingangsimpulse eine Reihe unerscheidbarer Zusände an und kehr ers nach n Schrien in die Ausgangssellung zurück = Zähler modulo n. Asynchronzähler Asynchroner Dualzähler: Ausgangsvariable z i änder ihren Wer, wenn die nächs niedrigere Variable von 1 auf 0 geh (Abbildung 14). Impulsfolgediagramm T Z 0 Z 1 Z 2 Zahl Abbildung 12: Ausgangszusände eines dualen Vorwärszählers Z 3 Schalungsechnik 10/06 VL11SchTechn-Folien.doc - 4

5 Abbildung 13: Zählkee mi 4 JK-Flip-Flops - Flankengeriggere JF-Maser-Slave-FFs mi J=K=1 - Mi 10 FFs bis 1023 zählen - Typen: 74LS93 (4 bi) Z z 3 z 2 z 1 z Abbildung 14: Schalfolgeabelle (Zusandsabelle) eines Dualzählers Dualzahlendarsellung is für einige Zwecke (z. B. Ziffernanzeige, große Zahlen) nich günsig BCD-Zahlen (binär codiere Dezimalzahlen). Für jede Dezimaldekade wird ein vierselliger Dualzähler benöig, der beim 10. Zählimpuls auf 0 zurückspring und einen Überrag erzeug seuer Zähldekade für nächs höhere Dezimalziffer an Schalungsechnik 10/06 VL11SchTechn-Folien.doc - 5

6 Schalungsvarianen verschiedene Realisierungsmöglichkeien, um Rückspringen auf die Nullsellung nach 9. Eingangsimpuls zu erreichen (Abbildung 15): (a) Dezimalzähler durch Rücksellung: Z z 3 z 2 z 1 z Abbildung 15: Schalfolgeabelle für den BCD-Code Abbildung 16: Zählkee mi 4 JK-Flip-Flops (b) Dezimalzähler durch Vorbereiung: Nich benöige 6 Zählsellungen (von 16) werden dadurch übersprungen, dass die Vorbereiungseingänge geeigne beschale werden. Abbildung 17: Asynchroner Dezimalzähler durch Vorbereiung Schalungsechnik 10/06 VL11SchTechn-Folien.doc - 6

7 Synchronzähler Bei asynchronen Zählern erschein der Zählimpuls nur beim 1. FF. Das Eingangssignal am lezen FF komm dor um die Summe der Schalzeien aller übrigen FF verspäe an Nacheil bei langen Zählkeen und hohen Zählfrequenzen. Regel als Schalungsgrundlage: Ausgangsvariable Z i änder immer dann ihren Wer, wenn alle niedrigeren Variablen Z i-1 Z 0 den Wer 1 besizen und ein neuer Zählimpuls einriff (Abbildung 14) Abbildung 18: Synchroner Dualzähler 11.3 Schieberegiser Regiser = Reihenschalung von FFs zur Speicherung und biweisen Verschiebung von Informaionen (1 FF = 1 Bi). Anwendung: Rechenschalungen Muliplikaion und Division von Dualzahlen mi 2 n ; Serien-Parallel- und Parallel-Serien-Wandlung von Informaionen. Schalungsechnik 10/06 VL11SchTechn-Folien.doc - 7

8 Abbildung 19: 4-bi-Schieberegiser DI = Daeneingang; DO = Daenausgang; Daenwandlung: Sezeingänge S 0 S 3 DO: parallel-seriell; DI Q 0 Q 3 : seriell-parallel Tak Q 0 Q 1 Q 2 Q 3 1 D D 2 D D 3 D 2 D 1-4 D 4 D 3 D 2 D 1 5 D 5 D 4 D 3 D 2 6 D 6 D 5 D 4 D 3 7 D 7 D 6 D 5 D 4 Abbildung 20: Schalfolgeabelle für 4- bi-schieberegiser Schalungsechnik 10/06 VL11SchTechn-Folien.doc - 8