5.6 Segmentierter virtueller Speicher

Transkript

1 5.6 Segmentierter virtueller Speicher Zur Erinnerung: Virtueller Speicher ermöglicht effiziente und komfortable Nutzung des realen Speichers; Sharing ist problematisch. Segmentierung erleichtert Sharing, auch mit unterschiedlichen Zugriffsrechten. Kombination segmentierter virtueller Speicher bietet sich an! bs-5.6 1

2 5.6.1 Grobkörnige Segmentierung Jedes Segment umfasst eine oder mehrere Seiten: Segmentdeskriptor beschreibt nicht Bytefolge im Arbeitsspeicher, sondern Seitenfolge im virtuellen Speicher, genauer: beschreibt Seitentabelle (!) des Segments (analog zu , dort Seitentabelle des Prozesses) Virtuelle Adresse besteht aus Segmentnummer, Seitennummer, Distanzadresse bs-5.6 2

3 Prozessor/MMU Virtuelle Adresse s pg o Kontextregister base limit w Assoziativregister s pg frame w d w base limit frame p d c Speicher Segmentliste des aktiven Prozesses Segmenttabelle page backup Seite (s,pg) Seitentabelle des virtuellen Speichers bs Rahmentabelle Auslagerungsbereich

4 ! Unterscheide: Verwaltung des virtuellen Speichers: Neues Segment mit n Seiten einrichten bedeutet: im virtuellen Speicher n konsekutive Seiten finden d.h. in der Seitentabelle n konsekutive freie Zellen finden ( externer Verschnitt - im Sinne von ungenutztem Tabellenplatz) Verwaltung des realen Speichers = Verwaltung der Rahmen bs-5.6 4

5 Früher Pionier dieses Ansatzes: MULTICS [MIT 1967] auf Hardware GE 645: 256 K Segmente (!) à 64 Seiten à 1 K (36-Bit-)Worte Jeder Prozess hat eigene Segmenttabelle, die selbst paged ist; statt vieler Kontextregister gibt es ein descriptor base register, das auf die Segmenttabelle verweist. Segmentdeskriptor beschreibt Seitentabelle des Segments; Sharing: mehrere Segmentdeskriptoren verweisen auf die Seitentabelle des Segments. bs-5.6 5

6 BS-Segmente sind permanent in die Adressräume aller Prozesse eingeblendet (!), allerdings speziell zugriffsgeschützt: Segmente haben unterschiedliche Schutzstufen (rings of protection) 0,1,2,...,7, zwischen denen Übergriffe nur begrenzt möglich sind. am höchsten geschützt bs-5.6 6

7 5.6.2 Feinkörnige Segmentierung Segment ist beliebiger Bereich im virtuellen Speicher: 20 K 24 K 28 K 32 K 36 K Motivation: kleine gemeinsame Objekte feinkörniger Schutz eines Programms "vor sich selbst" (entbehrlich bei sicheren Programmiersprachen) Pioniere (ohne Paging): Plessey 250 [1975] CAP [Cambridge 1977] bs-5.6 7

8 Adressierung über Berechtigungen (capabilities): Segmentdeskriptor = Basisadresse + Länge (im virt. Speicher) Segmenttabelle enthält alle Segmentdeskriptoren des Systems Berechtigung = Index in Segmenttabelle + Zugriffssrecht, vor Manipulation geschützt (s.u.), durch Berechtigungsverweis identifiziert Berechtigungsregister (capability registers) in MMU können wie normale Register unter Bezugnahme auf eine Berechtigung mit zugehörigem Segmentdeskriptor geladen werden Adressierung einer Speicherzelle durch Angabe von Berechtigungsregister + Distanzadresse bs-5.6 8

9 Beachte: ein Berechtigungsregister ähnelt einem Segmentregister, das Laden erfordert aber keinen privilegierten Modus? Was ist der Adressraum eines Prozesses? 2 mögliche Antworten: die über die Berechtigungsregister erreichbaren Segmente die über die jeweils verfügbaren Berechtigungen erreichbaren Segmente aber direkt adressierbar ist jeweils nur der über die Berechtigungsregister erreichbare Ausschnitt (vergleiche dies mit 5.4.3!) bs-5.6 9

10 Geschützte Ralisierung der Berechtigungen mittels Berechtigungsliste (capability list), entweder per Prozess, bei den vom BS geführten Daten, Berechtigungen durchnumeriert, Berechtigungsverweis = Nummer oder per Segment in Schattenregion (shadow region) des Segments (vor der Basisadresse), Berechtigungsverweis besteht aus Berechtigungsregister (für Segment) und Nummer bs

11 Prozessor/MMU Programmadresse b o Berechtigungsregister base limit w Assoziativregister page frame w d w base limit frame p d c Speicher Berechtigungsliste des aktiven Prozesses Segmenttabelle page backup Seitentabelle des virtuellen Speichers bs Seite Rahmentabelle Auslagerungsbereich

12 5.6.3 Aktuelle Hardware: Intel IA-32 MMU Terminologie der zweistufigen Adressumsetzung: Programm- virtuelle reale adresse segmentation Adresse paging Adresse logical unit linear unit physical address ( ) address ( ) address Paging Unit ist abschaltbar virtuelle = reale Adresse (80286 hatte zwar Segmentierung, aber kein Paging!) bs

13 Segmentierung Aktueller Kontext des Prozessors wird bestimmt durch 6 Segmentregister-Paare (Selektor, Deskriptor, s.u.): CS für Code-Segment SS für Stack-Segment DS für Daten-Segment ES für sonstige Datensegmente FS für sonstige Datensegmente GS für sonstige Datensegmente bs

14 Adressenangabe im Maschinenbefehl besteht aus Segmentregister + Distanzadresse, z.b. MOV DS:0,EAX außer: Befehle lokalisieren: stets im Code-Segment; Keller-Befehle ausführen: stets im Stack-Segment; Zeichenketten-Befehle: stets im ES-Segment. Benutzerprogramm kann Segmentregister beliebig laden, z.b. MOV DS,EAX, und damit seinen Adressraum beliebig verschieben (! vgl ) - im Rahmen der ihm zur Verfügung stehenden Segmente: bs

15 als Operand dient ein Segmentselektor: index bits: GDT oder LDT privilege level (s.u.) dieser Selektor wird ins Selektorregister geladen; er identifiziert einen Segmentdeskriptor in der LDT (local descriptor table) oder GDT (global descriptor table), und dieser wird ins Deskriptorregister geladen. bs

16 Quelle: Intel Architecture Software Developer s Manual Vol. 3: System Programming bs

17 Beachte: Segmentarten sind weitgehend festgelegt private und gemeinsame Segmente werden über verschiedene Tabellen verwaltet (LDT versus GDT) Besonderheit beim Code-Segment: CS kann nicht beliebig geladen werden, sondern wird als Folge eines CALL/RET-Befehls oder einer Unterbrechung geladen (s.u.). bs

18 bs

19 Segmentdeskriptor enthält u.a. base Adresse des ersten Bytes des Segments, (32 Bits) lineare Adresse (4 GB Adressraum) = reale Adresse bei abgeschaltetem Paging, virtuelle Adresse sonst limit Länge des Segments (20 Bits) in Bytes, falls G = 0, in Seiten à 4 KB, falls G = 1 G (granularity) Einheit der Segmentlänge (1 Bit) DPL (descriptor privilege level) Privilegierungsstufe (2 Bits) für Zugriffsschutz: 0,1,2 oder 3 (abfallend) bs

20 bs

21 Zugriffsschutz, insbesondere für globale Segmente: Zugriff auf ein Segment wird untersagt, wenn dessen Privilegierungsstufe höher als diejenige im Selektorregister des aktuellen Code-Segments ist. Beispiel: auf ein Segment der Stufe 3 kann man immer zugreifen. Ausnahme: kontrollierter Übergang in ein höher privilegiertes Code-Segment mit CALL, z.b. für Systemaufruf (s.u.) bs

22 Idee der Intel-Architekten: Mikrokern Kern Bibliotheken Benutzerprogramme Aber Linux... Minix... Kern Bibliotheken und Benutzerprogramme Mikrokern Tasks Systemprozesse, Bibliotheken und Benutzerprogramme bs

23 Befehl CALL operand (Rücksprung mit RET) mit operand = Segmentselektor + Distanzadresse : erlaubt Wechsel des Code-Segments mit Sprung in dieses neue Code-Segment sofern dessen Privilegierungsstufe nicht höher ist. mit operand = Selektor eines Call Gate : erlaubt Wechsel mit Erhöhung der Privilegierungsstufe: Call Gate Descriptor verweist auf Code-Segment und dortige Einsprungstelle; beim Sprung wird auch das Keller-Segment ausgetauscht (gemäß Information im TSS Task State Segment) bs

24 Paging Jeder Prozess hat eigenes Seitenverzeichnis (page directory) für die Umsetzung der virtuellen 32-Bit-Adressen seines 4-GB-Adressraums mittels 4-K-Seiten in reale Adressen Seitenverzeichnis des aktuellen Prozesses ist erreichbar über control register cr3 bs

25 Seitenverzeichnis enthält Deskriptoren für auslagerbare Seitentabellen: cr3 control register 1 K Deskriptoren à 4 Bytes Page Directory... Seitentabellen Seiten bs

26 Gemeinsame Nutzung von Segmenten erfolgt über gemeinsam genutzte Seitentabellen: Prozess A Prozess B... bs

27 Interpretation der virtuellen Adresse: table page offset Seitendeskriptoren verfügen über die üblichen Daten frame, (flags:) accessed, dirty, present, Assoziativspeicher beschleunigt Adressumsetzung: Seitendeskriptor wird identifiziert über (table, page) bs

28 Nutzungsmöglichkeiten sind vielfältig, lassen dem BS-Entwickler viele Freiheiten! Beispiele: Segmentierung ignorieren Paging ignorieren (abschaltbar über PG Bit in cr0 ) große versus kleine Segmente Realisierung von Sharing u.a. bs

29 Beispiel: Segmentierung ignorieren: bs

30 Beispiel dafür ist Linux : 4 Segmente Code/Daten für Kern/Benutzer haben unterschiedliche Privilegien für Kern und Benutzer, werden aber alle auf die gleichen virtuellen Adressen 0 4 GB abgebildet. (Motivation: System soll ohne große Änderungen auch für RISC-Prozessoren ohne Segmentierung einsetzbar sein) bs

31 Beispiel: eine Seitentabelle für jedes Segment: bs