Charakterisierung und Modellierung von Ladungseinfangmechanismen in dielektrischen Speicherschichten

Transkript

1 Charakterisierung und Modellierung von Ladungseinfangmechanismen in dielektrischen Speicherschichten Der Technischen Fakultät der Universität Erlangen-Nürnberg zur Erlangung des Grades D O K T O R - I N G E N I E U R vorgelegt von Oliver Klar Erlangen 29

2 Als Dissertation genehmigt von der Technischen Fakultät der Universität Erlangen-Nürnberg Tag der Einreichung: Tag der Promotion: Dekan: Prof. Dr.-Ing. Johannes Huber Berichterstatter: Prof. Dr.-Ing. Heiner Ryssel Prof. Dr.-Ing. Thomas Mikolajick Prof. Dr. rer. nat. Lothar Frey

3 Kurzzusammenfassung Ladungsbasierte, nichtflüchtige Halbleiterspeicher stellen heute den Standard für dauerhaftes Speichern von Daten für mobile Anwendungen dar. Diese Speichertechnologie basiert auf der Speicherung von Elektronen in einer Speicherschicht innerhalb des Gatestapel eines Metall-Oxid-licium-Feldeffekttransistor. Die aktuelle Speichergeneration setzt hierfür eine potentialfreie Elektrode aus Polysilicium ein, welche bei fortschreitender Skalierung jedoch Probleme bereitet. Ein Ausweg ist der Ersatz der potentialfreien Elektrode durch ein Dielektrikum, welches Ladungsträger ortsfest in Haftstellen speichert. Diese auf Ladungseinfang basierende Technologie ist unabhängig von Kapazitäten in der Speicherzelle und bietet zudem den Vorteil des zuverlässigen Betriebes auch bei Schädigung der Oxide. Die ortsfeste Speicherung der Ladungsträger erlaubt sogar die Speicherung von zwei physikalisch voneinander getrennten Bits pro Speicherzelle. Dieser Betriebsmodus erfordert jedoch ein hohes Maß an Kontrolle des Ladungsträgereinfangs. Die Ladungseinfangmechanismen wurden im Rahmen der Arbeiten zur Promotion experimentell untersucht. Speziell für diese Untersuchungen wurde ein eigenes Charakterisierungsverfahren entwickelt, welches das Unterschwellenverhalten der Speicherzellen in verschiedenen Programmierzuständen analysiert. Im Vergleich zu bisher bekannten Methoden erhöht dieses Verfahren die Genauigkeit der Bestimmung von lateralen Ladungsverteilungen in der Speicherschicht. Mittels Untersuchungen von gateinduzierten Drainleckströmen konnten inhomogene Ladungsverteilungen der Speicherladung aufgrund der Injektion von Elektronen mittels Fowler-Nordheim-Tunneln nachgewiesen werden. Diese Inhomogenitäten können Auswirkungen auf die Zuverlässigkeit der Speicherzelle haben, insbesondere bei weiterer Skalierung. Die entwickelten Verfahren wurden außerdem zur Charakterisierung von Speicherzellen im Rahmen der Durchführung von Zyklentests verwendet. Zyklentests zeigen die Schädigungen im Bauelement durch mehrmaliges Beschreiben und Löschen der Speicherzelle. Die Auswirkungen der Schädigungen wurden außerdem durch Untersuchungen der Speicherhaltezeit bei unterschiedlichen Temperaturen bestimmt. Dabei wurde nachgewiesen, dass das Speicherhaltevermögen aufgrund des zunehmenden Ladungsverlustes deutlich sinkt. Weiter konnte gezeigt werden, dass lokalisiert eingebrachte Ladungspakete in einer häufig beschriebenen und gelöschten Zelle auseinander fließen. Dies hat wiederum negative Auswirkungen auf den zuverlässigen Betrieb der Speicherzelle im Zwei-Bit-Modus. Um die erläuterten Untersuchungen durchzuführen, wurde ein spezieller Messplatz entwickelt, der hohe Zyklenraten bietet, dabei aber einen hohen Grad an Flexibilität in den Charakterisierungsmöglichkeiten garantiert. Mit Hilfe des Aufbaus konnte der Verlauf von Zyklentests erstmals in dieser Genauigkeit charakterisiert werden. Zur Identifikation der jeweiligen Zustände einer Speicherzelle wurden Bauelementesimulationen durchgeführt. Das experimentell gefundene Verhalten der Speicherzellen konnte dabei durch die mulationen vollständig nachgebildet werden.

4 Abstract Charge based, nonvolatile semiconductor memories set the standard for the persistent storage of data for mobile applications. This memory technology is based on the storage of electrons in a layer within the gate stack of a metal-oxide-silicon field-effect-transistor. The current generation of this memory technology uses a polysilicon floating gate which reaches its limits for further device scaling. A solution is the replacement of the floating gate by a dielectric which captures carriers in traps at fixed positions. This charge trapping technology is independent of capacities in the memory cell and has the advantage of a reliable operation even with degradation of the oxides. The localized trapping of electrons allows the storage of two physically separated bits in one memory cell. This operation mode requires a good control of the capture mechanisms. The charge capture mechanisms are analyzed experimentally in the studies related to this work. Especially for these investigations a characterization method was developed, which analyzes the subthreshold region of the memory cells in various program states. This procedure increases the accuracy of the determination of lateral charge distributions in the memory layer compared to commonly used methods. Inhomogeneous charge distributions of trapped charges due to the Fowler-Nordheim injection of electrons were found by investigations of gate induced drain leakage currents. These inhomogeneities affect the reliability of the memory cell, particularly with further scaling. The developed procedures were applied to the characterization of memory cells within the scope of cycle tests. The cycle tests showed the degradation of the device due to multiple programming and erasing the memory cell. The effects of degradation were analyzed by the investigation of the retention behavior at different temperatures. It was demonstrated that the data retention decreases due to the significantly increasing charge loss. Further, a drift of localized trapped charges was shown in multiple programmed cells. This affects the reliability of memory cells in the two-bit mode. For the mentioned characterizations, a special measurement setup was developed, which allows high cycle rates while providing customizable characterization possibilities. By the use of this setup, the progress of cycle tests could be accurately characterized for the first time. To identify the actual state of memory cells, device simulations were made. The behavior of memory cells found by the experimental investigations could be completely reproduced by the device simulations.

5 Inhaltsverzeichnis 1 Einleitung 1 2 Grundlagen ladungsbasierter, nichtflüchtiger Halbleiterspeicher Metall-Oxid-licium-Feldeffekttransistor Metall-Isolator-Halbleiter-Kondensator Betriebszustände von Metall-Oxid-licium-Feldeffekttransistoren Gateinduzierte Drainleckströme Ladungsbasierte, nichtflüchtige Halbleiterspeicher Funktionsprinzip ladungsbasierter, nichtflüchtiger Halbleiterspeicher Grundlegende Programmier- und Löschmechanismen Haftstellenbasierte, nichtflüchtige Halbleiterspeicher Speicherhaltezeit in haftstellenbasierten Halbleiterspeichern Speichern zweier Bits pro Speicherzelle Experimentelle Vorgehensweise Beschreibung der verwendeten Proben Messplatz zur Durchführung von Charakterisierungen und Zyklentests Geräte und Aufbau des Messplatzes Programmumgebung Routinen und Schaltdiagramme Programmablauf eines Zyklentests Modifikationen zur Durchführung dynamischer Charakterisierungen Verfahren zur Charakterisierung von haftstellenbasierten Speicherzellen Bestimmung der Einsatzspannung und Bit-zu-Bit-Übersprechen Charakterisierung des Programmier- und Löschverhaltens Durchführung von Zyklentests Untersuchung von Ladungsverlustmechanismen Messung von gateinduzierten Drainleckströmen Untersuchung der Unterschwellencharakteristik Abgleich von Experimenten mit Bauelementesimulationen Ergebnisse der durchgeführten Arbeiten Ergebnisse der Bauelementesimulationen mulationen zur Fowler-Nordheim-Injektion mulationen zur Injektion heißer Ladungsträger Verhalten von Speicherzellen während des Programmierens Modifikation der Programmier- und Löschbedingungen Dynamische Charakterisierung von Schreibvorgängen

6 ii Inhaltsverzeichnis 4.3 Einfluss lokalisierter Ladungen auf die Unterschwellencharakteristik Nachweis von Ladungen über Drain- und Source-Gebiet Zyklenfestigkeit der verwendeten Speicherzellen Einfluss der Zyklenzahl auf die laterale Ladungsverteilung Einfluss der Zyklenzahl auf den Ladungsverlust Diskussion der Ergebnisse und Wertung Sättigung des Programmierfensters im Zwei-Bit-Modus Extraktion der lateralen Verteilung eingefangener Ladungen Inhomogene Fowler-Nordheim-Injektion Zyklenfestigkeit der verwendeten Speicherzellen Anwendung der Ergebnisse auf zukünftige Speichertechnologien Dreidimensionale Speicherstrukturen Speicherzellen mit Schichten hoher Dielektrizitätskonstante Zusammenfassung und Ausblick Zusammenfassung Ausblick Literaturverzeichnis 15 Anhang A Symbole und Abkürzungen 19 B Quelldateien der Bauelementesimulationen 112 B.1 MDRAW TCL-Script B.2 Sentaurus Device Script C Stichwortverzeichnis 119

7 1 Einleitung Der Bedarf an dauerhaftem Speichern verschiedenster Daten ist seit jeher Gegenstand wissenschaftlicher Untersuchungen. Doch erst mit dem Aufkommen moderner Technologien rückt die Notwendigkeit der nichtflüchtigen Speicher immer mehr in den Fokus. Die Anwendungsfelder sind dabei breit gestreut. Beispielsweise enthalten solche Speicherbausteine die Firmware elektronischer Geräte, um die Funktion der darin verwendeten Mikrocontroller zu gewährleisten. Um die Geräte nachträglich mit neuen Funktionen zu versehen, beziehungsweise Fehler in der Software nachträglich korrigieren zu können, müssen diese Speicher zusätzlich überschreibbar sein. Vor allem in mobilen Anwendungen finden nichtflüchtige Speicher immer mehr Verwendung. Zu sind hier insbesondere mobile Multimediageräte, Mobiltelefone, Navigationsgeräte oder Digitalkameras, die in der Lage sein müssen umfangreiche Datenbestände, wie Kartenmaterial, Musik- und Videotitel oder Bilder von zum Teil mehreren Gigabyte verarbeiten und speichern zu können. Dabei müssen die Speichermedien robust, klein, leicht und stromsparend sein. Deshalb kommen Speichertechnologien wie zum Beispiel Festplatten nicht in Frage, da sie aufgrund ihres mechanischen Aufbaus diese Anforderungen nicht erfüllen können. Die heute aktuelle Technologie ist die der nichtflüchtigen Halbleiterspeicher. Die prinzipielle Funktion dieser Speicherzellen ist schon seit langem bekannt und entstand in verschiedenen Entwicklungsschritten [Cap99]. Anfangs wurden die Daten schon während der Fertigung permanent in Datenfelder geschrieben. Der Zustand der sogenannten maskenprogrammierten ROMs (engl. Read Only Memories) kann dabei nicht mehr nachträglich verändert sondern nur ausgelesen werden. Als Alternative gab es Speicher, die der Benutzer durch das Aufschmelzen von cherungsleitungen oder dem Verschmelzen von sogenannten Antifuses einmalig beschreiben kann. Diese Speicher nennt man PROMs (engl. Programmable Read Only Memories). In beiden Fällen kann der Zustand jedoch nicht wieder gelöscht werden. Der nächste Entwicklungsschritt war die Einführung der EPROMs (engl. Erasable Programmable Read Only Memories), die durch Beleuchtung mit ultraviolettem (UV) Licht wieder gelöscht werden können. Die Löschzeiten liegen hier jedoch in der Größenordnung von mehreren Minuten [Cap99]. Schließlich wurden die EEPROMs (engl. Electrically Erasable Programmable Read Only Memories) entwickelt, die das elektrische Beschreiben und Löschen innerhalb des Systems erlauben. Die Nachteile der EEPROMs sind die höheren Kosten und die niedrigeren Speicherdichten im Vergleich zu oben genannten Speichern. Grund dafür ist der höhere Flächenbedarf einer Speicherzelle. Welche Eigenschaften müsste der ideale nichtflüchtige Halbleiterspeicher besitzen? Zum einen muss er elektrisch beschreibbar und löschbar sein, hohe Speicherdichten ermöglichen und dabei möglichst kostengünstig herzustellen sein. Zum anderen soll er kurze Schreibund Löschzeiten aufweisen, eine hohe Zuverlässigkeit sowie Lebensdauer bieten und dabei bei möglichst niedrigen Spannungen arbeiten und wenig Leistung verbrauchen. Selbstverständlich muss auch die Möglichkeit gegeben sein, beliebig auf sämtliche Bits zugreifen zu

8 2 1 Einleitung können, um diese auszulesen. Viele dieser Eigenschaften erfüllt die Flash-Speichertechnologie. Flash-Speicher sind nichtflüchtige Speicher, in denen einzelne Speicherzellen elektrisch programmiert werden wie dies bei auch in EEPROMs möglich ist. Durch die Zusammenfassung einer größeren Anzahl von Speicherzellen in einzelne Blöcke, werden sämtliche Speicherzellen eines Blocks gleichzeitig in einem Schritt gelöscht. Aufgrund dieses Löschvorgangs entstand die Bezeichnung Flash. Durch die Möglichkeit, den ganzen Speicher in einem Schritt zu löschen, können sehr kurze effektive Löschzeiten sowie hohe Speicherdichten erreicht werden. Der Flash-Speicher vereint damit die Vorteile des EPROMs mit dem des EEPROMs ohne dabei zu kostspielig zu werden. Aufgrund dieser Vorteile setzte sich diese Technologie in vielen Bereichen durch und verdrängte andere bis dato etablierte Technologien, wie zum Beispiel die nicht mehr weg zu denkenden USB-Sticks oder Speicherkarten als Ersatz für Disketten oder optische Speichermedien. Aber auch herkömmliche Festplatten werden zunehmend durch Flash-Laufwerke (SSD: engl. Solid State Drive) ersetzt. Dadurch wurde die Flash-Speichertechnologie in den letzten Jahren zu einem Treiber der Halbleiterindustrie. Je nach Anforderung lassen sich Flash-Speicher als NAND- oder als NOR-Speicher auslegen. NAND-Speicher ermöglichen sehr hohe Speicherdichten, weisen jedoch sehr lange Lesezeiten auf, da die Zellen eines NAND-Strings sequentiell ausgelesen werden. Daher verwendet man diese Art vorwiegend als Datenspeicher. In der NOR- Konfiguration ist es möglich jede Speicherzelle einzeln anzusprechen. Somit können willkürlich Daten aus verschiedenen Sektoren gelesen werden, wie es zum Beispiel beim Ausführen von Programmcode häufig vorkommt. Durch die zusätzlichen Zuleitungen verliert man jedoch an Speicherdichte. Es ist also je nach Anwendungsfall eine der beiden Konfigurationen beziehungsweise eine Kombination davon zu wählen. Die Flash-Technologie bietet die Möglichkeit, beide Arten an Speichern herzustellen und setzte sich auch aus diesem Grund durch. Um die geforderten hohen Speicherdichten und die damit verbundene Reduktion der Kosten pro Bit zu erreichen, werden hohe Anforderungen an die Fertigungstechnologie gestellt. Um die Entwicklung der neuartigen Technologien zu koordinieren, wurde die International Technology Roadmap for Semiconductors (ITRS) eingeführt, welche von führenden Firmen und Institutionen der Halbleiterbranche gemeinsam gepflegt und ständig aktualisiert wird. Diese Roadmap liefert eine Prognose über die zukünftige Entwicklung der Halbleitertechnologie für die nächsten Jahre. Dadurch können sich Ausrüster und Hersteller besser auf die jeweiligen Anforderungen einstellen und so die Herstellungskosten senken und den Ertrag erhöhen. Als Beispiel seien hier Mikroprozessoren und sämtliche Arten von Halbleiterspeichern wie DRAMs und auch Flash-Speicher genannt. Die Roadmap gibt ebenso an wie weit die Entwicklung einzelner Bereiche neuer Technologien bereits fortgeschritten sind und bietet somit einen guten Überblick über die noch zu entwickelnden Aspekte. In Tabelle 1.1 ist ein Auszug dieser Roadmap aus dem Jahr 27 dargestellt. Er zeigt die anvisierte Technologieentwicklung der beiden oben genannten Gattungen von Flash-Speichern für die nächsten Jahre. Dabei ist in den Feldern unterhalb der jeweiligen Jahreszahl die Anforderung für die Technologiegeneration des entsprechenden Jahres zu sehen. Die Färbung der Felder gibt an, wie weit die Entwicklung auf diesem Sektor bereits voran geschritten ist. Weiße Felder deuten an, dass dieser Aspekt vollständig entwickelt ist und bereits zur Verfügung steht. Hellgrau signalisiert, dass sich dieser Teil in Entwicklung befindet und zu-

9 3 Tab. 1.1: Auszug aus der International Technology Roadmap for Semiconductors (ITRS) 27 zu NAND und NOR Flash-Speicher [ITR7] Year of Production DRAM ½ Pitch (nm) (contacted) NAND Flash NAND Flash technology - F (nm) Number of word lines in one NAND string Cell type (FG, CT, 3D, etc.) FG FG FG FG/ CT CT CT/ CT 3D A. Floating Gate NAND Flash Cell size - area factor a in 4./ 4./ 4./ 4./ 4./ 4./ 4./ multiples of F 2 SLC/MLC Maximum number of bits per cell (MLC) B. Charge trapping NAND Flash (MANOS or Barrier Engineering) Cell size - area factor a in 4./ 4./ 4./ 4./ multiples of F 2 SLC/MLC Maximum number of bits per cell (MLC) NOR Flash NOR Flash technology - F (nm) A. Floating Gate NOR Flash Cell size - area factor a in multiples of F 2 Gate length L g physical (nm) Tunnel oxide thickness (nm) Maximum number of bits per cell (MLC) B. Charge trapping NOR Flash (SONOS/NROM) Cell size (per bit) - area factor a in 3.3/ 3.3/ 3.3/ 3.3/ 3.7/ 3.7/ 3.7/ multiples of F 2 SLC/MLC Gate length L g physical (nm) Endurance (erase/write cycles) Maximum number of bits per cell (physical 2-bit/cell + MLC)

10 4 1 Einleitung mindest unter Laborbedingungen bereits realisiert werden konnte. Die Felder in dunklem Grau zeigen an, dass auf diesem Gebiet noch umfangreiche Forschung und Entwicklung nötig ist, um die Anforderungen zu erreichen. Zum Teil ist auch noch nicht abzusehen, wie man diese festgelegten Anforderungen überhaupt erreichen kann. Anhand der Tabelle erkennt man, dass die Größe der geforderten Strukturen von Jahr zu Jahr sinkt. Bemerkenswert ist dabei, dass die Technologie des NAND-Flash-Speichers der Technologie für DRAM-Speicher vorauseilt. Auch zu erkennen ist, dass ab dem Jahr 21 gewisse Anforderungen noch nicht erfüllt werden können. Im NAND-Flash sollen dabei vier Bits in einer Zelle gespeichert werden. Des Weiteren ist die Einführungen von Flash-Speichern geplant, die auf dem Prinzip des Ladungseinfangs in sogenannten Haftstellen basiert (CT: engl. Charge Trapping). Die problematischen Felder des NOR-Flash liegen aber an anderer Stelle. Hier steht man hauptsächlich vor dem Problem, die geforderten Dimensionen der Speicherzellen zu erreichen. Hervorzuheben ist dabei die Dicke des sogenannten Tunneloxids von heute verwendeten Flash-Speichern mit potentialfreier Elektrode (FG: engl. Floating Gate). Um diesem Problem zu begegnen, setzt man auf die schon oben erwähnten haftstellenbasierten Flash-Speicher. Diese erlauben größere Strukturen allerdings unter der Voraussetzung, dass nun vier statt zwei Bits pro Zelle gespeichert werden müssen. Im Moment weisen diese Zellen jedoch noch nicht die geforderte Zuverlässigkeit auf. Die vorliegende Arbeit geht daher auf verschiedene Aspekte von haftstellenbasierten Flash-Speichern ein. Insbesondere die Charakterisierung des Ladungseinfangs in der verwendeten dielektrischen Speicherschicht ist hier von besonderem Interesse. Sämtliche Untersuchung wurden hinsichtlich der in Tabelle 1.1 gekennzeichneten Problemfelder betrieben, um diese genauer zu analysieren beziehungsweise mögliche Lösungsansätze zu finden. Neben einer Einführung in die theoretischen Grundlagen von ladungsbasierten nichtflüchtigen Halbleiterspeichern, wird eine Übersicht über die speziell für diese Anwendung entwickelte Messtechnik gegeben. Des Weiteren werden die verwendeten Charakterisierungsmethoden und neu entwickelten Verfahren erläutert. Die durchgeführten experimentellen Untersuchungen an den verwendeten Speicherzellen wurden mit umfangreichen Bauelementesimulation abgeglichen, um dadurch das Verständnis für die physikalischen Vorgänge in der Speicherzellen zu verbessern. Neben einer Bewertung der Ergebnisse werden Rückschlüsse auf die Übertragung der im Rahmen dieser Arbeit erhaltenen Erkenntnisse und der neuen Methoden auf zukünftige nichtflüchtige, ladungsbasierte Halbleiterspeicher gegeben. Schließlich wird eine Zusammenfassung der Ergebnisse und ein Ausblick auf mögliche Ansatzpunkte für weitere Untersuchungen sowie die zukünftige Entwicklung auf dem Gebiet der nichtflüchtigen Speicher gegeben.

11 2 Grundlagen ladungsbasierter, nichtflüchtiger Halbleiterspeicher Da ladungsbasierte, nichtflüchtige Halbleiterspeicher auf dem Prinzip des Metall-Oxid-licium-Feldeffekttransistors (MOSFET) basieren, werden in diesem Kapitel die Grundlagen zu MOS-Feldeffekttransistoren kurz zusammengefasst. Darauf aufbauend wird das Funktionsprinzip von üblichen Speicherzellen mit potentialfreier Gateelektrode erläutert. Darauf aufbauend werden anschließend die haftstellenbasierten Halbleiterspeicher eingeführt. 2.1 Metall-Oxid-licium-Feldeffekttransistor Ein MOSFET besteht aus einem MOS-Kondensator, an dessen seitlichen Rändern sich zwei hoch und komplementär zum Substrat dotierte Bereiche befinden. Diese Gebiete nennt man Source beziehungsweise Drain. Der schematische Aufbau eines MOSFETs ist in Abb. 2.1 dargestellt. Im Laufe der Arbeit wird immer wieder auf grundlegende Aspekte des MOS- Feldeffekttransistors zurückgegriffen. Im Folgenden wird daher auf die theoretischen Grundlagen des MOS-Kondensators sowie des Feldeffekttransistor eingegangen. Abschließend werden die unter bestimmten Voraussetzungen auftretenden gateinduzierte Drainleckströme erläutert. Gateelektrode Isolator Source (n + ) Drain (n + ) Substrat (p) Abb. 2.1: Schematischer Aufbau eines Metall-Oxid-licium-Feldeffekttransistors auf p- dotiertem liciumsubstrat

12 6 2 Grundlagen ladungsbasierter, nichtflüchtiger Halbleiterspeicher Metall-Isolator-Halbleiter-Kondensator Wie schon erwähnt besteht der MOS-Feldeffekttransistor zum Teil aus einem MOS-Kondensator. Somit ist es nötig zuerst die Vorgänge im Kondensator zu erläutern, um darauf aufbauend zu den Eigenschaften des Transistors überzuleiten. Als Isolator wird eine Schicht aus (thermischem) liciumdioxid verwendet, die sich auf einem leicht dotierten liciumsubstrat befindet. Auf dieser Schicht wird eine Gateelektrode aufgebracht. Als Material kommen hierfür Metalle wie Aluminium oder hoch dotiertes Polysilicium in Frage. Im Folgenden wird aufgrund der später verwendeten n-kanal-speicherzellen ein p-dotiertes liciumsubstrat und eine Gateelektrode aus hoch n-dotierten Polysilicium angenommen. Die Herleitungen für Kondensatoren auf n-substrat erfolgen analog. Die im Folgenden gezeigten Bänderdiagramme ergeben sich durch die Lösung der Poisson-Gleichung. Die Berechnung erfolgte mit dem mulationsprogramm SOKOS-SIM, welches auf den Arbeiten von T. Erlbacher basiert [Erl8]. Bringt man die Schichten des MOS-Kondensators in Kontakt, so herrscht für alle drei Schichten ein gemeinsames Ferminiveau. Aufgrund der unterschiedlichen Ferminiveaus von Gateelektrode und Substrat kommt es an den Grenzflächen von licium und liciumdioxid zu Bandverbiegungen im licium. Abb. 2.2 zeigt den Verlauf der Bandkanten einer MOS- Struktur auf p-substrat. Potential (V) n-poly-/metall O 2 p-licium -4, -3, -2, -1,, 1, 2, 3, 4, 5, E C E C E C E F E V 6, 2,5 nm/raster 5 nm/raster 7, ,5-1 -7,5-5 -2,5 5 1 Ort (nm) φ E V EV Abb. 2.2: Bänderdiagramm eines MOS-Kondensators auf p-substrat ohne angelegte Spannungen Zu beobachten ist, dass an der Grenzfläche von Gateelektrode und liciumdioxid, aufgrund der sehr hohen Dotierung, quasi keine Verbiegung vorhanden ist, während die Auswirkungen im Substrat sehr viel deutlicher ausfallen. Gleiches Verhalten würde man auch

13 2.1 Metall-Oxid-licium-Feldeffekttransistor 7 bei der Verwendung eines Metalls als Gateelektrode beobachten. Legt man an der Gateelektrode eine Spannung U G an, so wird die Bandverbiegung abhängig von der angelegten Spannung modifiziert. Da sich die Bandverbiegung sehr weit in das p-dotierte licium erstreckt, wird für den Potentialverlauf im Substrat eine eigene Skalierung verwendet. Die dabei möglichen Zustände sind im Folgenden dargestellt Flachbandfall Die Bandverbiegung im Substrat lässt sich durch das Anlegen einer bestimmten Gatespannung kompensieren. In diesem Fall verlaufen die Bandkanten im Substrat auf konstantem Niveau, sind also flach. Dieser Zustand wird deshalb als Flachbandfall bezeichnet und ist schematisch in Abb. 2.3 zusammen mit den wichtigen Größen dargestellt. Von besonderer E Vak qχ HL qφ HL qφ M E g E C qu FB qφ B E Fi E F E V Metall Isolator Halbleiter Abb. 2.3: Schematisches Bänderdiagramm eines MOS-Kondensators auf p-substrat Flachbandfall Bedeutung sind dabei die Austrittspotentiale des Metalls φ M und des Halbleiters φ HL, das Bulkpotential φ B, die Leitungs- und Valenzbandkantenniveaus E C und E V, das Ferminiveau E F, sowie das intrinsische Ferminiveau E Fi. Des Weiteren sind noch der Bandabstand E g, die Elektronenaffinität qχ HL mit der Elementarladung q und das Vakuumniveau E Vak angegeben. Für einen p-typ-halbleiter mit einer Dotierkonzentration N A ergibt sich unter der Annahme der Boltzmann-Näherung, mit E F = E Fi kt ln N A n i, (2.1)

14 8 2 Grundlagen ladungsbasierter, nichtflüchtiger Halbleiterspeicher ein Bulkpotential von φ B = E Fi E F = kt q q ln N A, (2.2) n i wobei k die Boltzmannkonstante, T die Temperatur, p die Gleichgewichtskonzentration der Löcher im p-typ-halbleiter und n i die intrinsische Ladungsträgerkonzentration bezeichnen [Rys6]. Die Spannung, die benötigt wird, um diesen Zustand zu erreichen, wird als Flachbandspannung U FB bezeichnet. Diese ist gegeben durch wobei die Austrittspotentialdifferenz φ MHL durch U FB = φ MHL Q IS C IS, (2.3) φ MHL = φ M φ HL, (2.4) mit den Austrittspotentialen φ M des Metalls beziehungsweise Polysilicium und φ HL des Halbleiters, definiert ist. Außerdem bezeichnet Q IS die Isolatorladung und C IS die Isolatorkapazität. Die Isolatorladung Q IS setzt sich aus der effektiven Isolatorladung im Volumen Q OT und der Ladung an der liciumsubstrat-liciumdioxid-grenzfläche Q SS zusammen und ist gegeben durch Q IS = Q OT + Q SS. (2.5) Die effektive Isolatorladung im Volumen Q OT erhält man durch die Integration der Raumladungsdichte ρ OT über die gesamte Dicke des Isolators x IS : Anreicherung Q OT = 1 x IS x IS xρ OT (x)dx. (2.6) Legt man eine Spannung an die Gateelektrode eines MOS-Kondensators auf p-substrat an, die negativer als die Flachbandspannung ist (U G < U FB ), so verbiegt sich die Valenzbandkante an der licium-liciumdioxid-grenzfläche nach oben und nähert sich dem Ferminiveau an, welches unter der Annahme, dass kein Strom fließt, über den gesamten Halbleiter konstant ist (siehe Abb. 2.4a). Da die Ladungsträgerdichte exponentiell von der Energiedifferenz (E F E V ) abhängt, führt diese Bandverbiegung zu einer Anreicherung von Majoritätsladungsträgern (Löcher), an der licium-liciumdioxid-grenzfläche. Dieser Zustand wird auch als Akkumulation bezeichnet Verarmung Bei Gatespannungen, die nur geringfügig positiver als die Flachbandspannung sind, nimmt die Konzentration an Majoritätsladungsträgern an der Grenzfläche ab, da nun das Valenzband nach unten gebogen wird und somit die Energiedifferenz (E F E V ) negativer wird (siehe Abb. 2.4b). Da die Majoritätsladungsträgern hier von der Grenzfläche verdrängt werden, bildet sich eine Verarmungszone aus und der Zustand wird deshalb, bis zu einer Bandverbiegung von φ B, als Verarmung bezeichnet.

15 2.1 Metall-Oxid-licium-Feldeffekttransistor Schwache Inversion Mit weiterer Erhöhung der Gatespannung werden die Bänder weiter nach unten gebogen, so dass das intrinsische Ferminiveau E Fi das Ferminiveaus E F an der Grenzfläche überschreitet (siehe Abb. 2.4c). An diesem Punkt ist die Anzahl an Minoritätsladungsträgern (Elektronen) höher als die der Majoritätsladungsträger (Löcher). Das Gebiet nahe der Grenzfläche ist somit invertiert und der Zustand wird als Inversion bezeichnet. Die Anzahl der Minoritätsladungsträger erhöht sich mit zunehmendem Oberflächenpotential wurzelförmig, bis ihre Konzentration gleich der Dotierkonzentration des Substrat ist. In diesem Fall herrscht eine Bandverbiegung von 2φ B. Potential (V) n-poly- E C E V O 2 E C p-licium E C E V E V 5 nm/ 2,5 nm/raster Raster ,5-1 -7,5-5 -2,5 5 1 Ort (nm) (a) Anreicherung Potential (V) n-poly- O 2 p-licium E C E C E V E C E V E V 2,5 nm/raster 5 nm/ Raster ,5-1 -7,5-5 -2,5 51 Ort (nm) (b) Verarmung Potential (V) n-poly- O 2 p-licium E C E C E V E C E V E V 2,5 nm/raster 5 nm/ Raster ,5-1 -7,5-5 -2,5 5 1 Ort (nm) (c) Schwache Inversion Potential (V) n-poly- O 2 p-licium E C E C E C E V E V E V 2,5 nm/raster 5 nm/ Raster ,5-1 -7,5-5 -2,5 51 Ort (nm) (d) Starke Inversion Abb. 2.4: Die Betriebszustände eines MOS-Kondensators auf p-substrat

16 1 2 Grundlagen ladungsbasierter, nichtflüchtiger Halbleiterspeicher Starke Inversion Erhöht man die Gatespannung weiter, so dass die Bandverbiegung größer als 2φ B wird, steigt die Anzahl der Elektronen exponentiell mit dem Oberflächenpotential an. Es bildet sich der spätere Elektronenkanal aus, und dieser Zustand wird als starke Inversion bezeichnet. Die Spannung, die benötigt wird, um die starke Inversion zu erreichen, wird als Einsatzspannung U T h bezeichnet. Um die benötigte Bandverbiegung zu erreichen, muss die Flachbandspannung, die Kompensation der Ladungen in der Verarmungszone im Halbleiter Q HL sowie die gewünschte Bandverbiegung von 2φ B aufgebracht werden. Die Einsatzspannung ist daher durch folgenden Ausdruck bestimmt [Rys6]: Daraus ergibt sich mit Gl. (2.3) und Gl. (2.6) U Th = U FB + 2φ B Q HL C IS. (2.7) U T h = φ MHL + 2φ B Q HL C IS Q SS C IS 1 ε ε IS Q HL = kt 2 ql D x IS xρ OT (x)dx, (2.8) mit der elektrischen Feldkonstante ε und der Dielektrizitätskonstante des Isolators ε IS. Die Raumladung im Halbleiter ist gegeben durch ( e qφs kt + qφ ) S kt 1 + n ( e qφ S kt qφ ) S p kt 1, (2.9) wobei n und p die Gleichgewichtskonzentrationen und L D die Debyelänge bezeichnen [Rys6]. Letztere Größe ist als kt ε ε HL L D p q 2 (2.1) definiert, wobei ε HL die Dielektrizitätskonstante des Halbleiters bezeichnet. Aus der Raumladung lässt sich die Kapazität der Verarmungszone C HL im Halbleiter aus [ ( )] C HL Q HL = ε 1 e ε qφ S kt + n HL p e qφ S kt 1 φ S 2LD ( ) ( ) (2.11) e qφ S kt + qφ S kt 1 + n p e qφ S kt qφ S kt 1 bestimmen, wobei φ S das Oberflächenpotential an der licium-liciumdioxid-grenzfläche bezeichnet.

17 2.1 Metall-Oxid-licium-Feldeffekttransistor Betriebszustände von Metall-Oxid-licium-Feldeffekttransistoren Im Laufe der Arbeit werden verschiedene Betriebszustände von Speicherzellen charakterisiert. Daher folgt hier eine knappe Zusammenfassung der verschiedenen Betriebszustände von Metall-Oxid-licium-Feldeffekttransistoren. Da es sich bei allen verwendeten Proben um n-kanal Transistoren handelt, wird hier nur auf Transistoren mit p-substrat eingegangen Linearer Bereich Legt man kleine Drainspannungen U D im Vergleich zur Differenz von Gatespannung U G und Einsatzspannung U Th an, das heißt < U D << U G U T h, (2.12) verläuft der Kanal gleichförmig entlang des Kanalgebiets (U(y) = const.). In diesem Zustand verhält sich der Kanal wie ein ohmscher Widerstand und es ergibt sich ein Drainstrom von I D = β(u G U T h )U D, (2.13) mit der Transkonduktanz β von W β = µ n C IS L, (2.14) wobei µ n die Beweglichkeit der Minoritätsladungsträger im Kanal, W die Weite und L die Länge des Transistors bezeichnen [Rys6] Triodenbereich Mit steigender Drainspannung wird der Einfluss der Gatespannung auf das Kanalgebiet nahe dem Drain abgeschwächt und der Kanal verjüngt sich zum Drain hin. Daher ist U(y) auch nicht mehr als konstant anzunehmen. Der Drainstrom ist in diesem Fall gegeben durch [Rys6]: [ I D = β (U G U T h )U D U D 2 ]. (2.15) Sättigungsbereich Übersteigt die Drainspannung den Wert U D > U G U Th (2.16) so wird der Kanal abgeschnürt. Die Stelle im Kanalgebiet an dem U(y) = U G U T h (2.17) gilt, nennt man Abschnürpunkt (engl. pinch-off-point). Ab diesem Ort driften die Ladungsträger durch die Drain-Raumladungszone. Der fließende Drainstrom ergibt sich dabei aus I D = β 2 (U G U Th ) 2. (2.18)

18 12 2 Grundlagen ladungsbasierter, nichtflüchtiger Halbleiterspeicher Unterschwellenbereich Im Bereich der schwachen Inversion kommt es bereits zu einem schwachen Stromfluss. Da im gesamten Kanalgebiet ein konstantes Oberflächenpotential herrscht, handelt es sich dabei um einen Diffusionsstrom. Diesen erhält man aus dn I D = qad n dx = qwx n() n(l) cd n, (2.19) L mit der Elementarladung q, der Transistorfläche A und der daraus resultierenden Weite W und Länge L, dem Diffusionskoeffizienten für Elektronen D n und der Kanaltiefe x c [Sze81]. Die Größe n(x) gibt die Anzahl an Ladungsträgern an der Stelle x an, und aufgrund der Bedingungen n() = n p, exp[qφ S /kt] (2.2) und erhält man I D = βx ckt n 2 i C IS N A n(l) = n p, exp[q(φ S U D )/kt] (2.21) exp [ ]( [ qφs 1 exp qu ]) D. (2.22) kt kt Man erkennt, dass der Unterschwellenstrom exponentiell mit der Gatespannung U G steigt, da sich das Oberflächenpotential φ S annähernd linear zur Gatespannung ändert. Um diesen Verlauf mit einer aussagekräftigen Größe zu beschreiben, wird der sogenannte Swing S eingeführt. Dieser ist als S = du G = ln1 du G (2.23) dlog 1 I D dlni D definiert und gibt den Wert der Spannung an, die benötigt wird, um den Unterschwellenstrom um eine Dekade zu erhöhen. Die Bestimmung von I D mittels Gl. (2.22) ist jedoch nicht trivial, da die Kanaltiefe x c von der Gatespannung abhängt. Im weiteren Verlauf der Arbeit wird für den Swing ein vereinfachter Ausdruck aus der Literatur verwendet [Sze81]. Dieser ist gegeben durch S = ln1 kt ( ) CIS +C HL (2.24) q C IS und gilt für den Fall, dass mit a C HL C IS (2.25) a 2 ε ε HL L D C I S = 2ε HLx IS ε IS L D. (2.26)

19 2.1 Metall-Oxid-licium-Feldeffekttransistor Gateinduzierte Drainleckströme In n-kanal-mos-feldeffekttransistoren sind bei genügend hoher positiver Drain- und negativer Gatespannung Leckströme zu beobachten, die über Drain und das Substrat fließen [Che87]. Aufgrund der Spannungen und der damit hohen Bandverbiegung an der Grenzfläche vom n-dotierten licium zum liciumdioxid kommt es dort zu einem Tunneln von Elektronen vom Valenzband ins Leitungsband (siehe Abb. 2.5a). Durch dieses Band-zu- Band-Tunneln werden Elektron-Loch-Paare getrennt. Die sich nun im Leitungsband befindlichen Elektronen fließen darauf hin über den Drainkontakt ab. Außerdem entsteht ein von Löchern getragener Substratstrom (siehe Abb. 2.5b). Da diese Leckströme erst durch nega- U G p n + I gidl U D (a) Energie (b) Ort Abb. 2.5: Gateinduzierte Drainleckströme (GIDL) tive Gatespannungen verursacht werden, bezeichnet man diese Ströme als GateInduzierte DrainLeckströme (GIDL). Der Literatur [Wan98] kann man für den GIDL-Strom I gidl die Beziehung [ I gidl = C G E S exp E ] (2.27) E S entnehmen, wobei E S das Feld an der licium-oxid-grenzfläche bezeichnet und näherungsweise als E S U DG 1,2 V = ε HL (2.28) ε IS x IS gegeben ist [Cha87]. U DG ist dabei die Spannungsdifferenz zwischen Drain- und Gatespannung. Der Wert 1,2 ev entspricht der minimalen Bandverbiegung, bei der Band-zu-Band- Tunneln in licium auftritt. C G ist ein experimentell zu bestimmender Wert und E ist gegeben durch [Bou97] π 2 m Eg 3 E = = 21,3 MV/cm. (2.29) 8q h

20 14 2 Grundlagen ladungsbasierter, nichtflüchtiger Halbleiterspeicher Unter Betriebsbedingungen werden Ladungen in das Oxid eingebracht. Diese Ladungen bewirken eine Änderung des elektrischen Feldes an der licium-liciumdioxid-grenzfläche von E S = x IS Der Strom nach dem Einfang von Oxidladungen I post stress gidl I post stress gidl x IS x ε ε HL x IS dx Q e f f ε ε HL. (2.3) ergibt sich damit zu [ = C G (E S + E S ) exp E ] = (2.31) E S + E ( S = C G E S 1+ E ) [ S exp E ] ] exp = (2.32) = I pre stress gidl exp E S [ E E 2 S E S E S [ E E 2 S E S ], (2.33) wobei I pre stress gidl den gateinduzierten Drainleckstrom des frischen Bauelements bezeichnet. Die effektive eingefangene Ladung Q e f f lässt sich somit sehr leicht über Q e f f = ε ε HL E 2 S E ln [ I post stress ] gidl I pre stress gidl (2.34) bestimmen. Da das Band-zu-Band-Tunneln im n-dotierten Gebiet auftritt und die Bandverbiegung durch die Gatespannung verursacht wird, ist der GIDL-Effekt ausschließlich sensitiv auf den Überlappungsbereich von Drain und Gate. Durch die exponentielle Abhängigkeit des gateinduzierten Drainleckstroms vom elektrischen Feld an der licium-liciumdioxid- Grenzfläche und damit der Gatespannung ist dieser zudem sehr sensitiv auf kleinste Änderungen der Isolatorladung im Gate-zu-Drain-Überlappungsbereich.

21 2.2 Ladungsbasierte, nichtflüchtige Halbleiterspeicher Ladungsbasierte, nichtflüchtige Halbleiterspeicher Funktionsprinzip ladungsbasierter, nichtflüchtiger Halbleiterspeicher Ladungsbasierte, nichtflüchtige Halbleiterspeicher basieren auf dem Prinzip des Metall- Oxid-licium-Feldeffekttransistors (MOSFET). Das Gateoxid wird durch einen Schichtstapel aus liciumdioxid, genannt Tunneloxid (TOx), einer Speicherschicht, zum Beispiel einer potentialfreien Elektrode (FG: engl. floating gate) aus Polysilicium, wie sie in heute üblichen Speicherzellen verwendet wird, sowie einer weiteren Schicht aus liciumdioxid, dem Blockoxid (BOx) oder auch Steueroxid, ersetzt (siehe Abb. 2.6). Aufgrund der Potenti- Gateelektrode Elektronen Blockoxid Potentialfreie Elektrode Tunneloxid Source (n + ) Drain (n + ) Substrat (p) Abb. 2.6: Aufbau einer ladungsbasierten, nichtflüchtigen Speicherzelle mit potentialfreier Elektrode albarrieren für Elektronen von der potentialfreien Elektrode zum Tunnel- und Blockoxid entsteht ein Potentialtopf für diese Ladungsträger. Durch gezieltes Einbringen von elektrischen Ladungen in die Speicherschicht bleiben diese im Potentialtopf gefangen und verändern damit das Verhalten des Bauelements (siehe Abb. 2.7a). In Abb. 2.7b ist das Ersatzschaltbild für eine Speicherzelle mit potentialfreier Elektrode gezeigt. Die Speicherzelle lässt sich mittels der vier Kapazitäten der potentialfreien Elektrode zu Gate, Source, Drain und Substrat darstellen. Diese Kapazitäten sind als C G, C S, C D und C Sub bezeichnet. Das Potential der Speicherelektrode φ FG berechnet sich dabei aus φ FG = C G C T φ G + C S C T φ S + C D C T φ D + C Sub C T φ Sub + Q FG C T, (2.35)

22 16 2 Grundlagen ladungsbasierter, nichtflüchtiger Halbleiterspeicher Gate C G FG C S C B C D O 2 O 2 (a) Potentialtopf Source Substrat (b) Ersatzschaltbild Drain Abb. 2.7: Potentialtopf des Speicherstapels und Ersatzschaltbild einer ladungsbasierten, nichtflüchtigen Speicherzelle mit potentialfreier Elektrode wobei φ G, φ S, φ D und φ Sub die Potentiale an Gate, Source, Drain und Substrat bezeichnen, während Q FG die Ladung auf der potentialfreien Elektrode und C T die Gesamtkapazität, gegeben durch C T = C G +C S +C D +C B, (2.36) angeben [Cap99]. Aus Gl. (2.35) ist ersichtlich, dass das Potential der Speicherelektrode nicht nur vom Potential an der Gateelektrode und damit von der Gatespannung abhängt, sondern auch von den Potentialen an Source, Drain und Substrat. Werden Source und Substrat auf Masse gelegt und bezieht man alle Potentiale auf das Sourcepotential, so lässt sich Gl. (2.35) umschreiben in U FS = C G C T U GS + C D C T U DS + Q FG C T, (2.37) wobei U FS die Potentialdifferenz zwischen Speicherelektrode und Source angibt. Entsprechend bezeichnen U GS und U DS die Potentialdifferenz zwischen Gate beziehungsweise Drain und Source. Durch die Einführung des sogenannten Koppelfaktors α C und einer der Variablen f α C = C G C T (2.38) f = C D (2.39) C T lässt sich Gl. (2.37) umformen zu ( U FS = α C U GS + fu DS + Q ) FG. (2.4) C G Die Charakteristik der Speicherzelle wird von der Einsatzspannung U T h,fs und dem entsprechenden Potential φ T h,fs bestimmt, welches an der potentialfreien Elektrode angelegt

23 2.2 Ladungsbasierte, nichtflüchtige Halbleiterspeicher 17 werden muss, damit sich die Inversion an der liciumoberfläche ausbildet. Da man die potentialfreie Elektrode nicht direkt beeinflussen kann, muss man eine entsprechende Gatespannung U Th anlegen, die zu oben erwähntem Potential φ T h,fs führt. Diese Gatespannung lässt sich aus Gl. (2.37) berechnen und ergibt U Th = 1 α C U Th,FS Q FG C G. (2.41) Da U Th,FS nur von der Bauelementetechnologie und eventuell eingefangenen Oxidladungen abhängt, variiert die Einsatzspannung U Th mit der Ladung auf der potentialfreien Elektrode. Durch gezieltes Einbringen von Ladungen auf die potentialfreie Elektrode können so bestimmte Einsatzspannungswerte verschiedenen Zuständen eines Bits zugeordnet werden. Bei sogenannten Einzellevel-Speicherzellen (SLC: engl. ngle Level Cell), wie in Abb. 2.8a dargestellt, kann der Zustand eines Bits durch zwei Einsatzspannungswerte festgelegt werden. UTh bezeichnet hierbei die Einsatzspannung ohne Ladungen auf der potentialfreien Elektrode und somit den Zustand. Folglich repräsentiert eine höhere Einsatzspannung mit einem Wert größer UTh 1 den Zustand 1. Die Werte der beiden Einsatzspannungen unterscheiden sich dabei um Q/C G. Durch Injektion beziehungsweise Emission von Ladungsträgern in die Speicherschicht beziehungsweise aus ihr heraus kann man zwischen diesen beiden Zuständen wechseln. Um die Speicherdichte pro Fläche zu erhöhen, werden nun zusätzliche Einsatzspannungswerte definiert und diese den Zuständen mehrerer Bits zugeordnet. Abb. 2.8b zeigt das Beispiel einer sogenannten Multilevel-Speicherzelle (MLC: engl. Multi Level Cell) mit zwei Bits [Lee2]. Hier wurden vier Niveaus definiert, die äquidistant um eine Einsatzspannungsdifferenz U Th verschoben sind. Der entsprechende Zustand für eine Einsatzspannung von UT h ist nun. Entsprechendes gilt für die drei anderen Einsatzspannungen, U 1 T h entspricht dem Zustand 1, UT 1 h dem Zustand 1 und U 11 Th dem Zustand 11. Es lassen sich so also zwei Bits in einer Zelle speichern. Bei dieser Betriebsart muss jedoch darauf geachtet werden, dass die gewünschten Einsatzspannungen sehr genau eingestellt werden, um eine eindeutige Zuordnung zu garantieren. Dies lässt sich in der praktischen Umsetzung aufgrund der geringen Toleranz nur auf Kosten der Schreib-, Lösch- und Lesegeschwindigkeit erreichen Grundlegende Programmier- und Löschmechanismen Um eine gewünschte Ladungsmenge in die Speicherschicht zu injizieren, beziehungsweise aus ihr heraus zu emittieren, kann man sich verschiedene Mechanismen zu Nutze machen. Diese Mechanismen werden im Folgenden entweder anhand einer Metall-liciumdioxid- licium-struktur (MOS) oder einer Metall-liciumnitrid-liciumdioxid-licium-Struktur (MNOS) erläutert Fowler-Nordheim-Tunneln Einer der wichtigsten Injektionsmechanismen ist das sogenannte Fowler-Nordheim-Tunneln, welches ein feldunterstützter Elektronen-Tunnelnmechanismus ist und bereits 1928 von

24 18 2 Grundlagen ladungsbasierter, nichtflüchtiger Halbleiterspeicher Drainstrom Drainstrom U T H U 1 TH Gatespannung (a) Einzellevel-Modus (SLC) U TH U 1 TH U 1 TH U 11 TH Gatespannung (b) Multilevel-Modus (MLC) Abb. 2.8: Definition von Einsatzspannungsniveaus zur Representation eines beziehungsweise zweier Bits Fowler und Nordheim nachgewiesen wurde [Fow28]. Dieser tritt auf, wenn hohe Spannungen am Speicherstapel anliegen. Elektronen sehen aufgrund des starken elektrischen Feldes eine dreiecksförmige Energiebarriere, wobei die Breite abhängig vom angelegte Feld ist. Die Höhe der Barriere ist abhängig vom gewählten Elektrodenmaterial, falls Elektronen aus der Elektrode tunneln, und der Bandstruktur von liciumdioxid. Bei genügend hohen Feldern wird die Breite der Barriere dünn genug, so dass Elektronen vom Leitungsband des Polysiliciums durch die Barriere ins Leitungsband des liciumdioxids tunneln können (siehe Abb. 2.9a). Die Fowler-Nordheim-Stromdichte ist dabei gegeben durch J FN = αe 2 Ox exp[ E C/E Ox ], (2.42) mit α = q 3 m e 8πhφ/Ox e m e,ox (2.43) und φ e 3/2 E C = 4 2m /Ox e,ox, (2.44) 3 hq wobei h das reduzierte Planksche Wirkungsquantum, E Ox die Feldstärke im liciumdioxid und damit an der Injektionsgrenzfläche, φ/ox e die Barrierenhöhe für Elektronen von licium zu liciumdioxid und m e,ox die effektive Masse eines Elektrons in der Bandlücke von liciumdioxid (m e,ox =,42m e) bezeichnet [Bro98]. Gl. (2.42) ist dabei die einfachste Form der Fowler-Nordheim-Tunnelstromdichte, jedoch für die Beschreibung von nichtflüchtigen Halbleiterspeichern absolut ausreichend. Ein vollständiger Ausdruck würde noch den Einfluss der Temperatur sowie die Barrierenerniedrigung aufgrund des Schottky Effekts

25 2.2 Ladungsbasierte, nichtflüchtige Halbleiterspeicher 19 berücksichtigen [Sze81]. Die Injektionsfeldstärke ergibt sich aus E Ox = U G U FB x Ox, (2.45) wobei U G die angelegte Spannung, U FB die Flachbandspannung und x Ox die Dicke des Oxids bezeichnen [Bro98]. (a) Fowler-Nordheim- Tunneln (b) Direktes Tunneln (c) Modifiziertes Fowler- Nordheim-Tunneln (d) Heiße Elektronen Abb. 2.9: Die grundlegenden Injektionsmechanismen Direktes Tunneln und modifiziertes Fowler-Nordheim-Tunneln Bei Strukturen mit sehr dünnen Oxiden kann der Injektionsstrom durch direktes Tunneln erfolgen, wie dies in Abb. 2.9b dargestellt ist. Bei MNOS-Strukturen, in denen zusätzlich zum Oxid eine liciumnitridschicht aufgebracht ist, kann bei niedrigen Feldern die Injektion noch durch sogenanntes modifiziertes Fowler-Nordheim-Tunneln getragen werden. Dieser Injektionsmechanismus setzt sich aus direktem Tunneln der Elektronen durch die Oxidschicht an die Grenzfläche zum Nitrid und anschließendem Fowler-Nordheim- Tunneln durch eine erniedrigte Barriere ins Leitungsband des liciumnitrids zusammen (siehe Abb. 2.9c). Diese Stromdichte für modifiziertes Fowler-Nordheim-Tunneln erhält man aus J MFN = C FN E 2 Ox P OxP Ni, (2.46) wobei C FN eine Konstante analog zu α aus Gl. (2.42), P Ox und P Ni die Tunnelwahrscheinlichkeiten durch das Oxid beziehungsweise das Nitrid und E Ox das elektrische Feld im Oxid bezeichnen [Bro98]. Die Tunnelwahrscheinlichkeiten sind gegeben durch P Ox = exp 4 3 h 2qm e,ox [ φ e /Ox 3/2 (φ/ox e E Oxx Ox ) 3/2] E Ox (2.47) und { P Ni = exp 4 (φ 2qm /Ox e φ Ni/Ox e E Oxx Ox ) 3/2 } e,ni, (2.48) 3 h E Ni

26 2 2 Grundlagen ladungsbasierter, nichtflüchtiger Halbleiterspeicher wobei E Ni das elektrische Feld im Nitrid, m e,ox und m e,ni die effektiven Elektronenmassen im Oxid beziehungsweise Nitrid und φni/ox e die Barrierenhöhe für Elektronen von liciumnitrid zu liciumdioxid bezeichnen [Bro98]. Negative Werte innerhalb der Wurzelterme müssen durch null ersetzt werden. Daher tritt für (φ /Ox φ Ni/Ox E Ox x Ox ) < (2.49) ausschließlich direktes Tunneln durch die Oxidbarriere auf, da gilt. Des Weiteren reduziert sich Gl. (2.47) für P Ni = 1 (2.5) (φ /Ox E Ox x Ox ) < (2.51) zum bekannten Ausdruck für Fowler-Nordheim-Tunneln aus Gl. (2.42). Die elektrische Feldstärke im Oxid lässt sich analog zu Gl. (2.45) und unter Berücksichtigung der unterschiedlichen Dielektrizitätskonstante von liciumnitrid ε Ni und liciumdioxid ε Ox berechnen, und ergibt sich zu Injektion heißer Ladungsträger E Ox = U G U FB x Ox + ε Ox ε Ni x Ni. (2.52) In kurzen n-kanal-mos-feldeffekttransistoren werden Elektronen aufgrund des hohen elektrischen Feldes nahe dem Drain auf sehr hohe Energien beschleunigt [Cot79]. Diese Energien lassen sich mit einer korrespondierenden Temperatur der Elektronen beschreiben. Die Temperaturverteilung von Elektronen in einem n-kanal-mosfet bei genügend hoher Gateund Drainspannung ist in Abb. 2.1 gezeigt [Hof85]. Deutlich zu erkennen ist dabei die sehr hohe effektive Temperatur nahe dem Drain. Diese reicht aus, dass Elektronen dieser Energie über die Oxidbarriere hinweg in die Speicherschicht gelangen können (siehe Abb. 2.9d). Aufgrund der hohen Energie beziehungsweise der hohen Temperatur der Ladungsträger werden diese als heiße Kanalelektronen bezeichnet Haftstellenbasierte, nichtflüchtige Halbleiterspeicher Durch die stete Skalierung der Floating-Gate-Speicherzellen entstehen diverse Probleme. Aufgrund der sehr dünnen Oxide können sich leicht Leckpfade im Tunneloxid ausbilden. Über diesen Leckpfad verliert die Speicherzelle ihre gesamte Speicherladung und ist damit unbrauchbar. Ein weiteres Problem ist die Abnahme des Koppelfaktors, dadurch fällt ein Großteil der angelegten Gatespannung zwischen Gate und der potentialfreien Elektrode und nur noch ein sehr geringer Anteil zwischen der potentialfreien Elektrode und dem Substrat ab. Daher müssen höhere Spannungen angelegt werden, um das Kanalgebiet in Inversion zu bringen. Beide Probleme lassen sich durch einen Austausch der potentialfreien Elektrode durch ein Speicherdielektrikum beheben, welches die injizierten Ladungen in ortsfesten

27 2.2 Ladungsbasierte, nichtflüchtige Halbleiterspeicher 21 Abb. 2.1: Effektive Elektronentemperatur-Verteilung in einem n-kanal MOSFET [Hof85] Haftstellen speichert. Sollte sich nun an einer Stelle des Speicherstapels ein Leckpfad ausbilden, so gehen nur Ladungen verloren, die sich in Reichweite dieses Leckpfades befinden. Ladungen, die in Haftstellen sitzen, die außerhalb dieser Reichweite liegen, verbleiben in der Speicherschicht, da sie sich nicht frei in ihr bewegen können. Dadurch ist die Funktion der Speicherzelle weiterhin gewährleistet und die Haltbarkeit wird erhöht. Auch der Spannungsabfall über dem Gatestapel lässt dich durch die Verwendung eines Dielektrikums in den Griff bekommen, da die Spannung abhängig von den Dielektrizitätskonstanten über dem gesamten Stapel abfällt, und somit die Wirkung bei niedrigen Spannungen auf liciumoberfläche deutlich stärker ist als bei Speicherzellen mit potentialfreier Elektrode Funktionsprinzip haftstellenbasierter Halbleiterspeicher Da die Speicherladungen in der Speicherschicht ortsfest eingefangen werden, kann bei haftstellenbasierten Halbleiterspeichern nicht auf das Modell der Speicherzellen mit potentialfreier Elektrode zurückgegriffen werden. Die Wirkung der Speicherladungen lässt sich aber wie die Isolatorladung Q IS eines MOSFETs behandeln. Aus Gl. (2.7) ergibt sich die in Abb. 2.8a dargestellte Einsatzspannungsverschiebung von U T h = x IS 1 ε ε(x) xρ OT(x)dx. (2.53) Nimmt man als Beispiel an, dass die gesamte Flächenladung Q homogen über die Speicherschicht verteilt ist, sowie dass keine Ladungen in Tunnel- und Blockoxid eingefangen