Technologie Überblick Flash & Antifuse vs. SRAM. André Ehlert

Größe: px
Ab Seite anzeigen:

Download "Technologie Überblick Flash & Antifuse vs. SRAM. André Ehlert"

Transkript

1 Technologie Überblick Flash & Antifuse vs. SRAM André Ehlert

2 Agenda > Abgrenzungsmerkmale Firm Error Kopierschutz Leistungsaufnahme Systemkosten Zusammenfassung

3 FPGA Allgemeiner Aufbau und Funktion FPGA besteht aus Logik Zellen für Realisierung der Funktionsgeneratoren Verbindungsnetzwerk um die Logik Zellen, RAM und I/Os miteinander zu verknüpfen RAM Speicher zur Zwischenspeicherung von Daten I/Os für die Ein- und Ausgabe von Daten Eine Konfiguration speichert den Zustand von Verbindungsnetzwerk I/Os Logik Zellen I/O Bank I/O Bank Logik Zellen Speicher I/O Bank I/O Bank RAM RAM RAM LC LC LC LC LC LC LC LC LC RAM RAM RAM I/O Bank I/O Bank Verbindungsnetzwerk I/Os I/O Bank I/O Bank 2005 Actel Confidential and Proprietary Date of Presentation 3

4 Verbindungsnetzwerk Technische Realisierung SRAM FPGA Flash FPGA Antifuse FPGA SRAM Speicherzelle (4-6 Transistoren) Flash Speicherzelle ( Transistor) Reprogrammierbar Reprogrammierbar Nicht Reprogrammierbar (OTP) 2005 Actel Confidential and Proprietary Date of Presentation 4

5 I/Os Technische Realisierung SRAM SRAM FPGA Flash Flash FPGA Antifuse FPGA 2005 Actel Confidential and Proprietary Date of Presentation 5

6 Aufbau Logik Zelle: SRAM Beispiel: Spartan (Xilinx) Lookup Tabellen (LUT) dienen der Implementierung von booleschen Funktionen SRAM Zellen werden für die Realisierung der LUT sowie für die innere Konfiguration der Logik Zellen verwendet 4 -Input LUT SRAM Logik Zelle* 0 D[3:0] 4 D[3:0] Q = Q 4 -Input NAND 4 LUT S 0 S *Vereinfachtes Blockschaltbild D Q SRAM Zelle Beispiel: Realisierung einer 4-Input NAND Logik 2005 Actel Confidential and Proprietary Date of Presentation 6

7 Aufbau Logik Zelle: Flash Beispiel: ProASIC3 Flash Speicherzelle Eine boolesche Funktion, ein Register oder ein Latch werden durch das Verdrahten von Gattern und Multiplexern innerhalb einer Versa Tile realisiert X3 X2 X Data CLK Enable CLR LUT 3 LUT 3 Equivalent Equivalent oder Register Register Y Y 2005 Actel Confidential and Proprietary Date of Presentation 7

8 Aufbau Logik Zelle: Antifuse Beispiel: Axcelerator Logik Zelle Logik Zellen bestehen aus K- und R-Zellen Boolesche Funktion werden in K-Zellen realisiert Register werden durch R-Zellen realisiert Kombinatorische Zelle (K-Zelle) Register Zelle (R-Zelle) D0 D2 DB A0 A Y D D3 B0 B DIN DCIN CKS S S0 Y CKP + HCLKA/B/C/D CLKE/F/G/H Internal Logic GCLR GPRE CLR PRE Beispiel: Axcelerator 2005 Actel Confidential and Proprietary Date of Presentation 8

9 SRAM Speicherzelle 4-6 Transistoren speichern ein Bit SRAM Speicherzelle A Programmierung Aktivierung der Adressleitung A Anlegen des Eingangswert B Inverter kippen in vorgegebenen Zustand Lesen Nach dem Deaktivieren bleibt der Zustand erhalten Verbindungsnetzwerk Ausgang Q treibt einen Schalttransistor Input/Output Ausgang Q treibt einen Schalttransistor Logik Zelle (Look Up Table) Ausgang Q definiert Speicherzustand in einer LUT-Zelle B 4-6 CMOS Transistoren drain n gate Oxid p Q n source 2005 Actel Confidential and Proprietary Date of Presentation 9

10 FLASH Speicherzelle Ein Transistor speichert ein Bit Programmierung Elektronen werden in das FG gezogen (Lawineneffekt) Schwellspannung des Transistors wird verschoben Bei einem H-Pegel am Gate sperrt der Transistor (B = ) A A 2 V B V DD B R R D D 2 V 0 V G G S S Programmierung 2 V D 2 V D n n FG FG G 2 V n p G 0 V n - p Löschen Elektronen werden durch Tunneleffekt vom FG abgesaugt Schwellspannung des Transistors liegt wieder bei Core-Spannung Bei einem H-Pegel am Gate leitet der Transistor (B = 0 ) Lesen Ausgang B treibt einen weiteren Schalttransistor Zustand des FG bestimmt den Schaltzustand Löschen S S 2 V 2005 Actel Confidential and Proprietary Date of Presentation 0

11 Antifuse Programmierung Isolierschicht wird durch Anlegen einer Programmierspannung durchgebrannt Dadurch wir dauerhaft ein niederohmiger elektrischer Kontakt hergestellt Programmiervorgang ist irreversibel, d.h. Löschen bzw. Reprogrammierung ist nicht mehr möglich (OTP) Metall 3 Metall Metall 2 Antifuse Silizium Beispiel: M2M (Metal to Metal) Antifuse C Antifuse = ff R Antifuse = 25Ohm 2005 Actel Confidential and Proprietary Date of Presentation

12 Agenda Abgrenzungsmerkmale > Firm Error Kopierschutz Leistungsaufnahme Systemkosten Zusammenfassung

13 Firm Error Neutronenstrahlung steigt mit der Höhe (max. bei ca. 20km) In 0km Höhe ca. 50mal, in 20km Höhe ca. 600mal größer als auf Meereshöhe Strahlung auf Meereshöhe nicht vernachlässigbar Strahlung steigt vom Äquator zu den Polen hin an (6fach) Kleinere Prozessgeometrie empfindlicher gegenüber Neutronen -0 MeV Neutron Flux (n/cm 2 /s) -0 MeV Atmospheric Neutron Flux Flux Altitude Altitude (Thousands of feet) Relative System Soft Error Rate um 0.8um 0.3um 0.09um 0.05um Semiconductor Process Technology 2005 Actel Confidential and Proprietary Date of Presentation 3

14 Firm Error Soft Error : Ungewollte reversible Änderung des Inhalts einer Speicherzelle SRAM, DRAM Zellen FlipFlops gate drain Oxid n p energiereiches Neutron n source Soft Errors entstehen beim Auftreffen energiereicher Teilchen auf dem Chip (Neutronen, Ionen,...) Teilchen kommen von Radioaktive Isotope im Gehäuse (Verunreinigung) Kosmische Strahlung erzeugt in der Erdatmosphäre energiereiche Neutronen durch Kernreaktion. Diese Neutronen reagieren dann mit Si-Atomen im Chip. Firm Error : Soft Error tritt im FPGA Konfigurationsspeicher auf 2005 Actel Confidential and Proprietary Date of Presentation 4

15 Firm Error Einfluss auf die Konfiguration Logic Logic Module Module Routing Routing Matrix Matrix Incoming particle causes firm error in Logic Module Incoming particle causes firm error in Routing Matrix Firm error leads to... Firm error leads to... V CCA misconnected signal or function change misrouted signal or missing signal 2005 Actel Confidential and Proprietary Date of Presentation 5

16 Firm Error FIT-Raten Untersuchung von iroc Equivalent Functional Failure FIT Rates per Device FPGA Technology Ground-Level Applications Commercial Aviation Military Aviation Sea Level 5,000 Ft 30,000 Ft 60,000 Ft Actel AX000 M-Gate 0.5µm Antifuse No Failures Detected No Failures Detected No Failures Detected No Failures Detected Actel APA000 M-Gate 0.22µm Flash No Failures Detected No Failures Detected No Failures Detected No Failures Detected Actel A3P000 M-Gate 0.3µm Flash No Failures Detected No Failures Detected No Failures Detected No Failures Detected Xilinx XC2V3000 3M-Gate 0.5µm SRAM,50 FITs 3,900 FITs 70,000 FITs 540,000 FITs Xilinx XC3S000 M-Gate 90nm SRAM 320 FITs,00 FITs 47,000 FITs 50,000 FITs Altera EPC20 M-Gate 0.3µm SRAM 460 FITs,600 FITs 67,000 FITs 220,000 FITs Altera EP2C20 *Quelle: M-Gate iroc Report Seite 90nm 4 Tabelle SRAM FITs 2,400 FITs 03,000 FITs 330,000 FITs Altera EP2S30 2M-Gate 90nm SRAM,500 FITs 5,200 FITs FIT (Failure in Time): Anzahl der Fehler in 0 9 Stunden Akzeptierte FIT Raten für kommerzielle Anwendungen: FIT < 00 Akzeptierte FIT Raten für industrielle Anwendungen: FIT < ,000 FITs 70,000 FITs 2005 Actel Confidential and Proprietary Date of Presentation 6

17 Agenda Abgrenzungsmerkmale Firm Error > Kopierschutz Leistungsaufnahme Systemkosten Zusammenfassung

18 Sicherheitsklassen Klasse Nicht sicher, ohne großen Aufwand kopierbar SRAM FPGAs, Gate-Arrays (Semi Customer) Unprogrammierter Antifuse Klasse 2 Nur mit hohem Geräte- und Zeitaufwand kopierbar Kein Rücklesemechanismus für Flash & Antifuse Flash: Flash Transistoren liegen unter 7 Metallisierungsebenen. Speicherzustand der Floating Gates schwierig zu erfassen Antifuse: Klasse 3 Nur 3-5% der bis zu 50 Millionen Antifuses werden für ein Design genutzt In Speziallabors mit sehr hohem Zeitaufwand kopierbar Standardzellen ICs (Full Customer) Programmierter Antifuse 2005 Actel Confidential and Proprietary Date of Presentation 8

19 Flash & Fuse Lock Flash: 2 verschiedene Security Mechanismen Key-Lock Benutzerdefinierter Schlüssel (28 Bit) Programmieren, Löschen und Verifizieren nur mit 28 Bit Schlüssel Permanent Lock Bauteil kann weder ausgelesen noch reprogrammiert werden (OTP) Antifuse (OTP): Fuse-Lock Bauteil kann weder verifiziert noch über Debugschnittstelle getestet werden 2005 Actel Confidential and Proprietary Date of Presentation 9

20 AES im ProASIC3 Plain Text Libero AES Encryption Neben Flash Lock verfügt die ProASIC3/E Familie zusätzlich über AES Entschlüsselung Source Cipher Text Die Konfigurationsdaten können durch einen vom Anwender frei wählbaren 28 Bit Schlüssel verschüsselt werden Opt. Opt. 2 TCP/IP Internet Opt. 3 Die Konfigurationsdaten werden im Baustein durch den vorher vereinbarten AES Schlüssel wieder entschlüsselt AES Decrypt Im Baustein ist hierzu ein dedizierter AES Decoder integriert FROM FPGA Core FPGA und FROM können unabhägig mit AES programmiert werden 2005 Actel Confidential and Proprietary Date of Presentation 20

21 Agenda Abgrenzungsmerkmale Firm Error Kopierschutz > Leistungsaufnahme Systemkosten Zusammenfassung

22 Einschaltstrom 2A Einschaltstrom SRAM FPGAs SRAM Flash Strom Versorgungsspannung Frequenz Abhängig Konfiguration SRAM FPGAs <0 ma Static Zeit/Frequenz 2005 Actel Confidential and Proprietary Date of Presentation 22

23 Live At Power Up ProASIC3: A3PE600 Spartan 3: XC3S200 FPGA Output Active Immediately after voltage trigger Vcc min FPGA Output Active >200ms Voltage trigger Live At Power Up ProASIC3 aktiv innerhalb <0µs SRAM Bausteine benötigen > 200 ms 2005 Actel Confidential and Proprietary Date of Presentation 23

24 Statische Verlustleistung: Temperaturvergleich 000 Statische Verlustleistung (25C vs 85C) Statische Verlustleistung (mw) Spartan3-85C A3PE - 85C Spartan3-25C 00 A3PE - 25C Logik Element (equivalent) 2005 Actel Confidential and Proprietary Date of Presentation 24

25 Aktive Verlustleistung Active Power Comparison - Real Designs (mw) Design Design 2 Design 3 Design 4 Design 5 Design 6 Design 7 PA3 Cyclone2 Max2 Spartan3 XP Eclipse Actel Confidential and Proprietary Date of Presentation 25

26 Agenda Abgrenzungsmerkmale Firm Error Kopierschutz Leistungsaufnahme > Systemkosten Zusammenfassung

27 System Kosten: SRAM FPGA Processor OSC. Clock Chip Clock Clock chip chip required required because because FPGA FPGA PLL PLL not not LAPU LAPU Brown-out Brown-out detector detector & power power sequencer sequencer.2v.2v +-5% +-5% (60mV) (60mV) Reset Reset Controller Controller needed needed for for system system initialization initialization Memory Memory Memory Memory Reset Controller SRAM FPGA CPLD PROM Power Supervisor PROMs PROMs needed needed to to provide provide programming programming CPLD CPLD needed needed for for SRAM SRAM configuration configuration /Supervisory /Supervisory 2005 Actel Confidential and Proprietary Date of Presentation 27

28 System Kostenost: NVM FPGA Processor No No additional additional unit unit cost cost for for LAPU LAPU FPGA FPGA NVM FPGA No No Clock Clock chip chip required required use use LAPU LAPU PLL PLL No No Brown Brown out out detector detector & power power sequencer sequencer required required No No PROMs PROMs needed needed to to provide provide programming programming Memory Memory Memory Memory No No Reset Reset Controller Controller needed needed No No CPLD CPLD needed needed for for SRAM SRAM configuration configuration /Supervisory /Supervisory 2005 Actel Confidential and Proprietary Date of Presentation 28

29 Agenda Abgrenzungsmerkmale Firm Error Kopierschutz Leistungsaufnahme Systemkosten > Zusammenfassung

30 Zusammenfassung Vorteile Flash und Antifuse Firm Error Immun Immun gegen Neutronen und Alpha Strahlung Keine Firm Errors von iroc beobachtet Designschutz Flash/Fuse-Lock: Verhindert Zugriff auf Baustein AES: Konfigurationsdaten werden verschlüsselt Leistungsaufnahme Geringer Einschaltstrom (<0mA) und statische Verlustleistung Extrem geringer dynamischer Leistungsverbrauch bei Antifuse FPGA (Antifuse Switch < 25Ohm) Systemkosten LAPU Eigenschaft benötigt keine weiteren Komponenten (Flash/EPROM, CPLD,..) und spart PCB Fläche 2005 Actel Confidential and Proprietary Date of Presentation 30

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

Anwenderprogrammierbare

Anwenderprogrammierbare 4. Einteilung der Programmiertechnologien Programmable logic device (PLD) Field programmable gate array (FPGA) Zusammenfassende Bewertung S. A. Huss / Folie 4-1 Einteilung der Programmiertechnologien Programmierung

Mehr

13 Programmierbare Speicher- und Logikbausteine

13 Programmierbare Speicher- und Logikbausteine 13 Programmierbare Speicher- und Logikbausteine Speicherung einer Tabelle (Programm) Read Only Memory (ROM) Festwertspeicher Nichtflüchtig Nichtlöschbar: ROM PROM bzw. OTP-ROM Anwender programmierbares

Mehr

Emulation und Rapid Prototyping. Hw-Sw-Co-Design

Emulation und Rapid Prototyping. Hw-Sw-Co-Design Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture

Mehr

Emulation und Rapid Prototyping

Emulation und Rapid Prototyping Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture

Mehr

FPGA. Übersicht der Aktuellen Bausteine. Inhaltsverzeichnis. 1. Einführung 1.1 Was ist ein FGPA?

FPGA. Übersicht der Aktuellen Bausteine. Inhaltsverzeichnis. 1. Einführung 1.1 Was ist ein FGPA? FPGA Übersicht der Aktuellen Bausteine Von Markus Stanczyk Inhaltsverzeichnis 1. Einführung 1.1 Was ist ein FGPA? 2. Aufbau eines FPGA 2.1 Logikblöcke 2.2 Verbindungsarchitektur 3. Marktüberblick 3.1 Allgemein

Mehr

Eingebettete Systeme Modellierung und Zielarchitekturen

Eingebettete Systeme Modellierung und Zielarchitekturen Eingebettete Systeme Modellierung und Zielarchitekturen Vorlesungsbegleitende Unterlagen WS 2003/2004 Klaus Waldschmidt Teil 9 Field Programmable Gate Arrays - FPGA Literatur: 1. M. Wannemacher, Das FPGA-Kochbuch,

Mehr

Software ubiquitärer Systeme

Software ubiquitärer Systeme Software ubiquitärer Systeme Übung 2: Speicherarchitekturen in Mikrocontrollern und AOStuBS Christoph Borchert Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund http://ess.cs.uni-dortmund.de/~chb/

Mehr

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Technische Grundlagen der Informatik Kapitel 5 Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Kapitel 5: Themen Speicherarchitekturen RAM-, ROM-Speicher Flash-Speicher Logikimplementierung

Mehr

Übersicht aktueller heterogener FPGA-SOCs

Übersicht aktueller heterogener FPGA-SOCs Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Übersicht aktueller heterogener FPGA-SOCs Vortrag zum Lehrstuhlseminar Tilo Zschau tilo.zschau@mailbox.tu-dresden.de

Mehr

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1 Halbleiterspeicher 30.09.2008 Michael Kuhfahl 1 Gliederung I. FF als Speicher (1 Bit) II. Register als Speicher (n Bit) III. Anordnung der Speicherzellen IV. SRAM V. DRAM VI. ROM VII. PROM VIII. EPROM

Mehr

Boundary Scan Days 2009

Boundary Scan Days 2009 Boundary Scan Days 2009 Einsatz von Virtual JTAG (Altera) für Flash - & EEPROM - Programmierung Dammert Tobias & Knüppel Lars Nokia Siemens Networks GmbH & Co. KG Standort Bruchsal Test Engineering 1 Nokia

Mehr

BitRecords FPGA Modul XC6SLX25_V2.0, Mai2013 1

BitRecords FPGA Modul XC6SLX25_V2.0, Mai2013 1 BitRecords FPGA Modul XCSLX FPGA Modul zur Anwendung im Hobby- und Prototypenbereich Eigenschaften: Xilinx Spartan (XCSLX-FGGC) Nutzer-IOs On-Board 0MHz Oszillator LEDs, Taster Rastermaß:. mm Maße: x mm

Mehr

Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski

Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski 05.03.205 05.03.205 Was ist ChipVORX? 05.03.205 3 Typische Testaufgaben

Mehr

Detektor Prototyp-System

Detektor Prototyp-System 36. Herbstschule für Hochenergiephysik Maria Laach, September 2004 Das DEPFET-Detektor Detektor Prototyp-System Lars Reuen Universität Bonn Universität Bonn / Universität Mannheim / MPI München (HLL) L.Andricek,

Mehr

5 Zusammengesetzte und reguläre Schaltungsstrukturen

5 Zusammengesetzte und reguläre Schaltungsstrukturen 5 Zusammengesetzte und reguläre Schaltungsstrukturen regelmäßig aufgebaute (reguläre) Schaltungsstrukturen implementieren jeweils eine größere Zahl an Gatterfunktionen wichtigste Vertreter: Speicher, programmierbare

Mehr

Das große All-in-All CPLD/FPGA Tutorial

Das große All-in-All CPLD/FPGA Tutorial Das große All-in-All CPLD/FPGA Tutorial Mit diesem Tutorial sollen die ersten Schritte in die Welt der programmierbaren Logik vereinfacht werden. Es werden sowohl die Grundlagen der Logik, die benötigte

Mehr

Modul A. Modul B. Bisheriger Ansatz für dynamisch und partiell rekonfigurierbare Systeme. Slot 0 Slot 1. Prozessor. Dynamischer Bereich

Modul A. Modul B. Bisheriger Ansatz für dynamisch und partiell rekonfigurierbare Systeme. Slot 0 Slot 1. Prozessor. Dynamischer Bereich DFG Mini Workshop Device Treiber für rekonfigurierbare Rechensysteme HW-ICAP API zur Anwendung der Read-, Modify-, Writeback-Methode für Xilinx Virtex-II FPGAs 8. 9. Dezember TU München Michael Hübner

Mehr

TBE332 Controller. Produktbeschreibung

TBE332 Controller. Produktbeschreibung TBE332 Controller Produktbeschreibung Bei der Entwicklung der TBE332 Steuerung wurde auf die Erfahrung unserer jahrelangen Planung und Realisierung verschiedenster Steuerungs- und Regelungseinrichtungen

Mehr

VHDL - Technologische Grundlagen

VHDL - Technologische Grundlagen VHDL - Technologische Grundlagen Marc Reichenbach und Michael Schmidt Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 2012 1 / 48 Gliederung Technologien Programmierbare Logikbausteine

Mehr

Elektrizitätslehre und Elektronik. Halbleiterspeicher

Elektrizitätslehre und Elektronik. Halbleiterspeicher 1/5 Halbleiterspeicher Ein Halbleiterspeicher ist ein Datenspeicher, der aus einem Halbleiter besteht, in dem mittels der Halbleitertechnologie integrierte Schaltkreise realisiert werden. Die Daten werden

Mehr

4 DIGITALE SCHALTUNGSTECHNIK

4 DIGITALE SCHALTUNGSTECHNIK Digitale Schaltungstechnik 59 4 DIGITALE SCHALTUNGSTECHNIK Um Daten zu verarbeiten, verwenden Computer als grundlegende Größen logische Variablen, die genau zwei Zustände annehmen können, nämlich den Wert

Mehr

Messsysteme für den SwissFEL

Messsysteme für den SwissFEL Messsysteme für den SwissFEL Signalauswertung mit Xilinx Virtex-5 FPGAs Embedded Computing Conference 2011 Christa Zimmerli Masterstudentin MSE Wissenschaftliche Assistentin christa.zimmerli@fhnw.ch Institut

Mehr

Erfolg mit Embedded Vision Systemen. Dipl.-Ing. Carsten Strampe Embedded Vision Systeme 1

Erfolg mit Embedded Vision Systemen. Dipl.-Ing. Carsten Strampe Embedded Vision Systeme 1 Erfolg mit Embedded Vision Systemen Dipl.-Ing. Carsten Strampe Embedded Vision Systeme 1 Erfolg mit Embedded Vision Systemen Embedded Prozessoren vs. X86er Derivate DSP vs. FPGA vs. GPP wer ist geeigneter

Mehr

Matrixbildung mit Speicherzellen Zugriff über Multiplexer und Demultiplexer

Matrixbildung mit Speicherzellen Zugriff über Multiplexer und Demultiplexer Kapitel 7 Versuch 700 Matrixbildung mit Speicherzellen ugriff über Multiplexer und Demultiplexer Der Übergang vom einzelnen Flipflop zu einem Register entspricht dem Übergang von Buchstaben zu einer eile

Mehr

Halbleiterspeicher. Halbleiterspeicher

Halbleiterspeicher. Halbleiterspeicher Halbleiterspeicher Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin Halbleiterspeicher RAM Random Access Memory Schreib-Lese-Speicher SRAM statischer RAM DRAM dynamischer RAM Liers - PEG-Vorlesung

Mehr

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF ITS Teil 2: Rechnerarchitektur 1. Grundschaltungen der Digitaltechnik a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF b. Zähler (Bsp. 4-Bit Zähler) - Eingang count wird zum Aktivieren

Mehr

Microcontroller Kurs. 08.07.11 Microcontroller Kurs/Johannes Fuchs 1

Microcontroller Kurs. 08.07.11 Microcontroller Kurs/Johannes Fuchs 1 Microcontroller Kurs 08.07.11 Microcontroller Kurs/Johannes Fuchs 1 Was ist ein Microcontroller Wikipedia: A microcontroller (sometimes abbreviated µc, uc or MCU) is a small computer on a single integrated

Mehr

Grundlagen der VLSI-Technik

Grundlagen der VLSI-Technik Grundlagen der VLSI-Technik VLSI-Systeme I Prof. Dr. Dirk Timmermann Institut für Angewandte Mikroelektronik und Datentechnik Fakultät für Informatik und Elektrotechnik Universität Rostock Vorteile der

Mehr

Digitale Schaltungstechnik. Prof. Dr. P. Fischer

Digitale Schaltungstechnik. Prof. Dr. P. Fischer Digitale Schaltungstechnik Prof. Dr. P. Fischer P. Fischer, ziti, Uni Heidelberg, Seite 1 Organisatorisches Vorlesung: Termin: Mo 16:00 17:30 (Block 4) Mi 9:15 10:45 (Block 1) Ort: INF348, SR013 Dozent:

Mehr

Epromologie, Grundwissen

Epromologie, Grundwissen Epromologie, Grundwissen von Peter Bee und Erwin Reuß EPROM's, oder ROM's, sind eine sehr nützliche Sache. Eingesetzt werden sie immer dann, wenn ein Programm sofort nach dem Einschalten des Computers

Mehr

Prozessoren in Programmierbarer Logik

Prozessoren in Programmierbarer Logik Bahne Carstens Prozessoren in Programmierbarer Logik Inhalt Prozessoren in Programmierbarer Logik...1 Inhalt...1 Vorteile...1 Die Prozessor-Lösungen der Größe nach sortiert:...2 PicoBlaze...2 MicroBlaze...3

Mehr

System- Realisierung

System- Realisierung 3 Entwurf, Simulation und Synthese von digitalen Strukturen 3.1 Programmierbare Logikschaltungen System- Realisierung Standard- Bauelemente ASIC Application Specific Integrated Circuit Mikroprozessor,

Mehr

Übersicht über Technologie und Nutzung von Solid State Drives

Übersicht über Technologie und Nutzung von Solid State Drives Fakultät Informatik, Institut für Angewandte Informatik, Professur für Technische Informationssysteme Übersicht über Technologie und Nutzung von Solid State Drives WS 2010/11, 6. Dezember 2010 Betreuer:

Mehr

Digitale Elektronik 2 Hirarchisches Design und Programmierbare Logik. Dr. T.J.H. Kluter A. Habegger

Digitale Elektronik 2 Hirarchisches Design und Programmierbare Logik. Dr. T.J.H. Kluter A. Habegger Digitale Elektronik 2 Hirarchisches Design und Programmierbare Logik Dr. T.J.H. Kluter A. Habegger March 7, 22 Contents Hierarchisches Design. DerDivideandConquerAnsatz........................2 Kommunikation.................................3

Mehr

Überblick über Quadratur-Generation. Roland Pfeiffer 15. Vorlesung

Überblick über Quadratur-Generation. Roland Pfeiffer 15. Vorlesung Überblick über uadratur-generation Oszillator A Oszillator B Roland Pfeiffer 15. Vorlesung Design einer uadratur-generation Ihr Chef stellt Ihnen die Aufgabe, ein Signal in zwei um 90 phasenversetzte Signale

Mehr

Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform

Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform Prof. Dr.-.-Ing.. Frank Kesel Fachhochschule Pforzheim Übersicht Vom Algorithmus zum Chip High-Level Synthese Anwendungsbeispiel

Mehr

Messung der Auswirkungen von ionisierender Strahlung auf CMOS Schaltungen

Messung der Auswirkungen von ionisierender Strahlung auf CMOS Schaltungen Messung der Auswirkungen von ionisierender Strahlung auf CMOS Schaltungen Michael Hofbauer, Projekt Assistent, TU Wien Kurt Schweiger, Projekt Assistent, TU Wien Prof. Horst Dietrich, TU Wien Prof. Horst

Mehr

Anleitung für VHDL tools

Anleitung für VHDL tools Anleitung für VHDL tools Harald Affenzeller V 1.0.0 Email: Harald.Affenzeller@fh-hagenberg.at Hagenberg, 14. Oktober 2003 Zusammenfassung Dieses Dokument stellt eine Anleitung zur Verwendung von eingesetzten

Mehr

EyeCheck Smart Cameras

EyeCheck Smart Cameras EyeCheck Smart Cameras 2 3 EyeCheck 9xx & 1xxx Serie Technische Daten Speicher: DDR RAM 128 MB FLASH 128 MB Schnittstellen: Ethernet (LAN) RS422, RS232 (nicht EC900, EC910, EC1000, EC1010) EtherNet / IP

Mehr

Realisierung einer 32'768-Punkt-FFT für 2 GBytes/s Datenrate auf einem FPGA

Realisierung einer 32'768-Punkt-FFT für 2 GBytes/s Datenrate auf einem FPGA Realisierung einer 32'768-Punkt-FFT für 2 GBytes/s Datenrate auf einem FPGA Mentor User Conference 2004 - Würzburg Michael Pichler, m.pichler@zma.ch Dino Zardet, d.zardet@zma.ch Prof. Karl Schenk, k.schenk@zma.ch

Mehr

VarioTAP Einführung Hosea L. Busse

VarioTAP Einführung Hosea L. Busse VarioTAP Einführung Hosea L Busse GÖPEL electronic GmbH 2013 JTAG/Boundary Scan 1 Überblick Was ist VarioTAP? Prinzipielle Struktur eines µcontrollers VarioTAP Teststruktur VarioTAP Testkategorien VarioTAP

Mehr

PALs, CPLDs und FPGAs

PALs, CPLDs und FPGAs PALs, CPLDs und FPGAs P. Fischer, ziti, Uni Heidelberg, Seite 1 Bezeichnungen Sehr ähnliche Bauelemente werden oft unterschiedlich bezeichnet, z.t. nur aus Marketing-Gründen PLD = Programmable Logic Devices

Mehr

Rechnerstrukturen Winter 2015 4. WICHTIGE SCHALTNETZE. (c) Peter Sturm, University of Trier 1

Rechnerstrukturen Winter 2015 4. WICHTIGE SCHALTNETZE. (c) Peter Sturm, University of Trier 1 4. WICHTIGE SCHALTNETZE (c) Peter Sturm, University of Trier 1 Wichtige Schaltnetze Häufig verwendete Grundfunktionen Umwandeln (Decoder) Verteilen (Multiplexer) und Zusammenfassen (Demultiplexer) Arithmetisch-

Mehr

Martin V. Künzli Marcel Meli. Vom Gatter zu VHDL. Eine Einführung in die Digitaltechnik. : iasms!wil5i-8sb*l!f. 3. Auflage. zh aw

Martin V. Künzli Marcel Meli. Vom Gatter zu VHDL. Eine Einführung in die Digitaltechnik. : iasms!wil5i-8sb*l!f. 3. Auflage. zh aw Martin V. Künzli Marcel Meli Vom Gatter zu VHDL Eine Einführung in die Digitaltechnik : iasms!wil5i-8sb*l!f 3. Auflage zh aw Inhaltsverzeichnis 1. Begriffe und Definitionen 1 1.1 Logische Zustände 1 1.2

Mehr

Intelligente Videotechnologien des

Intelligente Videotechnologien des Intelligente technologien des AIT Austrian Institute t of Technology Safety & Security Department Hoch performante kompremierung und Bildverarbeitung DI Georg Art Safety & Security Department 1 Überblick

Mehr

Hybride Apps DPR und Android auf dem Xilinx ZYNQ. Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm

Hybride Apps DPR und Android auf dem Xilinx ZYNQ. Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm Hybride Apps DPR und Android auf dem Xilinx ZYNQ Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm Konvergenz der Rechenplattformen Processing System Memory Interfaces 7 Series Programmable

Mehr

Neues vom STRIP Forth-Prozessor

Neues vom STRIP Forth-Prozessor Neues vom STRIP Forth-Prozessor Tagung der Forth-Gesellschaft April 2011 in Goslar Willi Stricker 1 STRIP Forth-System Praxisdemonstration Aufbau Hardware Aufbau Software 2 STRIP-Kernel Clocks So,S1 Clock

Mehr

Der Design- und Verifizierungsprozess von elektronischen Schaltungen. Y Diagramm

Der Design- und Verifizierungsprozess von elektronischen Schaltungen. Y Diagramm Der Design- und Verifizierungsprozess von elektronischen Schaltungen Y Diagramm Verhaltens Beschreibung Struktur Beschreibung z.b. Vout =Vin/2 Analog: Teiler Digital: Schieberegister Widerstand oder Mosfet

Mehr

Presentation of a diagnostic tool for hybrid and module testing

Presentation of a diagnostic tool for hybrid and module testing Presentation of a diagnostic tool for hybrid and module testing RWTH Aachen III. Physikalisches Institut B M.Axer, F.Beißel, C.Camps, V.Commichau, G.Flügge, K.Hangarter, J.Mnich, P.Schorn, R.Schulte, W.

Mehr

PA-CONTROL CANopen Fehlerliste Ab Version 5.15 Ausgabe: 06/2008 Art.-Nr.:1082211. Technische Dokumentation

PA-CONTROL CANopen Fehlerliste Ab Version 5.15 Ausgabe: 06/2008 Art.-Nr.:1082211. Technische Dokumentation Technische Dokumentation PA-CONTROL CANopen Fehlerliste Ab Version 5.15 Ausgabe: 06/2008 Art.-Nr.:1082211 IEF Werner GmbH Wendelhofstr. 6 78120 Furtwangen Tel.: 07723/925-0 Fax: 07723/925-100 www.ief-werner.de

Mehr

Benutzte Quellen. Benutzte Bezeichnungen. Logik. Logik

Benutzte Quellen. Benutzte Bezeichnungen. Logik. Logik Benutzte uellen Benutzte Bezeichnungen Vorlesungen von r.-ing. Vogelmann, Universität Karlsruhe Vorlesungen von r.-ing. Klos, Universität Karlsruhe Vorlesungen von r.-ing. Crokol, Universität Karlsruhe

Mehr

IHS2 Seminar. Einführung Zusatzfolien A. Integrated HW/SW Systems Group. IHS2 Seminar 06 November 2009 Self-Organization 19 November 2009 1

IHS2 Seminar. Einführung Zusatzfolien A. Integrated HW/SW Systems Group. IHS2 Seminar 06 November 2009 Self-Organization 19 November 2009 1 Einführung Zusatzfolien A Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel 06 November 2009 Self-Organization 19 November 2009 1 Empfehlungen für die Verzeichnisstruktur Unterverzeichnisse für Projekte doc

Mehr

Digitaltechnik. 2 Technologie. Revision 1.05

Digitaltechnik. 2 Technologie. Revision 1.05 Digitaltechnik 2 Technologie A Revision.05 Abstrakte Schalter Schalter in Hardware Integrierte Schaltkreise Physikalische Aspekte Latches, Flipflops und Clocks Field-Programmable Gate Arrays (FPGAs) Logikgatter

Mehr

Anleitung zu ChipScope Pro

Anleitung zu ChipScope Pro Anleitung zu ChipScope Pro Das von Xilinx gelieferte Tool ChipScope Pro erlaubt die Implementierung eines Logic Analysator Kerns auf dem Spartan III Baustein. 1.1 Erstellen eines Logic Analysator Kerns

Mehr

Zukünftige analoge CMOS-Schaltungen. Roland Pfeiffer 25. Vorlesung

Zukünftige analoge CMOS-Schaltungen. Roland Pfeiffer 25. Vorlesung Zukünftige analoge CMOS-Schaltungen 25. Vorlesung Einführung 1. Vorlesung 8. Vorlesung: Inverter-Verstärker, einige Differenzverstärker, Miller-Verstärker 9. Vorlesung: Miller-Verstärker als Subcircuit

Mehr

Digitaltechnik II SS 2007

Digitaltechnik II SS 2007 Digitaltechnik II SS 27 8. Vorlesung Klaus Kasper Inhalt Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM ROM Programmierbare ROM Realisierung digitaler Systeme Automaten Digitaltechnik 2 2 Halbleiterspeicher

Mehr

1. Praktische Übung zur Vorlesung Technische Informatik I

1. Praktische Übung zur Vorlesung Technische Informatik I Friedrich-Alexander-Universität Erlangen-Nürnberg Informatik 12 Am Weichselgarten 3 91058 Erlangen 1. Praktische Übung zur Vorlesung Technische Informatik I Aufgabe 1 (NAND-chaltfunktion) Es soll ein chalternetzwerk

Mehr

1 2 3 4 5 6 7 8 9 Beim Anlegen von Spannung am Gate entsteht ein elektrisches Feld, was eine Anreicherung von Minoritätsladungsträgern unter dem Gate bewrikt.ab einer bestimmten Schwellenspannung wird

Mehr

Einsatz Flashspeicher Vorteil oder Risiko

Einsatz Flashspeicher Vorteil oder Risiko Einsatz Flashspeicher Vorteil oder Risiko Steffen Schwung Agenda o o o o o o HDD Technologie Flash Einsatzbereiche und Kostenbetrachtung Flash Typen, Aufbau und Haltbarkeit Flash als eigene Leistungsklasse

Mehr

Die Technologie von Solid State Disks

Die Technologie von Solid State Disks Beispielbild Die Technologie von Solid State Disks Matthias Niemann Fachbereich Mathematik und Informatik Institut für Informatik 30.01.09 Solid State Disk Überblick Massenspeicher ohne bewegliche Mechanik

Mehr

oscan ein präemptives Echtzeit-Multitasking-Betriebssystem

oscan ein präemptives Echtzeit-Multitasking-Betriebssystem ein präemptives Echtzeit-Multitasking-Betriebssystem 2011. Vector Informatik GmbH. All rights reserved. Any distribution or copying is subject to prior written approval by Vector. V0.9 2011-10-12 Management

Mehr

SSDs und Flash Memory. Matthias Müller 16.Juni 2010 Institut für Verteilte Systeme

SSDs und Flash Memory. Matthias Müller 16.Juni 2010 Institut für Verteilte Systeme SSDs und Flash Memory Matthias Müller 16.Juni 2010 Institut für Verteilte Systeme Seite 2 Inhalt Motivation Aufbau und Funktionsweise NAND vs NOR SLC vs MLC Speicherorganisation Vergleich mit konventionellen

Mehr

Tietze, Schenk: Halbleiterschaltungstechnik (Kap. 10) Keller / Paul: Hardwaredesign (Kap. 5) L. Borucki: Digitaltechnik (Kap.

Tietze, Schenk: Halbleiterschaltungstechnik (Kap. 10) Keller / Paul: Hardwaredesign (Kap. 5) L. Borucki: Digitaltechnik (Kap. 6 Versuch Nr. 5 6.1 Anmerkungen zum Versuch Nr. 5 In den bisherigen Versuchen haben Sie sich mit kombinatorischen Schaltkreisen beschäftigt, in denen die Ausgänge bisher nicht auf die Eingänge zurückgeführt

Mehr

Synthesis for Low Power Design

Synthesis for Low Power Design Synthesis for Low Power Design Prof. Thomas Troxler Hochschule Rapperswil Abstract Power optimization at high levels of abstraction has a significant impact on reduction of power in the final gate-level

Mehr

LiSARD: LabVIEW integrated Softcore Architecture for Reconfigurable Devices

LiSARD: LabVIEW integrated Softcore Architecture for Reconfigurable Devices Firmenlogo LiSARD: LabVIEW integrated Softcore Architecture for Reconfigurable Devices Programmierbarer Rechenkern für rechenintensive Echtzeitdatenverarbeitung mit PXI-RIO Dr.-Ing. Alexander Pacholik

Mehr

Marco Sliwa. Regional Sales Manager Deutschland JTAG Technologies B.V.

Marco Sliwa. Regional Sales Manager Deutschland JTAG Technologies B.V. Boundary Scan von der Entwicklung bis zur Produktion Marco Sliwa Regional Sales Manager Deutschland JTAG Technologies B.V. Überblick JTAG Technologies Gegründet 1993 Weltweit führendes Unternehmen im Bereich

Mehr

Hardware-Pyramide. Teil D3: Vom Transistor zum Ein-Chip-System. Transistor. Größe der Transistoren. 06 / Teil D3 / Seite 01

Hardware-Pyramide. Teil D3: Vom Transistor zum Ein-Chip-System. Transistor. Größe der Transistoren. 06 / Teil D3 / Seite 01 eil 3: Vom ransistor zum Ein-Chip-ystem ransistoren in der igitaltechnik Gatter Flip-Flops RM Ein-Chip-ystem Hardware-Pyramide EV ystem Zentraleinheit, Peripherie komplee Funktionsbaugr. peicherzellen,

Mehr

Tutorium Rechnerorganisation

Tutorium Rechnerorganisation Woche 9 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu

Mehr

HaPra 2007 - Versuchsreihe 4 - Aufbau eines Volladdierers. Aufbau eines Volladdierers mit diskreten Bausteinen

HaPra 2007 - Versuchsreihe 4 - Aufbau eines Volladdierers. Aufbau eines Volladdierers mit diskreten Bausteinen HaPra 2007 - Versuchsreihe 4 - Aufbau eines Volladdierers Versuchsreihe 4 Aufbau eines Volladdierers Aufbau eines Volladdierers Aufbau eines Volladdierers mit diskreten Bausteinen Aufbau eines Volladdierers

Mehr

Programmierbare Logik

Programmierbare Logik Programmierbare Logik Ein Überblick über programmierbare logische Bausteine TU Berlin FG emsp 1 Einleitung Verschiedene Realisierungsmöglichkeiten von logischen Zusammenhängen 1. Kombination von einfachen

Mehr

SECOM: Sichere Online Verschlüsselung für ISDN-Geräte

SECOM: Sichere Online Verschlüsselung für ISDN-Geräte SECOM: Sichere Online Verschlüsselung für ISDN-Geräte Mathias Schmalisch Hagen Ploog Dirk Timmermann Universität Rostock Übersicht Laufende rbeiten Motivation Kryptographie Implementierung Zusammenfassung

Mehr

Asynchrone Schaltungen

Asynchrone Schaltungen Asynchrone Schaltungen Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2013 Asynchrone Schaltungen 1/25 2013/07/18 Asynchrone Schaltungen

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur [CS3100.010] Wintersemester 2014/15 Heiko Falk Institut für Eingebettete Systeme/Echtzeitsysteme Ingenieurwissenschaften und Informatik Universität Ulm Kapitel 4 Technologische

Mehr

CPLD Auswahl und Design

CPLD Auswahl und Design CPLD Auswahl und Design Sascha Schade DL1DRS 9. Januar 2010 Für ein software defined radio (SDR) wurde ein verstellbarer Taktgenerator, der den Analogschalter speist, als Design für einen CPLD synthetisiert

Mehr

Einführung in Computer Microsystems 8. Speicher, PLLs, Busse

Einführung in Computer Microsystems 8. Speicher, PLLs, Busse Einführung in Computer Microsystems 8. Speicher, PLLs, Busse Prof. Dr.-Ing. Sorin A. Huss Fachbereich Informatik Integrierte Schaltungen und Systeme SS 2009 Integrierte Schaltungen und Systeme Einführung

Mehr

1 Grundlagen Digitaltechnik und Boolesche Algebra

1 Grundlagen Digitaltechnik und Boolesche Algebra Zahlendarstellungen Boolesche Logik Elementare digitale Grundschaltungen Digitale Speicherschaltungen und grundlegende Speicherarchitekturen WS 2015/16, 15.10.-2.11.2015 Folie 1 1.1 Zahlendarstellung Darstellung

Mehr

Technisches Datenblatt Technical Data Sheet 3160-00-00.73A4B. Signalwandler für 4 analoge Eingangssignale 4-20mA auf CAN

Technisches Datenblatt Technical Data Sheet 3160-00-00.73A4B. Signalwandler für 4 analoge Eingangssignale 4-20mA auf CAN Seite/Page 1 von/of 5 MultiXtend CAN 3160-00-00.73A4B Signalwandler für 4 analoge Eingangssignale 4-20mA auf CAN Signal converter for four Thermocouple Type J converting to CAN-Bus Beschreibung Description

Mehr

Grundlagen zu Anwendungen mit Power. (SMUs) Marco Brauner National Instruments

Grundlagen zu Anwendungen mit Power. (SMUs) Marco Brauner National Instruments Grundlagen zu Anwendungen mit Power Supplies und Source Measurement Units (SMUs) Marco Brauner National Instruments Agenda Anwendungsgebiete für PPS & SMU PXI-4110 (PPS) und PXI-4130 (SMU) Software-/Treiberintegration

Mehr

Semestralklausur Einführung in Computer Microsystems

Semestralklausur Einführung in Computer Microsystems Semestralklausur Einführung in Computer Microsystems 07. Juli 2008 Dr.-Ing. Wolfgang Heenes Name (Nachname, Vorname) Matrikelnummer Unterschrift Prüfung Bitte ankreuzen Anzahl abgegebene Zusatzblätter:

Mehr

1 Grundlagen Digitaltechnik und Boolesche Algebra

1 Grundlagen Digitaltechnik und Boolesche Algebra Zahlendarstellungen Boolesche Logik Elementare digitale Grundschaltungen Digitale Speicherschaltungen WS 2010/11, 19.10.2010 Folie 1 1.1 Zahlendarstellung Darstellung einer Zahl d mit einer Länge von N

Mehr

Speicherung digitaler Signale

Speicherung digitaler Signale Speicherung digitaler Signale von Fabian K. Grundlagen Flipflops Bisher: Schaltungen ohne Speichermöglichkeit Jetzt: Speichermöglichkeit durch Flipflops Flipflops Grundlagen Flipflops Was sind Flipflops?

Mehr

Flashen von Atmel-Prozessoren mittels In System Programming (ISP).

Flashen von Atmel-Prozessoren mittels In System Programming (ISP). Flashen von Atmel-Prozessoren mittels In System Programming (ISP). Nick, DF1FO, stellt den jeweils letztaktuellen Assembler-Sourcecode für seine exzellenten Entwicklungen für ARDF auf seiner homepage www.mydarc.de/df1fo

Mehr

GRAFIK 128x64 IN 2 GRÖSSEN MIT ST7565. preliminary

GRAFIK 128x64 IN 2 GRÖSSEN MIT ST7565. preliminary GRAFIK 128x64 IN 2 GRÖSSEN MIT ST7565 Stand 10.2.2009 Displayabmessungen -6X9: 56x43mm (Abbildung) -6X8: 34x25mm TECHNISCHE DATEN * INKL. KONTROLLER ST7565 * VDD = 2,7... 3,3V * LOW POWER, ALSO IDEAL FÜR

Mehr

Automatische Boundary Scan Testgenerierung für scanunfähige Schaltungspartitionen durch modellbasierte Werkzeuge

Automatische Boundary Scan Testgenerierung für scanunfähige Schaltungspartitionen durch modellbasierte Werkzeuge Automatische Boundary Scan Testgenerierung für scanunfähige Schaltungspartitionen durch modellbasierte Werkzeuge Martin Borowski, GÖPEL electronic GmbH GÖPEL electronic GmbH 2014 Boundary Scan Testprogrammerstellung

Mehr

Course DEVICES & CIRCUITS

Course DEVICES & CIRCUITS Course DEVICES & CIRCUITS Chapter: Semiconductor Memories Michael E. Auer Source of figures: Jaeger/Blalock: Microelectronic Circuit Design, McGraw-Hill Course Content Introduction and Milestones in Microelectronics

Mehr

Eingebettete Taktübertragung auf Speicherbussen

Eingebettete Taktübertragung auf Speicherbussen Eingebettete Taktübertragung auf Speicherbussen Johannes Reichart Workshop Hochgeschwindigkeitsschnittstellen Stuttgart, 07.11.2008 Unterstützt durch: Qimonda AG, München Institut für Prof. Elektrische

Mehr

Digitale Schaltungstechnik. Prof. Dr. P. Fischer

Digitale Schaltungstechnik. Prof. Dr. P. Fischer Digitale Schaltungstechnik Prof. Dr. P. Fischer P. Fischer, ziti, Uni Heidelberg, Seite 1 Organisatorisches Vorlesung: Termin: Mo 16:00 17:30 (Block 4) Mi 9:15 10:45 (Block 1) Ort: INF348, SR013 Dozent:

Mehr

Embedded Board Test Seminar 2015. Dipl.-Ing. (FH) Martin Borowski

Embedded Board Test Seminar 2015. Dipl.-Ing. (FH) Martin Borowski Embedded Board Test Seminar 2015 ipl.-ing. (FH) Martin Borowski 11.03.2016 1 Seminar: Embedded Board Test Vom esign bis End ofline 11.03.2016 2 Moderne Elektroniken? Fortschritt Quellen: markerfaire.berlin

Mehr

SCAN OPERATOR 12. Bedienungsanleitung. Ab Version 1.0. email: service@glp.de Internet: http://www.glp.de

SCAN OPERATOR 12. Bedienungsanleitung. Ab Version 1.0. email: service@glp.de Internet: http://www.glp.de Bedienungsanleitung Ab Version 1.0 email: service@glp.de Internet: http://www.glp.de 2 (V2.0) GLP German Light Production Inhalt 1 Übersicht...5 1.1 Frontansicht...5 1.2 Rückansicht...7 2 Bedienung...7

Mehr

BitRecords FPGA Modul XC6SLX9, April

BitRecords FPGA Modul XC6SLX9, April BitRecords FPGA Modul XCSLX FPGA Modul zur Anwendung im Hobby- und Prototypenbereich Eigenschaften: Xilinx Spartan (XCSLX-TQGC) Nutzer-IOs LEDs, Taster On-Board 0MHz Oszillator Spannungsversorgung.V SPI

Mehr

AC/DC-Schaltnetzteile 100 W AC/DC Switching Power Supplies 100 W. Merkmale / Features. Eingangsbereich 90...264 V AC

AC/DC-Schaltnetzteile 100 W AC/DC Switching Power Supplies 100 W. Merkmale / Features. Eingangsbereich 90...264 V AC E176177 Merkmale / Features Eingangsbereich 90...264 V AC / Universal Input 90...264 V AC Wirkungsgrad bis zu 90 % / Efficiency up to 90 % Full-Brick Gehäuse / Full Brick Package Aktiv PFC Funktion / Active

Mehr

Ingenieurbüro Bernhard Redemann Elektronik, Netzwerk, Schulung. -Datenblatt- Bernhard Redemann www.b-redemann.de b-redemann@gmx.

Ingenieurbüro Bernhard Redemann Elektronik, Netzwerk, Schulung. -Datenblatt- Bernhard Redemann www.b-redemann.de b-redemann@gmx. USB-Modul PML232-45RL -Datenblatt- Seite 1 Achtung! Unbedingt lesen! Bei Schäden, die durch Nichtbeachten der Anleitung verursacht werden, erlischt der Garantieanspruch. Sicherheitshinweise Das USB-Modul

Mehr

AVR Web Server. Version 1.1. erstellt von. Ulrich Radig

AVR Web Server. Version 1.1. erstellt von. Ulrich Radig AVR Web Server Version 1.1 erstellt von Ulrich Radig 1 Vorwort: Der von mir aufgebaute AVR Webserver dient zum Steuern Messen und Regeln von diversen Gerätschaften genannt seien Garagentor, Lampen, Heizung

Mehr

LiSARD: LabVIEW integrated Softcore Architecture for Reconfigurable Devices

LiSARD: LabVIEW integrated Softcore Architecture for Reconfigurable Devices Firmenlogo LiSARD: LabVIEW integrated Softcore Architecture for Reconfigurable Devices Programmierbarer Rechenkern für rechenintensive Echtzeitdatenverarbeitung mit PXI-RIO Dr.-Ing. Alexander Pacholik

Mehr

TW-75-IP40Trackball. Trackball module of industrial applications, ball diameter 75 mm, degree of protection IP40. Description

TW-75-IP40Trackball. Trackball module of industrial applications, ball diameter 75 mm, degree of protection IP40. Description TW-75-IP40Trackball Trackball module of industrial applications, ball diameter 75 mm, degree of protection IP40 Description Applications: The advantages of this 75mm Trackball for back-panel-mounting are

Mehr

Wintersemester 2001/2002. Hardwarepraktikum. Versuch 4: Sequentielle Systeme 1. - Toralf Zemlin - Swen Steinmann - Sebastian Neubert

Wintersemester 2001/2002. Hardwarepraktikum. Versuch 4: Sequentielle Systeme 1. - Toralf Zemlin - Swen Steinmann - Sebastian Neubert Hardwarepraktikum Wintersemester 2001/2002 Versuch 4: Sequentielle Systeme 1 - Toralf Zemlin - Swen Steinmann - Sebastian Neubert Aufgabenstellung: 2.1. Untersuchen Sie theoretisch und praktisch die Wirkungsweise

Mehr