Technologie Überblick Flash & Antifuse vs. SRAM. André Ehlert

Größe: px
Ab Seite anzeigen:

Download "Technologie Überblick Flash & Antifuse vs. SRAM. André Ehlert"

Transkript

1 Technologie Überblick Flash & Antifuse vs. SRAM André Ehlert

2 Agenda > Abgrenzungsmerkmale Firm Error Kopierschutz Leistungsaufnahme Systemkosten Zusammenfassung

3 FPGA Allgemeiner Aufbau und Funktion FPGA besteht aus Logik Zellen für Realisierung der Funktionsgeneratoren Verbindungsnetzwerk um die Logik Zellen, RAM und I/Os miteinander zu verknüpfen RAM Speicher zur Zwischenspeicherung von Daten I/Os für die Ein- und Ausgabe von Daten Eine Konfiguration speichert den Zustand von Verbindungsnetzwerk I/Os Logik Zellen I/O Bank I/O Bank Logik Zellen Speicher I/O Bank I/O Bank RAM RAM RAM LC LC LC LC LC LC LC LC LC RAM RAM RAM I/O Bank I/O Bank Verbindungsnetzwerk I/Os I/O Bank I/O Bank 2005 Actel Confidential and Proprietary Date of Presentation 3

4 Verbindungsnetzwerk Technische Realisierung SRAM FPGA Flash FPGA Antifuse FPGA SRAM Speicherzelle (4-6 Transistoren) Flash Speicherzelle ( Transistor) Reprogrammierbar Reprogrammierbar Nicht Reprogrammierbar (OTP) 2005 Actel Confidential and Proprietary Date of Presentation 4

5 I/Os Technische Realisierung SRAM SRAM FPGA Flash Flash FPGA Antifuse FPGA 2005 Actel Confidential and Proprietary Date of Presentation 5

6 Aufbau Logik Zelle: SRAM Beispiel: Spartan (Xilinx) Lookup Tabellen (LUT) dienen der Implementierung von booleschen Funktionen SRAM Zellen werden für die Realisierung der LUT sowie für die innere Konfiguration der Logik Zellen verwendet 4 -Input LUT SRAM Logik Zelle* 0 D[3:0] 4 D[3:0] Q = Q 4 -Input NAND 4 LUT S 0 S *Vereinfachtes Blockschaltbild D Q SRAM Zelle Beispiel: Realisierung einer 4-Input NAND Logik 2005 Actel Confidential and Proprietary Date of Presentation 6

7 Aufbau Logik Zelle: Flash Beispiel: ProASIC3 Flash Speicherzelle Eine boolesche Funktion, ein Register oder ein Latch werden durch das Verdrahten von Gattern und Multiplexern innerhalb einer Versa Tile realisiert X3 X2 X Data CLK Enable CLR LUT 3 LUT 3 Equivalent Equivalent oder Register Register Y Y 2005 Actel Confidential and Proprietary Date of Presentation 7

8 Aufbau Logik Zelle: Antifuse Beispiel: Axcelerator Logik Zelle Logik Zellen bestehen aus K- und R-Zellen Boolesche Funktion werden in K-Zellen realisiert Register werden durch R-Zellen realisiert Kombinatorische Zelle (K-Zelle) Register Zelle (R-Zelle) D0 D2 DB A0 A Y D D3 B0 B DIN DCIN CKS S S0 Y CKP + HCLKA/B/C/D CLKE/F/G/H Internal Logic GCLR GPRE CLR PRE Beispiel: Axcelerator 2005 Actel Confidential and Proprietary Date of Presentation 8

9 SRAM Speicherzelle 4-6 Transistoren speichern ein Bit SRAM Speicherzelle A Programmierung Aktivierung der Adressleitung A Anlegen des Eingangswert B Inverter kippen in vorgegebenen Zustand Lesen Nach dem Deaktivieren bleibt der Zustand erhalten Verbindungsnetzwerk Ausgang Q treibt einen Schalttransistor Input/Output Ausgang Q treibt einen Schalttransistor Logik Zelle (Look Up Table) Ausgang Q definiert Speicherzustand in einer LUT-Zelle B 4-6 CMOS Transistoren drain n gate Oxid p Q n source 2005 Actel Confidential and Proprietary Date of Presentation 9

10 FLASH Speicherzelle Ein Transistor speichert ein Bit Programmierung Elektronen werden in das FG gezogen (Lawineneffekt) Schwellspannung des Transistors wird verschoben Bei einem H-Pegel am Gate sperrt der Transistor (B = ) A A 2 V B V DD B R R D D 2 V 0 V G G S S Programmierung 2 V D 2 V D n n FG FG G 2 V n p G 0 V n - p Löschen Elektronen werden durch Tunneleffekt vom FG abgesaugt Schwellspannung des Transistors liegt wieder bei Core-Spannung Bei einem H-Pegel am Gate leitet der Transistor (B = 0 ) Lesen Ausgang B treibt einen weiteren Schalttransistor Zustand des FG bestimmt den Schaltzustand Löschen S S 2 V 2005 Actel Confidential and Proprietary Date of Presentation 0

11 Antifuse Programmierung Isolierschicht wird durch Anlegen einer Programmierspannung durchgebrannt Dadurch wir dauerhaft ein niederohmiger elektrischer Kontakt hergestellt Programmiervorgang ist irreversibel, d.h. Löschen bzw. Reprogrammierung ist nicht mehr möglich (OTP) Metall 3 Metall Metall 2 Antifuse Silizium Beispiel: M2M (Metal to Metal) Antifuse C Antifuse = ff R Antifuse = 25Ohm 2005 Actel Confidential and Proprietary Date of Presentation

12 Agenda Abgrenzungsmerkmale > Firm Error Kopierschutz Leistungsaufnahme Systemkosten Zusammenfassung

13 Firm Error Neutronenstrahlung steigt mit der Höhe (max. bei ca. 20km) In 0km Höhe ca. 50mal, in 20km Höhe ca. 600mal größer als auf Meereshöhe Strahlung auf Meereshöhe nicht vernachlässigbar Strahlung steigt vom Äquator zu den Polen hin an (6fach) Kleinere Prozessgeometrie empfindlicher gegenüber Neutronen -0 MeV Neutron Flux (n/cm 2 /s) -0 MeV Atmospheric Neutron Flux Flux Altitude Altitude (Thousands of feet) Relative System Soft Error Rate um 0.8um 0.3um 0.09um 0.05um Semiconductor Process Technology 2005 Actel Confidential and Proprietary Date of Presentation 3

14 Firm Error Soft Error : Ungewollte reversible Änderung des Inhalts einer Speicherzelle SRAM, DRAM Zellen FlipFlops gate drain Oxid n p energiereiches Neutron n source Soft Errors entstehen beim Auftreffen energiereicher Teilchen auf dem Chip (Neutronen, Ionen,...) Teilchen kommen von Radioaktive Isotope im Gehäuse (Verunreinigung) Kosmische Strahlung erzeugt in der Erdatmosphäre energiereiche Neutronen durch Kernreaktion. Diese Neutronen reagieren dann mit Si-Atomen im Chip. Firm Error : Soft Error tritt im FPGA Konfigurationsspeicher auf 2005 Actel Confidential and Proprietary Date of Presentation 4

15 Firm Error Einfluss auf die Konfiguration Logic Logic Module Module Routing Routing Matrix Matrix Incoming particle causes firm error in Logic Module Incoming particle causes firm error in Routing Matrix Firm error leads to... Firm error leads to... V CCA misconnected signal or function change misrouted signal or missing signal 2005 Actel Confidential and Proprietary Date of Presentation 5

16 Firm Error FIT-Raten Untersuchung von iroc Equivalent Functional Failure FIT Rates per Device FPGA Technology Ground-Level Applications Commercial Aviation Military Aviation Sea Level 5,000 Ft 30,000 Ft 60,000 Ft Actel AX000 M-Gate 0.5µm Antifuse No Failures Detected No Failures Detected No Failures Detected No Failures Detected Actel APA000 M-Gate 0.22µm Flash No Failures Detected No Failures Detected No Failures Detected No Failures Detected Actel A3P000 M-Gate 0.3µm Flash No Failures Detected No Failures Detected No Failures Detected No Failures Detected Xilinx XC2V3000 3M-Gate 0.5µm SRAM,50 FITs 3,900 FITs 70,000 FITs 540,000 FITs Xilinx XC3S000 M-Gate 90nm SRAM 320 FITs,00 FITs 47,000 FITs 50,000 FITs Altera EPC20 M-Gate 0.3µm SRAM 460 FITs,600 FITs 67,000 FITs 220,000 FITs Altera EP2C20 *Quelle: M-Gate iroc Report Seite 90nm 4 Tabelle SRAM FITs 2,400 FITs 03,000 FITs 330,000 FITs Altera EP2S30 2M-Gate 90nm SRAM,500 FITs 5,200 FITs FIT (Failure in Time): Anzahl der Fehler in 0 9 Stunden Akzeptierte FIT Raten für kommerzielle Anwendungen: FIT < 00 Akzeptierte FIT Raten für industrielle Anwendungen: FIT < ,000 FITs 70,000 FITs 2005 Actel Confidential and Proprietary Date of Presentation 6

17 Agenda Abgrenzungsmerkmale Firm Error > Kopierschutz Leistungsaufnahme Systemkosten Zusammenfassung

18 Sicherheitsklassen Klasse Nicht sicher, ohne großen Aufwand kopierbar SRAM FPGAs, Gate-Arrays (Semi Customer) Unprogrammierter Antifuse Klasse 2 Nur mit hohem Geräte- und Zeitaufwand kopierbar Kein Rücklesemechanismus für Flash & Antifuse Flash: Flash Transistoren liegen unter 7 Metallisierungsebenen. Speicherzustand der Floating Gates schwierig zu erfassen Antifuse: Klasse 3 Nur 3-5% der bis zu 50 Millionen Antifuses werden für ein Design genutzt In Speziallabors mit sehr hohem Zeitaufwand kopierbar Standardzellen ICs (Full Customer) Programmierter Antifuse 2005 Actel Confidential and Proprietary Date of Presentation 8

19 Flash & Fuse Lock Flash: 2 verschiedene Security Mechanismen Key-Lock Benutzerdefinierter Schlüssel (28 Bit) Programmieren, Löschen und Verifizieren nur mit 28 Bit Schlüssel Permanent Lock Bauteil kann weder ausgelesen noch reprogrammiert werden (OTP) Antifuse (OTP): Fuse-Lock Bauteil kann weder verifiziert noch über Debugschnittstelle getestet werden 2005 Actel Confidential and Proprietary Date of Presentation 9

20 AES im ProASIC3 Plain Text Libero AES Encryption Neben Flash Lock verfügt die ProASIC3/E Familie zusätzlich über AES Entschlüsselung Source Cipher Text Die Konfigurationsdaten können durch einen vom Anwender frei wählbaren 28 Bit Schlüssel verschüsselt werden Opt. Opt. 2 TCP/IP Internet Opt. 3 Die Konfigurationsdaten werden im Baustein durch den vorher vereinbarten AES Schlüssel wieder entschlüsselt AES Decrypt Im Baustein ist hierzu ein dedizierter AES Decoder integriert FROM FPGA Core FPGA und FROM können unabhägig mit AES programmiert werden 2005 Actel Confidential and Proprietary Date of Presentation 20

21 Agenda Abgrenzungsmerkmale Firm Error Kopierschutz > Leistungsaufnahme Systemkosten Zusammenfassung

22 Einschaltstrom 2A Einschaltstrom SRAM FPGAs SRAM Flash Strom Versorgungsspannung Frequenz Abhängig Konfiguration SRAM FPGAs <0 ma Static Zeit/Frequenz 2005 Actel Confidential and Proprietary Date of Presentation 22

23 Live At Power Up ProASIC3: A3PE600 Spartan 3: XC3S200 FPGA Output Active Immediately after voltage trigger Vcc min FPGA Output Active >200ms Voltage trigger Live At Power Up ProASIC3 aktiv innerhalb <0µs SRAM Bausteine benötigen > 200 ms 2005 Actel Confidential and Proprietary Date of Presentation 23

24 Statische Verlustleistung: Temperaturvergleich 000 Statische Verlustleistung (25C vs 85C) Statische Verlustleistung (mw) Spartan3-85C A3PE - 85C Spartan3-25C 00 A3PE - 25C Logik Element (equivalent) 2005 Actel Confidential and Proprietary Date of Presentation 24

25 Aktive Verlustleistung Active Power Comparison - Real Designs (mw) Design Design 2 Design 3 Design 4 Design 5 Design 6 Design 7 PA3 Cyclone2 Max2 Spartan3 XP Eclipse Actel Confidential and Proprietary Date of Presentation 25

26 Agenda Abgrenzungsmerkmale Firm Error Kopierschutz Leistungsaufnahme > Systemkosten Zusammenfassung

27 System Kosten: SRAM FPGA Processor OSC. Clock Chip Clock Clock chip chip required required because because FPGA FPGA PLL PLL not not LAPU LAPU Brown-out Brown-out detector detector & power power sequencer sequencer.2v.2v +-5% +-5% (60mV) (60mV) Reset Reset Controller Controller needed needed for for system system initialization initialization Memory Memory Memory Memory Reset Controller SRAM FPGA CPLD PROM Power Supervisor PROMs PROMs needed needed to to provide provide programming programming CPLD CPLD needed needed for for SRAM SRAM configuration configuration /Supervisory /Supervisory 2005 Actel Confidential and Proprietary Date of Presentation 27

28 System Kostenost: NVM FPGA Processor No No additional additional unit unit cost cost for for LAPU LAPU FPGA FPGA NVM FPGA No No Clock Clock chip chip required required use use LAPU LAPU PLL PLL No No Brown Brown out out detector detector & power power sequencer sequencer required required No No PROMs PROMs needed needed to to provide provide programming programming Memory Memory Memory Memory No No Reset Reset Controller Controller needed needed No No CPLD CPLD needed needed for for SRAM SRAM configuration configuration /Supervisory /Supervisory 2005 Actel Confidential and Proprietary Date of Presentation 28

29 Agenda Abgrenzungsmerkmale Firm Error Kopierschutz Leistungsaufnahme Systemkosten > Zusammenfassung

30 Zusammenfassung Vorteile Flash und Antifuse Firm Error Immun Immun gegen Neutronen und Alpha Strahlung Keine Firm Errors von iroc beobachtet Designschutz Flash/Fuse-Lock: Verhindert Zugriff auf Baustein AES: Konfigurationsdaten werden verschlüsselt Leistungsaufnahme Geringer Einschaltstrom (<0mA) und statische Verlustleistung Extrem geringer dynamischer Leistungsverbrauch bei Antifuse FPGA (Antifuse Switch < 25Ohm) Systemkosten LAPU Eigenschaft benötigt keine weiteren Komponenten (Flash/EPROM, CPLD,..) und spart PCB Fläche 2005 Actel Confidential and Proprietary Date of Presentation 30

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare

Mehr

Anwenderprogrammierbare

Anwenderprogrammierbare 4. Einteilung der Programmiertechnologien Programmable logic device (PLD) Field programmable gate array (FPGA) Zusammenfassende Bewertung S. A. Huss / Folie 4-1 Einteilung der Programmiertechnologien Programmierung

Mehr

FPGA. Übersicht der Aktuellen Bausteine. Inhaltsverzeichnis. 1. Einführung 1.1 Was ist ein FGPA?

FPGA. Übersicht der Aktuellen Bausteine. Inhaltsverzeichnis. 1. Einführung 1.1 Was ist ein FGPA? FPGA Übersicht der Aktuellen Bausteine Von Markus Stanczyk Inhaltsverzeichnis 1. Einführung 1.1 Was ist ein FGPA? 2. Aufbau eines FPGA 2.1 Logikblöcke 2.2 Verbindungsarchitektur 3. Marktüberblick 3.1 Allgemein

Mehr

Eingebettete Systeme Modellierung und Zielarchitekturen

Eingebettete Systeme Modellierung und Zielarchitekturen Eingebettete Systeme Modellierung und Zielarchitekturen Vorlesungsbegleitende Unterlagen WS 2003/2004 Klaus Waldschmidt Teil 9 Field Programmable Gate Arrays - FPGA Literatur: 1. M. Wannemacher, Das FPGA-Kochbuch,

Mehr

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Technische Grundlagen der Informatik Kapitel 5 Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Kapitel 5: Themen Speicherarchitekturen RAM-, ROM-Speicher Flash-Speicher Logikimplementierung

Mehr

VHDL - Technologische Grundlagen

VHDL - Technologische Grundlagen VHDL - Technologische Grundlagen Marc Reichenbach und Michael Schmidt Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 2012 1 / 48 Gliederung Technologien Programmierbare Logikbausteine

Mehr

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1 Halbleiterspeicher 30.09.2008 Michael Kuhfahl 1 Gliederung I. FF als Speicher (1 Bit) II. Register als Speicher (n Bit) III. Anordnung der Speicherzellen IV. SRAM V. DRAM VI. ROM VII. PROM VIII. EPROM

Mehr

4 DIGITALE SCHALTUNGSTECHNIK

4 DIGITALE SCHALTUNGSTECHNIK Digitale Schaltungstechnik 59 4 DIGITALE SCHALTUNGSTECHNIK Um Daten zu verarbeiten, verwenden Computer als grundlegende Größen logische Variablen, die genau zwei Zustände annehmen können, nämlich den Wert

Mehr

Anleitung für VHDL tools

Anleitung für VHDL tools Anleitung für VHDL tools Harald Affenzeller V 1.0.0 Email: Harald.Affenzeller@fh-hagenberg.at Hagenberg, 14. Oktober 2003 Zusammenfassung Dieses Dokument stellt eine Anleitung zur Verwendung von eingesetzten

Mehr

System- Realisierung

System- Realisierung 3 Entwurf, Simulation und Synthese von digitalen Strukturen 3.1 Programmierbare Logikschaltungen System- Realisierung Standard- Bauelemente ASIC Application Specific Integrated Circuit Mikroprozessor,

Mehr

Epromologie, Grundwissen

Epromologie, Grundwissen Epromologie, Grundwissen von Peter Bee und Erwin Reuß EPROM's, oder ROM's, sind eine sehr nützliche Sache. Eingesetzt werden sie immer dann, wenn ein Programm sofort nach dem Einschalten des Computers

Mehr

Messsysteme für den SwissFEL

Messsysteme für den SwissFEL Messsysteme für den SwissFEL Signalauswertung mit Xilinx Virtex-5 FPGAs Embedded Computing Conference 2011 Christa Zimmerli Masterstudentin MSE Wissenschaftliche Assistentin christa.zimmerli@fhnw.ch Institut

Mehr

EyeCheck Smart Cameras

EyeCheck Smart Cameras EyeCheck Smart Cameras 2 3 EyeCheck 9xx & 1xxx Serie Technische Daten Speicher: DDR RAM 128 MB FLASH 128 MB Schnittstellen: Ethernet (LAN) RS422, RS232 (nicht EC900, EC910, EC1000, EC1010) EtherNet / IP

Mehr

Microcontroller Kurs. 08.07.11 Microcontroller Kurs/Johannes Fuchs 1

Microcontroller Kurs. 08.07.11 Microcontroller Kurs/Johannes Fuchs 1 Microcontroller Kurs 08.07.11 Microcontroller Kurs/Johannes Fuchs 1 Was ist ein Microcontroller Wikipedia: A microcontroller (sometimes abbreviated µc, uc or MCU) is a small computer on a single integrated

Mehr

Übersicht über Technologie und Nutzung von Solid State Drives

Übersicht über Technologie und Nutzung von Solid State Drives Fakultät Informatik, Institut für Angewandte Informatik, Professur für Technische Informationssysteme Übersicht über Technologie und Nutzung von Solid State Drives WS 2010/11, 6. Dezember 2010 Betreuer:

Mehr

PALs, CPLDs und FPGAs

PALs, CPLDs und FPGAs PALs, CPLDs und FPGAs P. Fischer, ziti, Uni Heidelberg, Seite 1 Bezeichnungen Sehr ähnliche Bauelemente werden oft unterschiedlich bezeichnet, z.t. nur aus Marketing-Gründen PLD = Programmable Logic Devices

Mehr

Digitaltechnik II SS 2007

Digitaltechnik II SS 2007 Digitaltechnik II SS 27 8. Vorlesung Klaus Kasper Inhalt Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM ROM Programmierbare ROM Realisierung digitaler Systeme Automaten Digitaltechnik 2 2 Halbleiterspeicher

Mehr

Anleitung zu ChipScope Pro

Anleitung zu ChipScope Pro Anleitung zu ChipScope Pro Das von Xilinx gelieferte Tool ChipScope Pro erlaubt die Implementierung eines Logic Analysator Kerns auf dem Spartan III Baustein. 1.1 Erstellen eines Logic Analysator Kerns

Mehr

1 2 3 4 5 6 7 8 9 Beim Anlegen von Spannung am Gate entsteht ein elektrisches Feld, was eine Anreicherung von Minoritätsladungsträgern unter dem Gate bewrikt.ab einer bestimmten Schwellenspannung wird

Mehr

PA-CONTROL CANopen Fehlerliste Ab Version 5.15 Ausgabe: 06/2008 Art.-Nr.:1082211. Technische Dokumentation

PA-CONTROL CANopen Fehlerliste Ab Version 5.15 Ausgabe: 06/2008 Art.-Nr.:1082211. Technische Dokumentation Technische Dokumentation PA-CONTROL CANopen Fehlerliste Ab Version 5.15 Ausgabe: 06/2008 Art.-Nr.:1082211 IEF Werner GmbH Wendelhofstr. 6 78120 Furtwangen Tel.: 07723/925-0 Fax: 07723/925-100 www.ief-werner.de

Mehr

Grundlagen zu Anwendungen mit Power. (SMUs) Marco Brauner National Instruments

Grundlagen zu Anwendungen mit Power. (SMUs) Marco Brauner National Instruments Grundlagen zu Anwendungen mit Power Supplies und Source Measurement Units (SMUs) Marco Brauner National Instruments Agenda Anwendungsgebiete für PPS & SMU PXI-4110 (PPS) und PXI-4130 (SMU) Software-/Treiberintegration

Mehr

Einsatz Flashspeicher Vorteil oder Risiko

Einsatz Flashspeicher Vorteil oder Risiko Einsatz Flashspeicher Vorteil oder Risiko Steffen Schwung Agenda o o o o o o HDD Technologie Flash Einsatzbereiche und Kostenbetrachtung Flash Typen, Aufbau und Haltbarkeit Flash als eigene Leistungsklasse

Mehr

D&E Entwicklerforum Embedded System Entwicklung Workshop für angewandte und eingebettete IT-Sicherheit

D&E Entwicklerforum Embedded System Entwicklung Workshop für angewandte und eingebettete IT-Sicherheit D&E Entwicklerforum Embedded System Entwicklung Workshop für angewandte und eingebettete IT-Sicherheit Sicheres Flashen eines konfigurierbaren Batterie Management Systems für Elektrofahrzeuge Joachim Tauscher

Mehr

Hybride Apps DPR und Android auf dem Xilinx ZYNQ. Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm

Hybride Apps DPR und Android auf dem Xilinx ZYNQ. Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm Hybride Apps DPR und Android auf dem Xilinx ZYNQ Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm Konvergenz der Rechenplattformen Processing System Memory Interfaces 7 Series Programmable

Mehr

Digitale Schaltungstechnik. Prof. Dr. P. Fischer

Digitale Schaltungstechnik. Prof. Dr. P. Fischer Digitale Schaltungstechnik Prof. Dr. P. Fischer P. Fischer, ziti, Uni Heidelberg, Seite 1 Organisatorisches Vorlesung: Termin: Mo 16:00 17:30 Mi 9:15 10:45 Ort: INF348, SR013 Dozent: Prof. Dr. P. Fischer,

Mehr

HDMI Modulator single DVB-T. High Definition. überall! Bedienungsanleitung

HDMI Modulator single DVB-T. High Definition. überall! Bedienungsanleitung HDMI Modulator single DVB-T High Definition Genuss überall! Bedienungsanleitung HDMI to DVB T Modulator Bedienungsanleitung Inhaltsverzeichnis Seite 1. Hinterseite 3 2. Anschluss 4 3. Vorderseite 4 4.

Mehr

Asynchrone Schaltungen

Asynchrone Schaltungen Asynchrone Schaltungen Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2013 Asynchrone Schaltungen 1/25 2013/07/18 Asynchrone Schaltungen

Mehr

Die Technologie von Solid State Disks

Die Technologie von Solid State Disks Beispielbild Die Technologie von Solid State Disks Matthias Niemann Fachbereich Mathematik und Informatik Institut für Informatik 30.01.09 Solid State Disk Überblick Massenspeicher ohne bewegliche Mechanik

Mehr

Advanced DAQ System Development Using NI-DAQmx and Intelligent DAQ (FPGA)

Advanced DAQ System Development Using NI-DAQmx and Intelligent DAQ (FPGA) Advanced DAQ System Development Using NI-DAQmx and Intelligent DAQ (FPGA) Rudolf Gierlinger National Instruments, Österreich AGENDA Teil 1: Advanced NI-DAQmx Datenerfassungsmöglichkeiten Konfiguration

Mehr

Cleanroom Fog Generators Volcano VP 12 + VP 18

Cleanroom Fog Generators Volcano VP 12 + VP 18 Cleanroom Fog Generators Volcano VP 12 + VP 18 Description & Functional Principle (Piezo Technology) Cleanrooms are dynamic systems. People and goods are constantly in motion. Further installations, production

Mehr

Synthesis for Low Power Design

Synthesis for Low Power Design Synthesis for Low Power Design Prof. Thomas Troxler Hochschule Rapperswil Abstract Power optimization at high levels of abstraction has a significant impact on reduction of power in the final gate-level

Mehr

Picosafe. Open Source USB-Sticks für Sicherheitsanwendungen. Michael Hartmann 17. März 2013

Picosafe. Open Source USB-Sticks für Sicherheitsanwendungen. Michael Hartmann <hartmann@embedded-projects.net> 17. März 2013 Picosafe Open Source USB-Sticks für Sicherheitsanwendungen Michael Hartmann 17. März 2013 Über Referent: - Student an der Universität Augsburg (Physik) - Linux und Open

Mehr

E-Mails in einem lokalen Netzwerk senden mit einem WAGO Controller 750-842 Anwendungshinweis

E-Mails in einem lokalen Netzwerk senden mit einem WAGO Controller 750-842 Anwendungshinweis E-Mails in einem lokalen Netzwerk senden mit einem WAGO Controller 750-842, Deutsch Version 1.0.2 ii Allgemeines Copyright 2002 by WAGO Kontakttechnik GmbH Alle Rechte vorbehalten. WAGO Kontakttechnik

Mehr

LORENZ MESSTECHNIK GmbH

LORENZ MESSTECHNIK GmbH DMS- Messverstärker - SG Measuring Amplifier / 2S Zum Anschluss von bis zu 4 350 Ω- Wägezellen 4- oder 6- Leitertechnik ±10 Vdc oder 0-10 Vdc und 4-20 ma Analogausgang Kontrollsignal für die Kalibrierung

Mehr

PCI VME Interface SIS1100/SIS3100

PCI VME Interface SIS1100/SIS3100 PCI VME Interface SIS1100/SIS3100 Peter Wüstner Forschungszentrum Jülich, Zentrallobor für Elektronik (ZEL) Designprinzip der im ZEL entwickelten Datenaufnahmesysteme ist es, preiswerte PC Technik mit

Mehr

Moderne Speichertechnologien

Moderne Speichertechnologien Vorbesprechung für SS 2015: Fr. 17.04.15, 16:00 Uhr, BST- Seminarraum, HS66, 14.OG. Kontakt: F.Beug@tu-bs.de Moderne Speichertechnologien Dr.-Ing. Florian Beug, PTB Braunschweig Anwendung, Funktionsweise,

Mehr

SOPC basierendes Datenerfassungsmodul für das Auger Engineering Radio Array (AERA)

SOPC basierendes Datenerfassungsmodul für das Auger Engineering Radio Array (AERA) SOPC basierendes Datenerfassungsmodul für das Auger Engineering Radio Array (AERA) M. Balzer, D. Bormann, A. Herth, S. Menshikov, C. Rühle, M. Scherer, A. Schmidt, H. Gemmeke KIT University of the State

Mehr

Developing Interactive Integrated. Receiver Decoders: DAB/GSM Integration

Developing Interactive Integrated. Receiver Decoders: DAB/GSM Integration Developing Interactive Integrated Wolfgang Klingenberg Robert-Bosch GmbH Hildesheim Wolfgang.Klingenberg@de.bosch.co Receiver Decoders: DAB/GSM Integration DAB-GSM-Integration.ppt 1 Overview DAB receiver

Mehr

Fakultät für Informatik Informatik 12. technische universität dortmund. FPGA-Programming. P. Marwedel Informatik 12, U. Dortmund

Fakultät für Informatik Informatik 12. technische universität dortmund. FPGA-Programming. P. Marwedel Informatik 12, U. Dortmund FPGA-Programming P. Marwedel Informatik 2, U. Dortmund Fakultät für Informatik Informatik 2 Joule Courtesy: Philips Hugo De Man, IMEC, 27 Importance of Energy Efficiency IPE=Inherent power efficiency AmI=Ambient

Mehr

StarterKit Embedded Control SC13 + DK51. From the electronic to the automation

StarterKit Embedded Control SC13 + DK51. From the electronic to the automation SC13 + DK51 From the electronic to the automation 21.10.2005 No. 1 /14 Entwicklungssystem für Embedded Controller Applikationsspezifische Komponenten ergänzen. Ethernet-Anbindungen seriellen Schnittstellen

Mehr

Anleitung zu ISE ChipScope Pro

Anleitung zu ISE ChipScope Pro Anleitung zu ISE ChipScope Pro Das von Xilinx gelieferte Tool ChipScope Pro erlaubt die Implementierung eines Logic Analysator Kerns auf einem FPGA von Spartan III an aufwärts.. Chipscope Ablauf Bild :

Mehr

PNOZ NOT-AUS-Schaltgeräte

PNOZ NOT-AUS-Schaltgeräte Gerätemerkmale Sicherheitseigenschaften PNOZ NOT-AUS-Schaltgeräte bis Kategorie X1P 2, EN 954-1 Sicherheitsschaltgerät für die Überwachung von NOT-AUS-Schaltern Zulassungen Relaisausgänge zwangsgeführt:

Mehr

Embedded Touch Panel PC OTP/57V

Embedded Touch Panel PC OTP/57V Embedded Touch Panel PC OTP/57V 19 / 3HE Operator Touch Panel System 5.7 VGA LCD, Touch Screen für X86: Linux / Java oder ARM: Web Applications Beschreibung Kompakter Touch Panel PC für moderne HMI Anwendungen

Mehr

Technische Daten Technical data

Technische Daten Technical data Technische Technical PLVario-NET E3010000 PLVario-NET E3010001 PLVario-NET/MBUS E3010002 PLVario-NET/MODBUS/RTU E3010003 PLVario-NET/AE E3010004 PLVario-NET/AE/MBUS E3010005 PLVario-NET/AE/MODBUS/RTU bus

Mehr

Induktive Ringsensoren inductive ring sensors

Induktive Ringsensoren inductive ring sensors arbeiten als Durchlasssensor. Der aktive Bereich befi ndet sich innerhalb des Ringes. Dabei werden alle Teile aus Metall, auch unmagnetische Leicht- und Buntmetalle sowie ferromagnetische Teile erfasst.

Mehr

Übungen zu Architektur Eingebetteter Systeme. Teil 1: Grundlagen. Blatt 5 1.1: VHDL 28./29.05.2009

Übungen zu Architektur Eingebetteter Systeme. Teil 1: Grundlagen. Blatt 5 1.1: VHDL 28./29.05.2009 Übungen zu Architektur Eingebetteter Systeme Blatt 5 28./29.05.2009 Teil 1: Grundlagen 1.1: VHDL Bei der Erstellung Ihres Softcore-Prozessors mit Hilfe des SOPC Builder hatten Sie bereits erste Erfahrungen

Mehr

Technische Informatik 1

Technische Informatik 1 Technische Informatik 1 1 Einleitung Lothar Thiele Computer Engineering and Networks Laboratory Technische Informatik 1 2 Was ist Technische Informatik? A. Ralston, E.D. Reilly: Encyclopedia of Computer

Mehr

FPGAs an der Hochschule München in Lehre und Forschung. Christian Münker, Hochschule München

FPGAs an der Hochschule München in Lehre und Forschung. Christian Münker, Hochschule München FPGAs an der Hochschule München in Lehre und Forschung Christian Münker, Hochschule München Überblick Hochschule München 2 www.hm.edu Gegründet 1971 Eine der größten Hochschulen für angewandte Wissenschaften

Mehr

SYN FPGA VHDL IP Cores Umsetzung Software Fazit Links FIN. FPGA Development. Sven Gregori, CN8

SYN FPGA VHDL IP Cores Umsetzung Software Fazit Links FIN. FPGA Development. Sven Gregori, CN8 <gregori@hs-furtwangen.de> 1/50 Sven Gregori, CN8 UnFUG SS 2008 Hochschule Furtwangen 29. Mai 2008 2/50 Überblick 1 FPGA 2 VHDL 3 IP Cores 4 praktische Umsetzung 5 Entwicklungs-Software 6 Fazit 7 Links

Mehr

Solid State Drive SSD (Festkörperlaufwerk) von Axel Ristow 18. Mai 2009

Solid State Drive SSD (Festkörperlaufwerk) von Axel Ristow 18. Mai 2009 Solid State Drive SSD (Festkörperlaufwerk) von Axel Ristow 18. Mai 2009 Gliederung 1. Was ist ein Solid State Drive? 2. Aufbau und Funktionsweise 3. Leistungsvergleich 4. Ausblick 5. Quellen Seite 2/19

Mehr

GinLink Interface 1GHz RISC CPU M-RAM High-Speed Feldbus Controller RISC-CPU, 800MHz... 1GHz Bis zu 256 MByte SDRAM

GinLink Interface 1GHz RISC CPU M-RAM High-Speed Feldbus Controller RISC-CPU, 800MHz... 1GHz Bis zu 256 MByte SDRAM GinLink-News Feldbus-Controller GinLink Interface 1GHz RISC CPU M-RAM High-Speed Feldbus Controller RISC-CPU, 800MHz... 1GHz Bis zu 256 MByte SDRAM Technische Daten GIN-SAM3 610736800 Schnittstellen 2

Mehr

RATIOMETRISCHES INTERFACE IC PRINZIPIELLE FUNKTION

RATIOMETRISCHES INTERFACE IC PRINZIPIELLE FUNKTION PINZIPIELLE FUNKTION Verstärkung von differentiellen Sensorsignalen in eine der Versorgungsspannung ratiometrische Ausgangsspannung zwischen 0,5 und,5v V CC = 5V 5% differentielle Eingangsspannung V OUT

Mehr

Aufbau eines IT-Servicekataloges am Fallbeispiel einer Schweizer Bank

Aufbau eines IT-Servicekataloges am Fallbeispiel einer Schweizer Bank SwissICT 2011 am Fallbeispiel einer Schweizer Bank Fritz Kleiner, fritz.kleiner@futureways.ch future ways Agenda Begriffsklärung Funktionen und Aspekte eines IT-Servicekataloges Fallbeispiel eines IT-Servicekataloges

Mehr

CAE in der Cloud. - Vorteile & Probleme - Wolfgang Gentzsch & Burak Yenier ISC @ CeBIT, 19. März 2015

CAE in der Cloud. - Vorteile & Probleme - Wolfgang Gentzsch & Burak Yenier ISC @ CeBIT, 19. März 2015 CAE in der Cloud - Vorteile & Probleme - Wolfgang Gentzsch & Burak Yenier ISC @ CeBIT, 19. März 2015 CAE in der Cloud - Vorteile & Probleme - Wolfgang Gentzsch & Burak Yenier ISC @ CeBIT, 19. März 2015

Mehr

Einführung in Altera Quartus II 11.0

Einführung in Altera Quartus II 11.0 Einführung in Altera Quartus II 11.0 Version 0.1 Verteiler: Name (alphab.) Abteilung Ort Laszlo Arato EMS NTB, Buchs Dr. Urs Graf INF NTB, Buchs Dokumentenverwaltung Dokument-Historie Version Status Datum

Mehr

PCIe, DDR4, VNAND Effizienz beginnt im Server

PCIe, DDR4, VNAND Effizienz beginnt im Server PCIe, DDR4, VNAND Effizienz beginnt im Server Future Thinking 2015 /, Director Marcom + SBD EMEA Legal Disclaimer This presentation is intended to provide information concerning computer and memory industries.

Mehr

Examination Report. Device type: 8x Fieldbus Power Supply 9412/00-310-11, Rev. A module carrier 9419/08F-XX0-01C1, fully fit

Examination Report. Device type: 8x Fieldbus Power Supply 9412/00-310-11, Rev. A module carrier 9419/08F-XX0-01C1, fully fit Prozesstechnik BIS Prozesstechnik GmbH Prüflabor- MSR- und Analysentechnik Industriepark Höchst, D 710 65926 Frankfurt Ronny Becker Tel.: 069/305-4459 Date: 19.07.10 PR10022 English translation Examination

Mehr

Linux auf dem Nios II Softcore Prozessor

Linux auf dem Nios II Softcore Prozessor Linux auf dem Nios II Softcore Prozessor Tobias Klauser Institute of Embedded Systems Zürcher Hochschule für Angewandte Wissenschaften 30. August 2011 Tobias Klauser (InES)

Mehr

Hardware based security for Smart Grids July 2011 Thomas Denner

Hardware based security for Smart Grids July 2011 Thomas Denner Hardware based security for Smart Grids July 2011 Thomas Denner INSIDE General Business Use Thomas Denner Expert Secure Products Inside Secure Konrad-Zuse-Ring 8 81829 München tdenner@insidefr.com 2 Wer

Mehr

Übersicht. 1. Was ist Flash Memory? 2. Wie funktioniert Flash Memory? Einordnung Vorteile, Nachteile. Spezielle Technologie Schreiben Lesen.

Übersicht. 1. Was ist Flash Memory? 2. Wie funktioniert Flash Memory? Einordnung Vorteile, Nachteile. Spezielle Technologie Schreiben Lesen. Übersicht 1. Was ist Flash Memory? Einordnung Vorteile, Nachteile 2. Wie funktioniert Flash Memory? Spezielle Technologie Schreiben Lesen Seite 2 Übersicht 3. Wo wird Flash Memory eingesetzt? Anwendungen

Mehr

E-Line Remote IOs Zentrale oder dezentrale Automation

E-Line Remote IOs Zentrale oder dezentrale Automation -485 mit galvanischer Trennung Datenblatt www.sbc-support.com Datenblatt www.sbc-support.com E-Line Remote IOs ote IOs Zentrale oder dezentrale Automation le Automation auf kleinstem der RaumUnterverteilung

Mehr

Die Vision Landschaft und was sie mit Moore s Gesetz zu tun hat

Die Vision Landschaft und was sie mit Moore s Gesetz zu tun hat Die Vision Landschaft und was sie mit Moore s Gesetz zu tun hat Horst A. Mattfeldt Produkt Manager Matrix Vision GmbH V1.0 10/2010 MATRIX VISION GmbH 1 Inhalt/Content: Vom Vision Sensor über Atom Boxen

Mehr

5000 Meter RF Drahtloser Empfänger (Modell 0020137)

5000 Meter RF Drahtloser Empfänger (Modell 0020137) 5000 Meter RF Drahtloser Empfänger (Modell 0020137) Besonderheit: Drahtlose Steuerung, einfach zu installieren Wasserdichtes Gehäuse und Wasserdichtsteckverbinder. Diese Empfänger kann draußen installiert

Mehr

Grundlagen der Programmierung II BMI Bakk.

Grundlagen der Programmierung II BMI Bakk. BMI Bakk. Teil 2 Rainer Schubert Institut für Biomedizinische Bildanalyse Inhalt Aufbau eines µprozessors Grundbegriffe Allgemein PIC16F690 Ports Programmspeicher Datenspeicher RAM, ROM Spezialregister

Mehr

Hinweis Während des Updates die Spannungsversorgung des Process Monitoring System nicht abschalten!

Hinweis Während des Updates die Spannungsversorgung des Process Monitoring System nicht abschalten! Update Process Monitoring System ACHTUNG Für das Update des Process Monitoring Systems ist die Verwendung einer Industrie-SD-Speicherkarte (Artikel-Nr. W2T806599) mit schnellen Zugriffszeiten erforderlich.

Mehr

PRODUKTKATALOG VOM 1. OKTOBER 2010

PRODUKTKATALOG VOM 1. OKTOBER 2010 PRODUKTKATALOG VOM 1. OKTOBER 2010 Auf dem Online-Portal www.stifter-helfen.de spenden IT-Unternehmen Hard- und Software an gemeinnützige Organisationen. Aktuell stehen rund 180 verschiedene e von vier

Mehr

Fertigungstest von Geräten und

Fertigungstest von Geräten und Fertigungstest von Geräten und Funkmodulen enabled by EnOcean Thomas Rieder PROBARE know.how@probare.biz INHALT EnOcean Technologie Einige Grundlagen Dolphin ASIC Energieautark und zweiwegefähig PRO900/910

Mehr

OC35-Q Messumformer für Quadratur - Signale

OC35-Q Messumformer für Quadratur - Signale OC35-Q_DEM_ 21010 OC35-Q Messumformer für Quadratur - Signale BETRIEBSANLEITUNG ORBIT CONTROLS AG Zürcherstrasse 137 CH-8952 Schlieren/ZH Tel: + 41 44 730 2753 Fax: + 41 44 730 2783 info@orbitcontrols.ch

Mehr

RM 4 Anleitung für PC-Programmierung

RM 4 Anleitung für PC-Programmierung A.u.S. Spielgeräte GmbH A-1210 Wien Scheydgasse 48 Tel. +43-1-271 66 00 Fax. +43-1-271 66 00 75 e-mail: www.aus.at RM 4 Anleitung für PC-Programmierung Inhaltsverzeichnis I ) II ) III ) Packungsinhalt

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur Ein und Ausgabe Übersicht Grundbegriffe Hard Disks und Flash RAM Zugriff auf IO Geräte RAID Systeme SS 2012 Grundlagen der Rechnerarchitektur Ein und Ausgabe 2 Grundbegriffe

Mehr

LWL Transceiver 9 x 1 SIP 650nm

LWL Transceiver 9 x 1 SIP 650nm LWL Transceiver 9 x 1 SIP 650nm Bild/Pic. 1 1 Allgemeine Beschreibung Der 9 x 1 Transceiver ist speziell geeignet für Anwendungen mit dem 1mm Standard- Kunststofflichtwellenleiter. Bestückt mit einer schnellen

Mehr

Quanton Manual (de) Datum: 20.06.2013 URL: http://wiki:8090/pages/viewpage.action?pageid=9928792 )

Quanton Manual (de) Datum: 20.06.2013 URL: http://wiki:8090/pages/viewpage.action?pageid=9928792 ) Datum: 20.06.2013 URL: http://wiki:8090/pages/viewpage.action?pageid=9928792 ) Inhaltsverzeichnis 1 quanton flight control rev. 1 3 1.1 Anschlüsse für Peripheriegeräte 3 1.1.1 Eingänge / Ausgänge 3 1.1.2

Mehr

Implementierung von Industrial Real-Time Ethernet Schnittstellen - universelle Lösung auf Basis der FPGA-Technologie

Implementierung von Industrial Real-Time Ethernet Schnittstellen - universelle Lösung auf Basis der FPGA-Technologie Implementierung von Industrial Real-Time Ethernet Schnittstellen - universelle Lösung auf Basis der FPGA-Technologie Fachartikel von: Christian Schlegel, IXXAT Automation Weingarten Der Markt verlangt

Mehr

Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München

Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (1) Was ist ein Rechner? Maschine, die Probleme für

Mehr

T1-PCM-IND Das Marathon-Meßsystem

T1-PCM-IND Das Marathon-Meßsystem T1-PCM-IND Das Marathon-Meßsystem 1-Kanal Telemetriesystem für Drehmoment- (DMS) oder Temperaturmessungen (PT100) auf rotierenden Antriebswellen Klein, robust und präzise preiswert und leicht zu handhaben

Mehr

Q.brixx station 101 / 101T

Q.brixx station 101 / 101T Die wichtigsten Fakten: Q.brixx Basiseinheit bestehend aus Seitenwangen, Test Controller Q.brixx station und Netzteil, für bis zu 14 Messmodule im gleichen Gehäuse oder bis zu 32 Modulen in Erweiterungsgehäusen

Mehr

Mark Fink @ VHS Augsburg 2015. Einführung in die Mikrocontroller-Programmierung. mark@mark-fink.de

Mark Fink @ VHS Augsburg 2015. Einführung in die Mikrocontroller-Programmierung. mark@mark-fink.de Mark Fink @ VHS Augsburg 2015 mark@mark-fink.de Mark Fink Testautomation & PerformanceEngineering Finance, Telco, Logistic Mark Fink Webmaster Media-Site Open-Source @ Github Robotics Seminar-Ablauf Haftungs-Ausschluss

Mehr

Mini-Controller für den Philips Desktop TV-Tuner FI1216MK2

Mini-Controller für den Philips Desktop TV-Tuner FI1216MK2 Robert Tyrakowski, DK7NT 14.04.98, tuner.doc Mini-Controller für den Philips Desktop TV-Tuner FI1216MK2 Zur Referenzfrequenzerzeugung aus dem ZDF Fernsehbild wird ein TV-Empfänger und eine Impulsabtrennbaugruppe

Mehr

PRODUKTKATALOG VOM 2.AUGUST 2010

PRODUKTKATALOG VOM 2.AUGUST 2010 PRODUKTKATALOG VOM 2.AUGUST 2010 Auf dem Online-Portal www.stifter-helfen.de spenden IT-Unternehmen Hard- und Software an gemeinnützige Organisationen. Aktuell stehen rund 180 verschiedene e von vier namhaften

Mehr

Technische Beschreibung Artikel Nr. MC002

Technische Beschreibung Artikel Nr. MC002 Inhalt 1. Allgemeines...1 2. Blockdiagramm...2 3. Inbetriebnahme...2 4. Technische Daten...2 4.1 AS-Interface...2 4.2 Anschlussbelegung...6 4.3 Mechanische und Umgebungsdaten...6 5. Normen...7 1. Allgemeines

Mehr

Matthias Schorer 14 Mai 2013

Matthias Schorer 14 Mai 2013 Die Cloud ist hier was nun? Matthias Schorer 14 Mai 2013 EuroCloud Deutschland Conference 2013 Matthias Schorer Accelerate Advisory Services Leader, CEMEA 29.05.13 2 29.05.13 3 The 1960s Source: http://www.kaeferblog.com/vw-bus-t2-flower-power-hippie-in-esprit-werbung

Mehr

Datenblatt / Data sheet

Datenblatt / Data sheet Elektrische Kenndaten Eigenschaften / Electrical properties Höchstzulässige Werte / Maximum rated values Periodische Spitzensperrspannung repetitive peak reverse voltages Elektrische Eigenschaften Thermische

Mehr

Entwicklung mit Xilinx-FPGAs

Entwicklung mit Xilinx-FPGAs Entwicklung mit Xilinx-FPGAs FZJ - ZEL - Abteilung für Experimentsysteme und Kommunikationstechnik (Harald Kleines) Motivation Technologie Entwicklungsprozeß DAQ in der Hadronenphysik Projekte im FZJ mit

Mehr

Installationsanleitung PowerSDR-IQ v1.19.3.15 SV1EIA für den Betrieb mit LIMA-SDR

Installationsanleitung PowerSDR-IQ v1.19.3.15 SV1EIA für den Betrieb mit LIMA-SDR Installationsanleitung PowerSDR-IQ v1.19.3.15 SV1EIA für den Betrieb mit LIMA-SDR 02.07.2010 Bernd Wehner DL9WB Talbahnstraße 17 47137 Duisburg dl9wb@darc.de - 1 - 1. Systemvoraussetzungen Damit PowerSDR

Mehr

Embedded OS für ARM Cortex Microcontroller

Embedded OS für ARM Cortex Microcontroller Embedded OS für ARM Cortex Microcontroller RTOS Design, Timinganalyse und Test mit Core Simulation und Hardware Debugger Entscheidende Fragen für oder gegen RTOS Lohnt sich der Einsatz eines RTOS auch

Mehr

Sprachausgabe. Die Steuerung des Interfaces kann, abhängig von der Besückung über I2C, RS232 oder USB erfolgen

Sprachausgabe. Die Steuerung des Interfaces kann, abhängig von der Besückung über I2C, RS232 oder USB erfolgen Sprachausgabe Einleitung Dieses Interface ist bindet das Sprachausgabe Modul MSM2 von ELV in da MYC System ein. Das Interface arbeitet als Slave am I2C Bus oder kann über RS232 /USB gesteuert werden. Dieses

Mehr

Batterie-Identifikations-Modul EL-BIM

Batterie-Identifikations-Modul EL-BIM Bedienungs- und Montageanleitung Batterie-Identifikations-Modul EL-BIM 1.0 Allgemeines Das Batterie-Identifikations-Modul EL-BIM ermöglicht eine eindeutige Zuordnung von Ladevorgang und Batterie in den

Mehr

Adressbeispiele Binär Schalterbild

Adressbeispiele Binär Schalterbild Datenblatt Features Controller kann DMX 512 empfangen oder senden Bis zu 360W Schaltleistung (3x 5A bei 24V) 3 PWM Kanäle Onboard, 7-24V DMX 512 zu WS2801 fähig Bequem programmierbar über Fernbedienung

Mehr

4 Achs-Schrittmotor-Regelung Alpha Übersicht

4 Achs-Schrittmotor-Regelung Alpha Übersicht Alpha Übersicht Seite 1/7 Anschluss-Schema Motion Controller, interpolierte Bewegung von bis zu 4 Achsen gleichzeitig, 3D. Systemkonfiguration und Programmierung mit Windowsbasierender PC-Software (GUI

Mehr

2.2 Rechnerorganisation: Aufbau und Funktionsweise

2.2 Rechnerorganisation: Aufbau und Funktionsweise 2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise

Mehr

A Brief Introduction to Functional Safety

A Brief Introduction to Functional Safety Who Am I? Name: Profession: Department: Field of Work: Background: Research: Email: Uwe Creutzburg Professor at University of Applied Sciences, Stralsund, Germany Electrical Engineering and Computer Science

Mehr

Einbau- und Bedienungsanleitung KEMPER KHS-Kabelset Figur 686 03 004

Einbau- und Bedienungsanleitung KEMPER KHS-Kabelset Figur 686 03 004 Einbau- und Bedienungsanleitung KEMPER KHS-Kabelset Figur 686 03 004 DE EN Anschluss an die Gebäudeleittechnik Die Hygienespülung verfügt über zwei Schnittstellen: Schnittstelle RS485 Digitale Schnittstelle

Mehr

Software-SPS: Software PLC: Vom Industrie-PC fähigen From industrial PCzur to leistungs high-performance Steuerung controller Zur Visualisierung und Bedienung von PCs are used in countless machines and

Mehr

I 2 C. ANALYTICA GmbH

I 2 C. ANALYTICA GmbH HANDBUCH ANAGATE I 2 C ANALYTICA GmbH Vorholzstraße 36 Tel. +49 721 35043-0 email: info@analytica-gmbh.de D-76137 Karlsruhe Fax: +49 721 35043-20 WWW: http://www.analytica-gmbh.de 1 2004-2006, Analytica

Mehr

Neues in Hyper-V Version 2

Neues in Hyper-V Version 2 Michael Korp Technical Evangelist Microsoft Deutschland GmbH http://blogs.technet.com/mkorp Neues in Hyper-V Version 2 - Virtualisieren auf die moderne Art - Windows Server 2008 R2 Hyper-V Robust Basis:

Mehr

AVR-Mikrocontroller in BASCOM programmieren, Teil 3

AVR-Mikrocontroller in BASCOM programmieren, Teil 3 jean-claude.feltes@education.lu 1/8 AVR-Mikrocontroller in BASCOM programmieren, Teil 3 Alle Beispiele in diesem Kapitel beziehen sich auf den Mega8. Andere Controller können unterschiedliche Timer haben.

Mehr

Welches ist die Zustandscodierung mit der schnellsten und/oder kostengünstigsten Lösung?

Welches ist die Zustandscodierung mit der schnellsten und/oder kostengünstigsten Lösung? 6 Zustandscodierung Bisher sind Zustandscodierungen ohne weitere Diskussion van alternativen und deren Auswirkung auf den Entwurf genutzt worden. In einem Automaten mit den vier Zuständen S0, S1, S2, S3,

Mehr