FPGA Field Programmable Gate Array Aktuelle Bausteine und ihre Anwendung von Aeroflex

Größe: px
Ab Seite anzeigen:

Download "FPGA Field Programmable Gate Array Aktuelle Bausteine und ihre Anwendung von Aeroflex"

Transkript

1 FPGA Field Programmable Gate Array Aktuelle Bausteine und ihre Anwendung von Aeroflex Von Kai Schlegel Technische Informatik Prof. Dr.-Ing. U. Schaarschmidt

2 FPGA Field Programmable Gate Array Aktuelle Bausteine und ihre Anwendung von Aeroflex Gibt's nicht mehr! Von Kai Schlegel Technische Informatik Prof. Dr.-Ing. U. Schaarschmidt

3 FPGA Field Programmable Gate Array Aktuelle Bausteine und ihre Anwendung von Cobham Von Kai Schlegel Technische Informatik Prof. Dr.-Ing. U. Schaarschmidt

4 Inhaltsverzeichnis 1. Einleitung 2. Aeroflex/Cobham Geschichte 3. FPGAs 3.1 Allgemeines 3.2 Realisierung einer Kanalverbindung 3.3 Auswirkung von Strahlung 3.4 Antifuse 4. Cobham FPGAs 5. Anwendungsbeispiel

5 1. Einleitung Strahlenresistente FPGAs

6 1. Einleitung Strahlenresistente FPGAs Anwendungen Raumfahrt Luftfahrt

7

8 1. Einleitung Strahlenresistente FPGAs Anwendungen Raumfahrt Luftfahrt Militär

9 1. Einleitung Strahlenresistente FPGAs Anwendungen Raumfahrt Luftfahrt Militär Kernkraftwerke

10 1. Einleitung Strahlenresistente FPGAs Anwendungen Raumfahrt Luftfahrt Militär Kernkraftwerke Medizintechnik

11 2. Aeroflex/Cobham Geschichte Aeroflex 1937 gegründet Hersteller von Halbleitern und Messgeräten Aeroflex Microelectronics Solutions (AMS) Aeroflex Test Solutions (ATS) 2013: $4 Millionen Strafe Missachtung des Arms Export Control Act und der International Traffic in Arms Regulation Zwischen Chip-Exporte nach China 2014: Verkauf an Cobham für $1,46 Milliarde Britisches Rüstungsunternehmen

12 2. Aeroflex/Cobham Geschichte Aeroflex 1937 gegründet Hersteller von Halbleitern und Messgeräten Aeroflex Microelectronics Solutions (AMS) Aeroflex Test Solutions (ATS) 2013: $4 Millionen Strafe Missachtung des Arms Export Control Act und der International Traffic in Arms Regulation Zwischen Chip-Exporte nach China 2014: Verkauf an Cobham für $1,46 Milliarde Britisches Rüstungsunternehmen

13 2. Aeroflex/Cobham Geschichte Aeroflex 1937 gegründet Hersteller von Halbleitern und Messgeräten Aeroflex Microelectronics Solutions (AMS) Aeroflex Test Solutions (ATS) 2013: $4 Millionen Strafe Missachtung des Arms Export Control Act und der International Traffic in Arms Regulation Zwischen Chip-Exporte nach China 2014: Verkauf an Cobham für $1,46 Milliarde Britisches Rüstungsunternehmen

14 2. Aeroflex/Cobham Geschichte Aeroflex 1937 gegründet Hersteller von Halbleitern und Messgeräten Aeroflex Microelectronics Solutions (AMS) Aeroflex Test Solutions (ATS) 2013: $4 Millionen Strafe Missachtung des Arms Export Control Act und der International Traffic in Arms Regulation Zwischen Chip-Exporte nach China 2014: Verkauf an Cobham für $1,46 Milliarde Britisches Rüstungsunternehmen

15

16 3.1 FPGAs - Allgemeines Besteht aus Basiszellen und Kanälen

17 3.1 FPGAs - Allgemeines Programmierung: Basiszellen: Lookup Table Kanäle: Verbindungen herstellen

18 3.2 FPGAs - Realisierung einer Kanalverbindung SRAM-Zelle Flash-Zelle Antifuse

19 3.3 FPGAs Auswirkung von Strahlung Strahlung kann die Funktion von MOSFETs einschränken

20 3.3 FPGAs Auswirkung von Strahlung Strahlung kann die Funktion von MOSFETs einschränken Es entstehen Single Event Effects (SEE)

21 3.3 FPGAs Single Event Effects (1)Single Event Latchup (SEL) Kurzschluss im Halbleiter - kann das Bauteil zerstören (2)Single Event Upset (SEU) Ein Bit kippt ( Bitflip ) - kann durch neuprogrammierung behoben werden (3)Single Event Transient (SET) Kurzzeitige Schwankung in einem Signalpegel

22 3.4 FPGAs Antifuse

23 3.4 FPGAs Antifuse Inverse Sicherungen Beim Programmierung wird eine Isolationsschicht durchbrannt und eine niederohmige Verbindung hergestellt Vorteil gegenüber der Fuse-Technik:

24 3.4 FPGAs Antifuse Inverse Sicherungen Beim Programmierung wird eine Isolationsschicht durchbrannt und eine niederohmige Verbindung hergestellt Vorteil gegenüber der Fuse-Technik: Beim Programmiervorgang müssen nur wenige Verbindungen herstellt werden

25 3.4 FPGAs Antifuse Vorteile gegenüber SRAM und Flash Keine MOSFETs notwendig Strahlenresistent Schnelle Programmierung Nachteil

26 3.4 FPGAs Antifuse Vorteile gegenüber SRAM und Flash Keine MOSFETs notwendig Strahlenresistent Schnelle Programmierung Nachteil One-Time-Programmable (OTP)

27 3.4 FPGAs Antifuse Kombinatorische (K-)Zellen für Boolsche Logik Register (R-)Zellen für Register

28 4. Cobham FPGAs RadTol Eclipse FPGA UT6325

29 4. Cobham FPGAs RadTol Eclipse FPGA UT6325 Total Ionizing Dose (TID)

30 4. Cobham FPGAs RadTol Eclipse FPGA UT6325 Linear Energy Transfer Threshold (LETTH)

31 4. Cobham FPGAs RadTol Eclipse FPGA UT6325 Saturated Cross Section

32 4. Cobham FPGAs RadTol Eclipse FPGA UT6325 Latch-Up Immune bei >100 MeV cm²/mg

33 4. Cobham FPGAs RadTol Eclipse FPGA UT6325 Konkurrenz-Produkte von Xilinx oder Microsemi haben bessere Spezifikationen Auf FPGA spezialisierte Hersteller Der Cobham FPGA ist nur ein kleiner Teil ihrer RadTol Produktpalette

34 5. Anwendungsbeispiel

35 5. Anwendungsbeispiel Flying Laptop des Instituts für Raumfahrtsysteme der Universität Stuttgart Von entwickelt und gebaut 14. Juli 2017 erfolgreicher Start von Kasachstan aus Enthält zusätzlich zum FPGA auch einen Prozessor, Speicher und Clocks der Firma Cobham

36 Fragen?

37 Danke!

38 Quellen Cobham: RadTol Eclipse FPGA Products, unter: (letzter Abruf am ) Shiffman, J. / Wilson, D. (2013) How China's weapon snatchers penetrate American defenses. Reuters Investigates. Unter: (letzter Abruf am ) Ehlert A. (o.d.) Technologie Überblick Flash & Antifuse vs. SRAM. Actel. Unter: (letzter Abruf am ) Wikipedia, Stichwort Single Event Effect. Unter: (letzter Abruf am ) Wikipedia, Stichwort Aeroflex. Unter: (letzter Abruf am ) Wikipedia, Stichwort Cobham plc. Unter: (letzter Abruf am ) Institut für Raumfahrtsysteme. Flying Laptop Projekt. Unter: (letzter Abruf am ) Mahesh, Raghu, Naveen, Mrudula, Shailaja, Ganesh Sanjeev (2014) Transconductance and Transfer characteristics of 8 MeV Electron Irradiated Dual N-channel MOSFETs. International Journal of Emerging Technology and Advanced Engineering Volume 4 Issue 9. PCMag Encyclopedia, Stichtwort Antifuse. Unter: (letzter Abruf am )

GRISU. Statusbericht SEE Messungen vom Februar und April Strahltest. Sven Löchner. EE-Gruppenmeeting. 19. Mai 2008, Darmstadt.

GRISU. Statusbericht SEE Messungen vom Februar und April Strahltest. Sven Löchner. EE-Gruppenmeeting. 19. Mai 2008, Darmstadt. GRISU Statusbericht SEE Messungen vom Februar und April Strahltest GSI Darmstadt Statusbericht zur Untersuchung von Single Event Effects (SEE) im UMC 0.18 µm Prozess, hier speziell: Single Event Upset

Mehr

FPGA vs. Mikrocontroller. Agenda

FPGA vs. Mikrocontroller. Agenda FPGA vs. Mikrocontroller Name: Jan Becker Matrikelnummer: 546508 Agenda - Kurzvorstellung eines FPGAs - Komponenten eines FPGAs - Programmierung eines FPGAs - Kurzvorstellung eines Mikrocontrollers - Komponenten

Mehr

GRISU, Messungen und Ergebnisse

GRISU, Messungen und Ergebnisse GRISU, Messungen und Ergebnisse Statusbericht GSI Darmstadt Erinnerung... EE-Gruppenvortrag am 23.4.2007: GRISU-Projekt zur Untersuchung von: Single Event Effects (SEE) (speziell Single Event Upset (SEU)

Mehr

FPGA. Field Programmable Gate Array

FPGA. Field Programmable Gate Array FPGA Field Programmable Gate Array FPGA Was ist das? Das FPGA ist ein relativ neuer, programmierbarer Baustein, der zum Aufbau digitaler, logischer Schaltungen dient. Aufbau Ein FPGA besteht aus einzelnen

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

FPGA Systementwurf. Rosbeh Etemadi. Paderborn University. 29. Mai 2007

FPGA Systementwurf. Rosbeh Etemadi. Paderborn University. 29. Mai 2007 Paderborn Center for Parallel l Computing Paderborn University 29. Mai 2007 Übersicht 1. FPGAs 2. Entwicklungssprache VHDL 3. Matlab/Simulink 4. Entwicklungssprache Handel-C 5. Fazit Übersicht FPGAs 1.

Mehr

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare

Mehr

Technologie Überblick Flash & Antifuse vs. SRAM. André Ehlert

Technologie Überblick Flash & Antifuse vs. SRAM. André Ehlert Technologie Überblick Flash & Antifuse vs. SRAM André Ehlert Agenda > Abgrenzungsmerkmale Firm Error Kopierschutz Leistungsaufnahme Systemkosten Zusammenfassung FPGA Allgemeiner Aufbau und Funktion FPGA

Mehr

Lehrstuhlseminar: Anwendung von FPGA in der Automatisierungstechnik. Sven Schönfeld Dresden, 04. Januar 2017

Lehrstuhlseminar: Anwendung von FPGA in der Automatisierungstechnik. Sven Schönfeld Dresden, 04. Januar 2017 Lehrstuhlseminar: Anwendung von FPGA in der Automatisierungstechnik Sven Schönfeld Dresden, 04. Januar 2017 Inhalt 1. Inhalt 2. FPGA 3. Industrielle- und Prozessautomatisierung 4. Industrierobotik 5. Mobile

Mehr

ASIC Application-Specific Integrated Circuit

ASIC Application-Specific Integrated Circuit ASIC Application-Specific Integrated Circuit Technische Informatik Henning Rob Sonntag, 21. Januar 2018 Agenda Einführung Schaltungsentwurf Arten von ASICs 21.01.2018 ASIC - Henning Rob 2 Agenda Einführung

Mehr

Statusbericht GRISU. Sven Löchner. EE-Gruppenmeeting

Statusbericht GRISU. Sven Löchner. EE-Gruppenmeeting Statusbericht GRISU Sven Löchner EE-Gruppenmeeting GSI Darmstadt 9. Februar 2009 Experiment-Elektronik weitere Vorträge Verweis auf weitere GRISU Vorträge: IT/EE-Palaver (20.1.09): Untersuchung von Strahlungseffekten

Mehr

Zwischenbericht zum Projekt FPGA-Entwurfssystem

Zwischenbericht zum Projekt FPGA-Entwurfssystem Zwischenbericht zum Projekt FPGA-Entwurfssystem Test und Integration von Synthese- und Layoutwerkzeugen für den FPGA-Entwurf Steffen, M.; Herrmann, P.; Möhrke, U.; Spruth, W.G. Universität Leipzig Augustusplatz

Mehr

. EMC Folie: 1 Prof. Dr.-Ing. Alfred Rozek Berlin. SoC. Rapid Prototyping VoIP

. EMC Folie: 1 Prof. Dr.-Ing. Alfred Rozek Berlin. SoC. Rapid Prototyping VoIP -Berlin EMC45 732002 Folie: 1 Prof Dr-Ing Alfred Rozek Berlin Schöne neue Welt (Brave New World; Aldous Huxley) -Berlin ebusiness ecommerce emobile mcommerce edesign Bluetooth SoC GSM GPRS UMTS Time-To-Market

Mehr

Umgebung für automatisierte Tests von Dateisystemen auf NAND-Flash

Umgebung für automatisierte Tests von Dateisystemen auf NAND-Flash Umgebung für automatisierte Tests von Dateisystemen auf NAND-Flash Pascal Pieper 18. November 2016 ppieper@tzi.de 1 / 43 Inhaltsübersicht 1 Einleitung 2 Grundlagen 3 Dateisysteme 4 Simulationsumgebung

Mehr

Digital Design 5 Rechnergestützte Schaltungsentwicklung

Digital Design 5 Rechnergestützte Schaltungsentwicklung 5 Rechnergestützte Schaltungsentwicklung 5.1 Technologische Trends Richard Roth / FB Informatik und Mathematik Rechnergestützte Schaltungsentwicklung 1 Richard Roth / FB Informatik und Mathematik Rechnergestützte

Mehr

Untersuchung von Strahlungseffekten in anwendungsspezifischen integrierten Schaltungen (ASIC) Sven Löchner

Untersuchung von Strahlungseffekten in anwendungsspezifischen integrierten Schaltungen (ASIC) Sven Löchner Untersuchung von Strahlungseffekten in anwendungsspezifischen integrierten Schaltungen (ASIC) Sven Löchner IT/EE Palaver GSI Darmstadt 20. Januar 2009 Experiment-Elektronik Agenda Anwendungsspezifische

Mehr

FPGA Field Programmable Gate Array im Unterschied zu anderen PLD-Architekturen.

FPGA Field Programmable Gate Array im Unterschied zu anderen PLD-Architekturen. FPGA Field Programmable Gate Array im Unterschied zu anderen PLD-Architekturen. Kasdaghli Ameni Inhalt. Die Klassifizierung von ASIC 2. Simple Programmable Logic Device SPLD 3. Complex Programmable Logic

Mehr

Entwurf von digitalen Schaltungen und Systemen mit HDLsundFPGAs

Entwurf von digitalen Schaltungen und Systemen mit HDLsundFPGAs Entwurf von digitalen Schaltungen und Systemen mit HDLsundFPGAs Einführung mit VHDL und SystemC von Prof. Dr.-Ing. Frank Kesel und Dr. Rüben Bartholomä 2., korrigierte Auflage Oldenbourg Verlag München

Mehr

Software ubiquitärer Systeme

Software ubiquitärer Systeme Software ubiquitärer Systeme Übung 2: Speicherarchitekturen in Mikrocontrollern und AOStuBS Christoph Borchert Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund http://ess.cs.uni-dortmund.de/~chb/

Mehr

Übersicht aktueller heterogener FPGA-SOCs

Übersicht aktueller heterogener FPGA-SOCs Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Übersicht aktueller heterogener FPGA-SOCs Vortrag zum Lehrstuhlseminar Tilo Zschau tilo.zschau@mailbox.tu-dresden.de

Mehr

F Programmierbare Logikbausteine

F Programmierbare Logikbausteine 1 Einordnung Ebene 6 Problemorientierte Sprache Ebene 5 Assemblersprache F Programmierbare Logikbausteine Ebene 4 Ebene 3 Ebene 2 Ebene 1 Betriebssystem ISA (Instruction Set Architecture) Mikroarchitektur

Mehr

Anwenderprogrammierbare

Anwenderprogrammierbare 4. Einteilung der Programmiertechnologien Programmable logic device (PLD) Field programmable gate array (FPGA) Zusammenfassende Bewertung S. A. Huss / Folie 4-1 Einteilung der Programmiertechnologien Programmierung

Mehr

Hardware Programmierbare Logik

Hardware Programmierbare Logik Hardware Programmierbare Logik Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2010/2011 Hardware Programmierbare Logik 1/23

Mehr

Inhalt. 1. Mikrocontroller 2. FPGA 3. Vergleich 4. Hybride Systeme 5. Zusammenfassung 6. Quellenverzeichnis 12.01.2016

Inhalt. 1. Mikrocontroller 2. FPGA 3. Vergleich 4. Hybride Systeme 5. Zusammenfassung 6. Quellenverzeichnis 12.01.2016 Vergleich FPGA und Mikrocontroller Laura Hilleke Technische Informatik 07.01.2016 07.01.2016 Vergleich FPGA und Mikrocontroller 2 1 Aufbau Funktionsweise Programmierung 07.01.2016 Vergleich FPGA und Mikrocontroller

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

Zieltechnologien. Welcher ASIC-Typ passt zu meinem Design? A. Steininger / TU Wien 1

Zieltechnologien. Welcher ASIC-Typ passt zu meinem Design? A. Steininger / TU Wien 1 Zieltechnologien Welcher ASIC-Typ passt zu meinem Design? A. Steininger / TU Wien 1 Überblick Terminologie ASIC-Typen und ihre Charakteristika Programmable Logic Devices: Prinzipien Programmierbare Logikzellen

Mehr

Programmierbare Logikbauelemente

Programmierbare Logikbauelemente Programmierbare Logikbauelemente Architekturen und Anwendungen von Axel Sikora mit 148 Bildern und 31 Tabellen HANSER Grundlagen 13 1.1 Einführung 13 1.2 Grundlagen digitaler Schaltungen 15 1.2.1 Grandlagen

Mehr

F Programmierbare Logikbausteine

F Programmierbare Logikbausteine 1 Einordnung Ebene 6 Problemorientierte Sprache Ebene 5 Assemblersprache F Programmierbare Logikbausteine Ebene 4 Ebene 3 Ebene 2 Ebene 1 Betriebssystem ISA (Instruction Set Architecture) Mikroarchitektur

Mehr

Echtzeitbildverarbeitung mit FPGAs. Feith Sensor to Image GmbH, Schongau Matthias Schaffland

Echtzeitbildverarbeitung mit FPGAs. Feith Sensor to Image GmbH, Schongau Matthias Schaffland Echtzeitbildverarbeitung mit FPGAs Feith Sensor to Image GmbH, Schongau Matthias Schaffland Feith Sensor to Image GmbH Gegründet 1989 als Bildverarbeitungs- Spezialist für kundenspezifische Komponenten

Mehr

Rechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15

Rechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15 Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 14/15 Prof. Dr Jian-Jia Chen Dr. Lars Hildebrand Fakultät für Informatik Technische Universität Dortmund lars.hildebrand@tu-.de http://ls1-www.cs.tu-.de Übersicht

Mehr

Rechnerstrukturen, Teil 1

Rechnerstrukturen, Teil 1 Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 18/19 Prof. Dr. Jian- Jia Chen Fakultät für Informatik Technische Universität Dortmund jian- jia.chen@cs.uni-.de http://ls12- www.cs.tu-.de Übersicht 1. Organisatorisches

Mehr

Emulation und Rapid Prototyping. Hw-Sw-Co-Design

Emulation und Rapid Prototyping. Hw-Sw-Co-Design Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture

Mehr

Emulation und Rapid Prototyping

Emulation und Rapid Prototyping Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture

Mehr

Reduzierung der Zykluszeiten von Pincheck- und Hochspannungsprüfungen für Automotive-Steckverbinder unter Verwendung modularer NI-FPGA-Technologie

Reduzierung der Zykluszeiten von Pincheck- und Hochspannungsprüfungen für Automotive-Steckverbinder unter Verwendung modularer NI-FPGA-Technologie Reduzierung der Zykluszeiten von Pincheck- und Hochspannungsprüfungen für Automotive-Steckverbinder unter Verwendung modularer NI-FPGA-Technologie Herbert Pichlik Tobias Postler Matthias Thüringer hpichlik@papp-gruppe.de

Mehr

Technische Grundlagen der Informatik

Technische Grundlagen der Informatik Technische Grundlagen der Informatik WS 2008/2009 16. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Inhalt Wiederholung: Gleitkommadarstellung Konstruktion Normalisierte /

Mehr

Zieltechnologien. Welcher ASIC-Typ passt zu meinem Design? A. Steininger / TU Wien

Zieltechnologien. Welcher ASIC-Typ passt zu meinem Design? A. Steininger / TU Wien Zieltechnologien Welcher ASIC-Typ passt zu meinem Design? 1 Überblick Terminologie ASIC-Typen und ihre Charakteristika Programmable Logic Devices: Prinzipien Programmierbare Logikzellen Programmierbare

Mehr

Übung Hardwareentwurf

Übung Hardwareentwurf Übung Hardwareentwurf Übung vom. Mai 25 Stefan Reichör HWE- 25- Slides7.tex (7. Mai 25) Überblick Finite Machines Moore FSM Mealy FSM Implementierung von FSMs in VHDL Xilinx Synthesetool Xilinx LUTs Übung

Mehr

Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten

Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten E. Zenker 9. November 2011 1 / 28 Gliederung 1. Field Programmable Gate Array - FPGA 2. Satisfiability Testing

Mehr

EEPROM Lesen/Schreiben über SPI-Bus

EEPROM Lesen/Schreiben über SPI-Bus EEPROM Lesen/Schreiben über SPI-Bus Experiment EEPROMtest 6 A.Schultze / DK4AQ 15.06.2013 Was ist ein EEPROM? EEPROM = Electrical Erasable Programmable Read Only Memory Ein EEPROM kann elektrisch geschrieben

Mehr

CPU, GPU und FPGA. CPU, GPU und FPGA Maximilian Bandle, Bianca Forkel 21. November 2017

CPU, GPU und FPGA. CPU, GPU und FPGA Maximilian Bandle, Bianca Forkel 21. November 2017 CPU, GPU und FPGA, Bianca Forkel 21. November 2017 CPU, GPU und FPGA Inhalt CPU: Central Processing Unit GPU: Graphical Processing Unit FPGA: Field Programmable Gate Array 2 CPU Central Processing Unit

Mehr

SOC - System on a Chip

SOC - System on a Chip SOC - System on a Chip Was ist das und wofür sind sie gut? HS Düsseldorf Technische Informatik Prof. Dr.-Ing. Ulrich Schaarschmidt Maximilian Roitzheim Matrikelnummer: 639071 Wintersemester 17/18 Inhaltsverzeichnis

Mehr

5 Zusammengesetzte und reguläre Schaltungsstrukturen

5 Zusammengesetzte und reguläre Schaltungsstrukturen 5 Zusammengesetzte und reguläre Schaltungsstrukturen regelmäßig aufgebaute (reguläre) Schaltungsstrukturen implementieren jeweils eine größere Zahl an Gatterfunktionen wichtigste Vertreter: Speicher, programmierbare

Mehr

Rechnerorganisation 5. Vorlesung

Rechnerorganisation 5. Vorlesung Rechnerorganisation 5. Vorlesung Mathematische Grundlagen (1) Boolesche Algebren: BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen

Mehr

Architekturen, Werkzeuge und Laufzeitumgebungen für eingebettete Systeme

Architekturen, Werkzeuge und Laufzeitumgebungen für eingebettete Systeme Farbverlauf Architekturen, Werkzeuge und Laufzeitumgebungen für eingebettete Systeme Embedded Systems Christian Hochberger Professur Mikrorechner Fakultät Informatik Technische Universität Dresden Nötiges

Mehr

ASIC. Application-Specific Integrated Circuit. Technische Informatik K. Slotala

ASIC. Application-Specific Integrated Circuit. Technische Informatik K. Slotala ASIC Application-Specific Integrated Circuit Technische Informatik K. Slotala Was ist ASIC? Anwendungsspezifische Schaltung, die fest im Schaltkreis integriert ist An die Anforderungen der Anwender angepasst

Mehr

Session: 7 Rekonfigurierbare Co-Prozessoren für intelligente Gebäudesteuerungen (helectronics GmbH) 06. Juli 2016 Bielefeld.

Session: 7 Rekonfigurierbare Co-Prozessoren für intelligente Gebäudesteuerungen (helectronics GmbH) 06. Juli 2016 Bielefeld. Session: 7 Rekonfigurierbare Co-Prozessoren für intelligente Gebäudesteuerungen (helectronics GmbH) 06. Juli 2016 Bielefeld www.its-owl.de Agenda Abschlusspräsentation itsowl-tt-recopigs Einführung Zielsetzung

Mehr

FPGA. Übersicht der Aktuellen Bausteine. Inhaltsverzeichnis. 1. Einführung 1.1 Was ist ein FGPA?

FPGA. Übersicht der Aktuellen Bausteine. Inhaltsverzeichnis. 1. Einführung 1.1 Was ist ein FGPA? FPGA Übersicht der Aktuellen Bausteine Von Markus Stanczyk Inhaltsverzeichnis 1. Einführung 1.1 Was ist ein FGPA? 2. Aufbau eines FPGA 2.1 Logikblöcke 2.2 Verbindungsarchitektur 3. Marktüberblick 3.1 Allgemein

Mehr

D. Programmierbare Logik

D. Programmierbare Logik D. Programmierbare Logik Bisher: - wenige Schaltkreise pro Chip, - feste Verdrahtung. Nun: - Generischer Schaltkreis, - Löschen & programmieren, - Umfangreiche Funktionalität, - Einstellbare Logikfunktionen,

Mehr

Ein Vortrag von Kamal Laghmari im Fach: Technische Informatik

Ein Vortrag von Kamal Laghmari im Fach: Technische Informatik Vortrag über FPAA`s Ein Vortrag von im Fach: Technische Informatik Inhalt o Einführung in FPAA`s o Funktionsweise o Architektur o Switched Capacity (SC) o Entwicklungsmethoden o Anwendungsgebiete oausblick

Mehr

Messung der Auswirkungen von ionisierender Strahlung auf CMOS Schaltungen

Messung der Auswirkungen von ionisierender Strahlung auf CMOS Schaltungen Messung der Auswirkungen von ionisierender Strahlung auf CMOS Schaltungen Michael Hofbauer, Projekt Assistent, TU Wien Kurt Schweiger, Projekt Assistent, TU Wien Prof. Horst Dietrich, TU Wien Prof. Horst

Mehr

Configurable Embedded Systems

Configurable Embedded Systems Configurable Embedded Systems Prof. Dr. Sven-Hendrik Voß Wintersemester 2017 Technische Informatik (Master), Semester 2 Termin 3, 23.10.2017 Seite 2 Zynq Design Flow Configurable Embedded Systems Wintersemester

Mehr

Zuverlässiges Detector Control System Board (DCSB) für das ALICE Experiment, CERN

Zuverlässiges Detector Control System Board (DCSB) für das ALICE Experiment, CERN 1 / 28 Zuverlässiges Detector Control System Board (DCSB) für das ALICE Experiment, CERN R. Erdmann, G. Hartung, T. Krawutschke 14. April 2010 2 / 28 Struktur Überblick Hardware / Software Redundanz Zuverlässigkeit

Mehr

Fachbereich Medienproduktion

Fachbereich Medienproduktion Fachbereich Medienproduktion Herzlich willkommen zur Vorlesung im Studienfach: Grundlagen der Informatik Themenübersicht Rechnertechnik und IT Sicherheit Grundlagen der Rechnertechnik Prozessorarchitekturen

Mehr

ABLEITUNG ZUSÄTZLICHER STEUERGRÖSSEN FÜR DIE STRAHLFORMUNG IN EINEM LASER-SCANNER IM ECHTZEITBETRIEB

ABLEITUNG ZUSÄTZLICHER STEUERGRÖSSEN FÜR DIE STRAHLFORMUNG IN EINEM LASER-SCANNER IM ECHTZEITBETRIEB Fakultät Informatik, Institut für Technische Informatik ABLEITUNG ZUSÄTZLICHER STEUERGRÖSSEN FÜR DIE STRAHLFORMUNG IN EINEM LASER-SCANNER IM ECHTZEITBETRIEB Studienarbeit Patrick Schöps Dresden, 09.02.2017

Mehr

COOL HASHING MIT FPGAS. Robert Bachran

COOL HASHING MIT FPGAS. Robert Bachran COOL HASHING MIT FPGAS Robert Bachran Dresden, 16.1.2012 Einführung Grundlagen Kriterien für gute Hashverfahren Grundlagen FPGAs Hashverfahren auf FPGAs Skein auf FPGA Evolutionäre Hashverfahren Energiesparendes

Mehr

13 Programmierbare Speicher- und Logikbausteine

13 Programmierbare Speicher- und Logikbausteine 13 Programmierbare Speicher- und Logikbausteine Speicherung einer Tabelle (Programm) Read Only Memory (ROM) Festwertspeicher Nichtflüchtig Nichtlöschbar: ROM PROM bzw. OTP-ROM Anwender programmierbares

Mehr

Modellierung und Codegenerierung von SOC-Beschleunigermodulen am Beispiel eines Kalman-Filters

Modellierung und Codegenerierung von SOC-Beschleunigermodulen am Beispiel eines Kalman-Filters Modellierung und Codegenerierung von SOC-Beschleunigermodulen am Beispiel eines Kalman-Filters Erik Andresen 26.11.2010 1 / 21 Inhalt Inhalt 2 / 21 Hardware - FPGA FPGA als System on Chip SOC Roadmap Beschleunigung

Mehr

Semestralklausur Einführung in Computer Microsystems

Semestralklausur Einführung in Computer Microsystems Semestralklausur Einführung in Computer Microsystems 07. Juli 2008 Dr.-Ing. Wolfgang Heenes Name (Nachname, Vorname) Matrikelnummer Unterschrift Prüfung Bitte ankreuzen Anzahl abgegebene Zusatzblätter:

Mehr

F. Technologische Grundlagen

F. Technologische Grundlagen F. Technologische Grundlagen F.1. Einordnung Bisher: - wenige Schaltkreise pro Chip, - feste Verdrahtung. Nun: - Generischer Schaltkreis, - Löschen & programmieren, - Umfangreiche Funktionalität, - Einstellbare

Mehr

HS Technische Informatik

HS Technische Informatik Technische Universität Dresden Fakultät Informatik Institut Technische Informatik HS Technische Informatik Architektur eines dynamisch rekonfigurierbaren Rechnersystems Johannes.Goerner@mailbox.tu-dresden.de

Mehr

Prozessorarchitektur SS2017 Rahmenbedingungen zum Praktikum

Prozessorarchitektur SS2017 Rahmenbedingungen zum Praktikum Prozessorarchitektur SS2017 Rahmenbedingungen zum Praktikum Vater, Frank Frohberg, Max 26.04.2017 Agenda 1 Rahmenbedingungen für das Praktikum 2 Überblick Designprozess 3 Einführung in VHDL 4 Bearbeitung

Mehr

Halbleiterphysik und Anwendungen Vorlesungsplanung Teil 10: Speicherbauelemente Prof. Dr. Sven Ingebrandt

Halbleiterphysik und Anwendungen Vorlesungsplanung Teil 10: Speicherbauelemente Prof. Dr. Sven Ingebrandt Halbleiterphysik und Anwendungen Teil 10: Speicherbauelemente Prof. Dr. Sven Ingebrandt Fachhochschule Kaiserslautern - Standort Zweibrücken www.hs-kl.de Vorlesungsplanung Grün: Termine, die ausfallen

Mehr

Subranging-Analog/Digital-Wandler mit tiefem Leistungsverbrauch für System-on-Chip-Lösungen in Sensor-Anwendungen

Subranging-Analog/Digital-Wandler mit tiefem Leistungsverbrauch für System-on-Chip-Lösungen in Sensor-Anwendungen Subranging-Analog/Digital-Wandler mit tiefem Leistungsverbrauch für System-on-Chip-Lösungen in Sensor-Anwendungen IMES Institut für Mikroelektronik und Embedded-Systems Roman Willi Inhalt - Einleitung

Mehr

Konzepte siliziumbasierter MOS-Bauelemente

Konzepte siliziumbasierter MOS-Bauelemente Jörg Schulze Konzepte siliziumbasierter MOS-Bauelemente Mit 458 Abbildungen und 29 Tabellen 4Q Springer Inhaltsverzeichnis Einleitung 1 E. 1 International Electron Devices Meeting (IEDM, USA) 5 E.2 International

Mehr

2.2 Register-Transfer-Synthese

2.2 Register-Transfer-Synthese 2.2 Register-Transfer-Synthese Register-Transfer-Synthese Überblick digitale Synthese Register-Transfer- Synthese Makrozellgeneratoren Beispiel Addierer Beispiel Speicher Synthese endlicher Automaten Zustandskodierung

Mehr

Markus Krause Informationssystemtechnik - Fakultät Informatik Energiesparmaßnahmen in Sub-100nm ICs

Markus Krause Informationssystemtechnik - Fakultät Informatik Energiesparmaßnahmen in Sub-100nm ICs Markus Krause Informationssystemtechnik - Fakultät Informatik Energiesparmaßnahmen in Sub-100nm ICs VLSI-EDA-Lehrstuhl Seminarvortrag von Markus Krause am 06.06.2012 Gliederung 1. Gründe für das Senken

Mehr

PG 533: CoaCh. Car on a Chip. Olaf Spinczyk, Michael Engel, Jochen Streicher, Horst Schirmeier Arbeitsgruppe Eingebettete Systemsoftware

PG 533: CoaCh. Car on a Chip. Olaf Spinczyk, Michael Engel, Jochen Streicher, Horst Schirmeier Arbeitsgruppe Eingebettete Systemsoftware PG 533: CoaCh Car on a Chip Olaf Spinczyk, Michael Engel, Jochen Streicher, Horst Schirmeier Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund Vorname.Nachname@tu-dortmund.de

Mehr

Nichtflüchtige SRAM Speicher eine innovative Lösung für verlustleistungsarme autonome Sensorsysteme. Andreas Scade

Nichtflüchtige SRAM Speicher eine innovative Lösung für verlustleistungsarme autonome Sensorsysteme. Andreas Scade Nichtflüchtige SRAM Speicher eine innovative Lösung für verlustleistungsarme autonome Sensorsysteme Andreas Scade Inhalt 1. Was ist ein nvsram 2. Unterschied nvsram / Flash / EEPROM 3. nvsram Programmierung

Mehr

FPGAs (Field Programable Arrays) Informationstechnik für Luft- und Raumfahrt Aerospace Information Technology

FPGAs (Field Programable Arrays) Informationstechnik für Luft- und Raumfahrt Aerospace Information Technology FPGAs (Field Programable Arrays) FPGA Field Programmable: can be programmed in the field after manufacture Gate Array, ASIC (Application Specific IC (IC = Integrted Circuit) ) an approach to the design

Mehr

Messsysteme für den SwissFEL

Messsysteme für den SwissFEL Messsysteme für den SwissFEL Signalauswertung mit Xilinx Virtex-5 FPGAs Embedded Computing Conference 2011 Christa Zimmerli Masterstudentin MSE Wissenschaftliche Assistentin christa.zimmerli@fhnw.ch Institut

Mehr

Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski

Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski 05.03.205 05.03.205 Was ist ChipVORX? 05.03.205 3 Typische Testaufgaben

Mehr

Einleitung_. FPAAs Field Programmable Analog Arrays. (1) Was sind FPAAs? (2) Wie funktionieren FPAAs? (3) Stand der Technik heute?

Einleitung_. FPAAs Field Programmable Analog Arrays. (1) Was sind FPAAs? (2) Wie funktionieren FPAAs? (3) Stand der Technik heute? FPAAs Field Programmable Analog Arrays Ein Vortrag von Noah Smeets im Fach: Technische Informatik Montag, 29. Januar 2018 Einleitung_ (1) Was sind FPAAs? (2) Wie funktionieren FPAAs? (3) Stand der Technik

Mehr

Programmierbare Logik mit GAL und CPLD. Einführung in die Schaltungsentwicklung mit Logikbausteinen in ISP-Technologie von Christian Ellwein

Programmierbare Logik mit GAL und CPLD. Einführung in die Schaltungsentwicklung mit Logikbausteinen in ISP-Technologie von Christian Ellwein Programmierbare Logik mit GAL und CPLD Einführung in die Schaltungsentwicklung mit Logikbausteinen in ISP-Technologie von Christian Ellwein R.Oldenbourg Verlag München Wien 999 Inhaltsverzeichnis Vorwort..2.2..2.2.2.3.3.4

Mehr

EyeCheck Smart Cameras

EyeCheck Smart Cameras EyeCheck Smart Cameras 2 3 EyeCheck 9xx & 1xxx Serie Technische Daten Speicher: DDR RAM 128 MB FLASH 128 MB Schnittstellen: Ethernet (LAN) RS422, RS232 (nicht EC900, EC910, EC1000, EC1010) EtherNet / IP

Mehr

Eingebettete Systeme Modellierung und Zielarchitekturen

Eingebettete Systeme Modellierung und Zielarchitekturen Eingebettete Systeme Modellierung und Zielarchitekturen Vorlesungsbegleitende Unterlagen WS 2003/2004 Klaus Waldschmidt Teil 9 Field Programmable Gate Arrays - FPGA Literatur: 1. M. Wannemacher, Das FPGA-Kochbuch,

Mehr

Chip-Express lizenziert synthetisierbaren ARM-Core für neues IP-Entwicklungsprogramm Seite 2 von 5

Chip-Express lizenziert synthetisierbaren ARM-Core für neues IP-Entwicklungsprogramm Seite 2 von 5 Inhalt: Kategorie: Zielmärkte: Format: Chip-Express lizenziert synthetisierbaren ARM-Core für neues IP-Entwicklungsprogramm Lizenzmeldung Chip Entwickler, Systementwickler 5.357 Zeichen, auf Wunsch als

Mehr

FPGA-Based Architecture for Pattern Recognition

FPGA-Based Architecture for Pattern Recognition Institut für Technik der Informationsverarbeitung FPGA-Based Architecture for Pattern Recognition Institut für Prozessdatenverarbeitung und Elektronik - IPE, KIT University of the State of Baden-Wuerttemberg

Mehr

Technische Grundlagen der Informatik

Technische Grundlagen der Informatik Technische Grundlagen der Informatik WS 2008/2009 17. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Wiederholung ROM Inhalt Realisierung digitaler Systeme Endliche Automaten

Mehr

Programmierbare Logik

Programmierbare Logik Programmierbare Logik Programmierung Input PLD Programmable Logic Device Output Liers - PEG-Vorlesung WS2000/2001 - Institut für Informatik - FU Berlin 1 /X X Grundgedanke Input Matrix Logikverknüpfung

Mehr

Lösung 2.1 PROM - Dual-zu-Siebensegmentdecoder

Lösung 2.1 PROM - Dual-zu-Siebensegmentdecoder Lösung 2. PROM - Dual-zu-Siebensegmentdecoder Die Ziffern bzw. Buchstaben sollen auf der Siebensegmentanzeige gemäß der Abbildung dargestellt werden: 0 2 3 4 5 6 7 8 9 0 2 3 4 5 Die Ansteuerung der Leuchtsegmente

Mehr

Elektrizitätslehre und Elektronik. Halbleiterspeicher

Elektrizitätslehre und Elektronik. Halbleiterspeicher 1/5 Halbleiterspeicher Ein Halbleiterspeicher ist ein Datenspeicher, der aus einem Halbleiter besteht, in dem mittels der Halbleitertechnologie integrierte Schaltkreise realisiert werden. Die Daten werden

Mehr

Technische Informatik (Master)

Technische Informatik (Master) Technische Informatik (Master) Themen am 23.11.17: Vorführung käufliche Paddle-Morsetaste; Mikrocontroller mit FPGA-Anteil Ulrich Schaarschmidt FH Düsseldorf, WS 2017/18 Literatur- und WEB-Hinweise https://www.elektormagazine.de/news/xmegaeserie-kleineavrcontroller-von-atmel

Mehr

Einführung Microcontroller

Einführung Microcontroller 18. Januar 2011 Inhaltsverzeichnis 1 Einleitung 2 3 4 5 Was ist eigentlich ein Microcontroller? Microcontroller - Was ist das? Microcontroller enthalten: integrierte und gleichzeitig programmierbare Schaltungen,

Mehr

Digitaltechnik II SS 2007

Digitaltechnik II SS 2007 Digitaltechnik II SS 27 9. Vorlesung Klaus Kasper Inhalt Realisierung digitaler Systeme Nutzung isplever Automaten Moore-Automat Mealy-Automat Beispiel Übung Massenspeicher Digitaltechnik 2 2 Realisierung

Mehr

*DE A *

*DE A * (19) *DE102015103640A120160915* (10) DE 10 2015 103 640 A1 2016.09.15 (12) Offenlegungsschrift (21) Aktenzeichen: 10 2015 103 640.1 (22) Anmeldetag: 12.03.2015 (43) Offenlegungstag: 15.09.2016 (71) Anmelder:

Mehr

Self-aware Memory: Hardware-Prototyp eines Prozessorknotens

Self-aware Memory: Hardware-Prototyp eines Prozessorknotens Self-aware Memory: Hardware-Prototyp eines Prozessorknotens Robert Schelkle Universität Karlsruhe (TH) Institut für Technische Informatik (ITEC) Lehrstuhl für Rechnerarchitektur 24. März 2009 Robert Schelkle

Mehr

GRISU Projekt. Sven Löchner. EE-Gruppenmeeting

GRISU Projekt. Sven Löchner. EE-Gruppenmeeting GRISU Projekt Sven Löchner GSI Darmstadt EE-Gruppenmeeting 6. Juni 2011 Experiment Electronics Agenda GRISU Project ASIC Single Event Effects Testing site Microprobe Testing site Total Ionising Dose Testing

Mehr

Speicherarten eines Mikrokontrollers

Speicherarten eines Mikrokontrollers Speicherarten eines Mikrokontrollers Simon Hermann 4. Juni 2015 Speicherarten eines Mikrokontrollers Gliederung Klassifizierung von Halbleiterspeichern EEPROM 1. Aufbau 2. Read/Write Prozess 3. Arten der

Mehr

SPKC. Inhalte der Vorlesung. Signalprozessoren und Kommunikationscontroller. Prof. Dr.-Ing. Peter Schulz. Signalprozessoren

SPKC. Inhalte der Vorlesung. Signalprozessoren und Kommunikationscontroller. Prof. Dr.-Ing. Peter Schulz. Signalprozessoren Signalprozessoren und Kommunikationscontroller für den Schwerpunkt Telekommunikationstechnik: für alle anderen Schwerpunkte: Pflichtfach Wahlpflichtfach Inhalte der Vorlesung Signalprozessoren Systemarchitekturen

Mehr

Großintegrationstechnik

Großintegrationstechnik Großintegrationstechnik TeiM: Vom Transistor zur Grundschaltung von Prof. Dr.-Ing. Karl Goser Hüthig Buch Verlag Heidelberg INHALTSVERZEICHNIS u:? -- t 0. Einführung l 0.1 Die Mikroelektronik als Basisinnovation

Mehr

1. Übung Zuverlässigkeit

1. Übung Zuverlässigkeit Grundlagen der Automatisierungstechnik (Automatisierungstechnik ). Übung Zuverlässigkeit Übersicht Lehrstuhl für Automatisierungstechnik und Energiesysteme Prof. Dr.-Ing. Georg Frey, M.Sc. Universität

Mehr

Verteidigung der Bachelorarbeit, Willi Mentzel

Verteidigung der Bachelorarbeit, Willi Mentzel Verteidigung der Bachelorarbeit, Willi Mentzel Motivation U.S. Energy Consumption Breakdown 3x Durchschnittliche Leistungsaufnahme 114 Millionen kw Hohes Optimierungspotential 2 Ziele für Energieoptimierung

Mehr

Mehrkanaliges synchrones PXI-CAN- und Analog-I/O-Testsysten

Mehrkanaliges synchrones PXI-CAN- und Analog-I/O-Testsysten Mehrkanaliges synchrones PXI-CAN- und Analog-I/O-Testsysten Peter Schwarz/Andreas Gemünd A.M.S. Software GmbH/Johnson Controls SAFT GmbH ps@amssoft.de/andreas.gemuend@jci.com Agenda Vorstellung Anforderung

Mehr

Industrial USB3.0 Miniature Camera with color and monochrome sensor

Industrial USB3.0 Miniature Camera with color and monochrome sensor Welcome to the presentation Industrial USB3.0 Miniature Camera with color and monochrome sensor & Data rates of modern image sensors S. 1/12 Vortrag_Spectronet_USB3.0_Datenverarbeitung_ENGLISCH_Vorlage_für_pdf_v1_MH20032014

Mehr

FPGA - aktuelle Bausteine und ihre Anwendungen von Altera

FPGA - aktuelle Bausteine und ihre Anwendungen von Altera FPGA - aktuelle Bausteine und ihre Anwendungen von Altera T E C H N I S C H E I N F O R M A T I K P R Ä S E N T A T I O N 1 8. 0 1. 2 0 1 8 B E R N H A R D S A N G M A T R I K E L N U M M E R : 6 4 0 3

Mehr

SYSTEM-ON-CHIP mit Zynq FPGA

SYSTEM-ON-CHIP mit Zynq FPGA NTB Interstaatliche Hochschule für Technik Buchs FHO Fachhochschule Ostschweiz 2-TÄGIGER WORKSHOP SYSTEM-ON-CHIP mit Zynq FPGA «Von der Custom-Hardware über AXI bis zum ARM Prozessor» Donnerstag und Freitag

Mehr

Partitionierung von rechenintensiven Aufgaben zwischen FPGA und CPUs

Partitionierung von rechenintensiven Aufgaben zwischen FPGA und CPUs Partitionierung von rechenintensiven Aufgaben zwischen FPGA und CPUs Embedded Computing Conference 2017 Tobias Welti, Dr. M. Rosenthal High Performance Embedded Platforms ZHAW Institute of Embedded Systems

Mehr