Prüfungsklausur Computersysteme Teil Computersysteme I WS 2010/ Prof. Dr. J. Keller LG Parallelität und VLSI

Transkript

1 Prüfungsklausur Computersysteme Teil Computersysteme I WS 2010/ Lösungsvorschläge Prof. Dr. J. Keller LG Parallelität und VLSI

2 1 Aufgabe 1 (9 Punkte): a) Gegeben ist das folgende Karnaugh-Diagramm einer Schaltfunktion f in vier Variablen. Bestimmen Sie die Wertetabelle. (3 P.) X 1 X X X 3 X 1 X 2 X 3 X 4 f(x 1 X 2 X 3 X 4 )

3 2 b) Gegeben ist das folgende Karnaugh-Diagramm einer Schaltfunktion g in vier Variablen. X 1 X X X 3 Kreuzen Sie bitte an, welche der folgenden Terme Primterme der Schaltfunktion g darstellen. (3 P.) X 1 X 1 X 2 X 1 X3 X4 X 3 X 4 X 3 X4 X 3 X 4

4 3 c) Gegeben ist die folgende Primtermtabelle, wobei alle Primterme P 1 bis P 4 gleiche Kosten haben sollen. Minterme Primterme M1 M2 M3 M4 M5 P1 X X P2 X X P3 X X P4 X X Bitte kreuzen Sie an, welche der folgenden Aussagen zutreffen. (3 P.) Primterm P3 ist kein Kernimplikant. Primterm P2 dominiert Primterm P1. Das Minimalpolynom besteht nur aus zwei Primtermen. Primterm P4 ist ein Kernimplikant. Primterm P2 ist ein Kernimplikant. Primterm P2 ist der einzige Kernimplikant.

5 4 Lösung: a) Die Wertetabelle der Schaltfunktion f lautet: X 1 X 2 X 3 X 4 f(x 1 X 2 X 3 X 4 ) b) Der zweite und der fünfte Term sind Primterme der Schaltfunktion g im Karnaugh- Diagramms. c) Die erste, vierte und fünfte Aussage treffen zu.

6 5 Aufgabe 2 (7 Punkte): a) Rechnen Sie jeweils aus (4 P.): [1101] 2 = = bin 6 (21) = twoc( 1) = mit 8 Stellen b) Welche Zahl wird durch die folgende Gleitkommadarstellung nach IEEE754 (einfache Genauigkeit) dargestellt? (1 P.) (s, c, a) = (0, 1 } 0.{{.. 0}, 1 } 0.{{.. 0} ) 7 22 c) Bitte kreuzen Sie an, welche der folgenden Aussagen zutreffen. (2 P.) a 4 a 3 a 2 a 1 a 0 = a 4 a a 2 a 1 a 0 a 4 a 3 a 2 a 1 a 0 = a 4 a 3 a a 2 a 1 a 0 a 4 a 3 a 2 a 1 a 0 = a 4 a 4 a 3 a 2 a 1 a 0 a 4 a 3 a 2 a 1 a 0 = 0a 4 a 3 a 2 a 1 a 0 Lösung: a) [1101] 2 = = = = 14 bin 6 (21) = twoc 8 ( 1) = b) Es gilt s = 0, c = 128, 1.a = 1, 5. Die dargestellte Zahl ist ( 1) , 5 = 3. c) Die erste und vierte Aussage treffen zu.

7 6 Aufgabe 3 (6 Punkte): a) Erstellen Sie die Wertetabelle für einen 2-Bit Decoder. (3 P.) s 1 s 0 a 3 a 2 a 1 a b) Erstellen Sie die Wertetabelle für einen Volladdierer. (3 P.) a b c c s Lösung: a) Die Wertetabelle lautet s 1 s 0 a 3 a 2 a 1 a b) Die Wertetabelle lautet a b c c s

8 7 Aufgabe 4 (6 Punkte): Gegeben sei der folgende Mealy-Automat mit jeweils einem Eingabe und einem Ausgabesignal. Erstellen Sie einen äquivalenten Moore-Automaten nach dem im Kurstext (Abschnitt 3.4.2) beschriebenen Verfahren. Lösung: Der äquivalente Moore-Automat ergibt sich durch Verdoppelung des Zustands 2.

9 8 Aufgabe 5 (8 Punkte): Gegeben ist ein Schaltwerk mit JK-Flipflops (x: Eingabe, y: Ausgabe, Zustand in z 1 z 0 gespeichert) gemäß folgender Abbildung. Stellen Sie Zustandstabelle des Schaltwerks auf. Hinweis: Bestimmen Sie zunächst als Gleichungen, wie J 1, K 1, J 0, K 0, y von x, z 1, z 0 und ihren Inversen abhängen. x 1 & & >_ 1 >_ 1 >_ 1 z 1 z 1 1J C1 1K J 1 z 1 + K 1 z 0 + y z 0 z 0 1J C1 1K C J 0 K 0

10 9 Lösung: Die Gleichungen lauten J 0 = x z 1 K 0 = z 1 J 1 = x z 0 K 1 = z 0 y = (z 1 z 0 ) (z 1 z 0 ) Damit ergibt sich die Zustandstabelle wie folgt: z 1 z 0 x K 1 J 1 K 0 J 0 z 1 + z 0 + y

11 10 Aufgabe 6 (4 Punkte): Gegeben sei ein einfacher Computer wie in Kurseinheit 4 des Kurstextes beschrieben. Die Nutzung des Stack erfolgt über einen Befehl PUSH A, wobei A ein Register ist und der Befehl wie folgt implementiert wird: SP SP - 1 M[SP] A Welche der folgenden Realisierungen des Befehls POP A passt zu obiger Realisierung des Befehls PUSH A? Hinweise: Bei allen Befehlen wird auch der Programmzähler erhöht, obwohl dies der Übersichtlichkeit halber nirgends angegeben ist. Es können mehrere Realisierungen korrekt sein. A M[SP] SP SP - 1 A M[SP] SP SP + 1 SP SP + 1 A M[SP] SP SP + 1 A M[SP - 1] Lösung: Die zweite und vierte angegebene Realisierung des POP passen zum PUSH-Befehl.

12 11 Aufgabe 7 (10 Punkte): a) Gegeben sei das folgende ASM-Diagramm eines komplexen Schaltwerks, wobei die Eingabe aus den beiden Signalen X und Start besteht, es Register für Zahlen A, B, und Y und für die Bit- Variablen K und Fertig gibt, und die Ausgabe aus dem Wert des Registers Y besteht, wenn Fertig den Wert 1 hat.

13 12 Vervollständigen Sie das zugehörige Operationswerk. (5 P.) Lösung:

14 13 b) Durch ein komplexes Schaltwerk soll die N-te Fibonacci-Zahl berechnet werden. Die Fibonacci- Zahlen bilden eine Folge f 0, f 1, f 2,..., wobei gilt: f 0 = 0, f 1 = 1, f i = f i 1 + f i 2 für i = 2, 3, 4,.... Vervollständigen Sie graue Felder und fehlende Kanten im nachfolgend abgebildeten ASM-Diagramm mit Startzustand Z0, bei dem die Eingabe aus einer natürliche Zahl N 2 sowie einem Steuersignal Start besteht, Variablen Y, A, K und Fertig benutzt werden, und die Ausgabe, d.h. die Zahl f N, im Wert der Variablen Y besteht, wenn Fertig den Wert 1 hat. (5 P.) Lösung:

15 Prüfungsklausur Computersysteme Teil Computersysteme II WS 2010/ Lösungsvorschläge Dr. H. Bähring/Prof. Dr. W. Schiffmann LG Rechnerarchitektur

16 Aufgabe 8: Verständnisfragen (8 Punkte) Geben Sie für die folgenden Aussagen an, ob sie richtig oder falsch sind. (je 1P.) a) Die Begriffe Prozessorarchitektur und Mikroarchitektur werden meist synonym verwendet. richtig falsch X b) Unter dem Begriff virtuelle Speicherverwaltung versteht man die Umsetzung von logischen in physikalischen Adressen. X c) Als Chipsatz eines PCs umfasst alle auf dem Motherboard vorhandenen integrierten Schaltungen (ICs), insbesondere auch den Prozessor und die Speicherbausteine. X Ergänzen Sie die folgenden Aussagen: d) Geben Sie an, was man bei der Befehlszuteilung in einem Superskalarprozessor unter den folgenden Begriffen versteht: (2 P.) vertikaler Verlust: In einem Prozessortakt kann kein Befehl zugeordnet werden, sodass alle Befehlsfächer frei bleiben. horizontaler Verlust: In einem Prozessortakt bleiben nicht alle, sondern nur einige Befehlsfächer frei, da keine entsprechenden Befehle zugeordnet werden können. e) Ein RISC-Prozessor unterscheidet sich von einem CISC-Prozessor insbesondere durch die beiden folgenden Eigenschaften: (1 P.) 1. (relativ) kleiner Befehlssatz mit wenigen Adressierungsarten 2. großer Registersatz mit 32-bit-Registern f) Unter dem Begriff Lokalitätsprinzip versteht man die Eigenschaft typischer Programme, mit großer Wahrscheinlichkeit auf die zuletzt benutzten Befehle und Daten wiederholt und bevorzugt zuzugreifen. (2 P.) Dabei unterscheidet man zwischen der zeitlichen und der räumlichen Lokalität.

17 Byte 31 Aufgabe 9: Cache (12 Punkte) Ein 32-bit-Prozessor mit 32-bit-Adressbus besitze einen 4-fach satzassoziativen Cache mit einer Daten-Kapazität von 1 MByte. Die Blocklänge betrage 32 Bytes. Jeder Cache-Eintrag enthalte im Tag-Speicher die für das MESI-Kohärenzprotokoll benötigten Auswahl-/Gültigkeitsbits. (Zu allen folgenden Teilaufgaben ist die Herleitung bzw. eine Begründung erforderlich!) a) Kennzeichnen Sie im folgenden Rahmen durch senkrechte Striche die unterscheidbaren Bitfelder in der Adresse eines Speicherzugriffs und bezeichnen Sie sie! (3 P.) Bit Bez.: Tag ($14D4) Index ($1998) Byteauswahl ($16=22) b) Geben Sie die Kapazität K DTC der Datenspeicher jedes Teil-Caches ( Weg, Way) an! (5 P.) K DTC : 1 MByte / 4 = 2 20 / 4 Byte = 2 18 Byte = 256 kbyte Geben Sie die Anzahl B der Blöcke pro Teil-Cache an! B TC : 256 kbyte / 32 Bytes pro Block = 2 18 / 2 5 Blöcke = 2 13 Blöcke = 8192 Blöcke Geben Sie die Organisation O DTC der Datenspeicher jedes Teil-Caches an! O DTC : Bytes, d.h Einträge mit je 32 Bytes Geben Sie die Organisation O TTC der Tag-Speicher jedes Teil-Caches an! O TTC : Bits = Bytes (14 Tag-Bits + 2 MESI-Bits pro Eintrag) Wie groß ist die für den vollständigen Cache benötigte Speicherkapazität K TGC für die Tag- Speicher. K TGC : Bytes = Bytes = 2 16 Bytes = 64 kbytes = Bytes c) Im oben stehenden Bitrahmen ist eine Speicheradresse A in binärer Form vorgegebenen. In den Einträgen der vier Tag-Speicher, die durch den durch A bestimmten Index selektiert werden, seien die Tags $105D, $14D4, $23F4, $05FD gespeichert. Geben Sie an, ob durch die Adresse A ein Cache-Hit oder ein Cache-Miss verursacht wird und geben Sie ggf. falls, welcher der aufgeführten Tags einen Hit verursacht! (2 P.) Hit: ja /nein Tag: $14D4 (s. oben stehende Skizze) d) Durch einen 32-bit-Lesezugriff auf den Cache mit der o.g. Speicheradresse A werde ein Hit erzeugt. Der selektierte Block B habe den folgenden Inhalt (in hexadezimaler Form): (2 P.) Little End Big End AB 01 4E DC 54 AB BB 7F BD F1 10 7E BD 43 FE CCFD 88 AB CDF9 CC Geben Sie an, welcher Wert in das Zielregister R geladen wird, wenn die Daten im Big-Endian- Format im Speicher abgelegt sind. R: $BB Begründung: Die Byteauswahl ist $16 = 22. Das selektierte 32-bit-Wort umfasst also die (Unter-) Adressen im Block. Dort steht im Big-Endian-Format die Zahl $BB

18 Aufgabe 10: Assemblerprogrammierung (8 Punkte) Gegeben sei ein Computersystem mit einem 32-Bit Prozessor, der mit einem Byte-organisierten Hauptspeicher verbunden ist. Der Prozessor kann Bytes, Halbwörter (2 Bytes) und Wörter (4 Bytes) adressieren. Der Zugriff auf Halbwörter und Wörter kann nur ausgerichtet (aligned) erfolgen und zwar Modulo 2 bei Halbwörtern und Modulo 4 bei Wörtern. Beim Zugriff auf den Hauptspeicher werden die Bytes nach der Little-Endian -Reihenfolge angeordnet. Der Speicherinhalt entspricht stets dem letzten Byte der Adresse. So enthält z.b. die Adresse $1000F0 das Byte $F0. Der Prozessor verfügt über 16 Register, wobei das Register R0 konstant 0 ist und das Register R15 den Programmzähler enthält. a) Geben Sie den Inhalt des Registers R1 an, nachdem folgendes Programm ausgeführt wurde: (1 P.) MOVE R1,R0 // Kopiere Inhalt von R0 nach R1 ADD R3,R0,$0A // Addiere zum Inhalt von R0 den Wert $0A und schreibe das Ergebnis in R3 LW R1,0(R3) // Lade ein Wort registerindirekt mit R3 und Offset 0 in R1 Register R1: 0D 0C 0B 0A b) Was ergibt sich, wenn der letzte LW-Befehl durch die drei folgenden Befehle ersetzt wird? (1 P.) LH R1,0(R3) ADD R3,R0,$03 LB R1,0(R3) Register R1: // Lade ein Halbwort registerindirekt mit R3 und Offset 0 in R1 // Lade ein Byte registerindirekt mit R3 und Offset 0 in R B 0D c) Es soll ein Befehlszähler-relativer Sprung (J) ausgeführt werden, der an der Adresse $ steht: (2 P.) $ : J $1C Wir müssen lediglich $1A im Hexadezimalsystem addieren und erhalten so den neuen Programmzähler: d) Der in Teilaufgabe c) benutzte Befehlszähler-relative Sprungbefehl soll so verändert werden, dass ein Rücksprung zur Adresse $ C erfolgt. Bestimmen Sie den entsprechenden Offset, wenn dieser wie bei einem DLX-Prozessor als 26-Bit Zweierkomplement-Zahl dargestellt wird. (4 P.) Erst bilden wir die Differenz zwischen beiden Adressen. Da der Programmzähler automatisch um 4

19 erhöht wird, müssen wir diesen Wert noch zur Befehlsadresse addieren: $ $ C = $0000 0CE0-4 = $0000 0CE0 Die so bestimmte Hexadezimalzahl muss nun in eine 26-Bit Zweierkomplement-Darstellung überführt werden. Hierzu werden die 6 führenden Nullbits der Binärdarstellung gestrichen, die restlichen 26-Bit invertiert und dazu 1 addiert Bitweise invertieren und 1 addieren ergibt: = Daraus ergibt sich die siebenstellige Hexadezimal-Darstellung des Offsets: 3 F F F 3 2 0

20 Aufgabe 11: Pipelineabhängigkeiten analysieren (8 Punkte) Gegeben sei folgendes DLX-Programm: S1: DIV R2,R5,R8 ; R2:=R5:R8 S2: SUB R9,R2,R7 ; R9:=R2-R7 S3: XOR R5,R14,R6 ; R5:=R14 XOR R6 S4: MUL R11,R9,R5 ; R11:=R9*R5 S5: BEQZ R10,S1 ; Verzweige nach S1, falls R10=0 S6: OR R8,R15,R2 ; R8:=R15 v R2 Geben Sie alle Befehlspaare an, zwischen denen einer der folgenden Pipelinekonflikte besteht: (je 2 P.) a) Lese-nach-Schreibe-Abhängigkeit (RAW) b) Schreibe-nach-Lese-Abhängigkeit (WAR) c) Schreibe-nach-Schreibe-Abhängigkeit (WAW) d) Steuerfluss- Abhängigkeit Siehe Übungsaufgabe 9 vom Studientag.

21 Aufgabe 12: Sprungvorhersage Zustandsfolge bei 2-Bit Prädiktoren (8 Punkte) Gegeben sei das folgende DLX-Programm (R0 enthält stets den Wert 0). Betrachten Sie jeweils vier Durchläufe: 1 INIT : LOAD R1,#0 ; R1:=0 2 LOAD R2,#2 ; R2:=2 3 START : CMP R1,R0 ; R1=0? 4 BRNZ L1 ; if ( R1 R0 ) goto L1 5 LOAD R1,#1 ; R1:=1 6 L1 : CMP R1,R2 ; R1=R2? 7 BRNZ L2 ; if ( R1 R2 ) goto L2 8 LOAD R1,#0 ; R1:=0 9 BRA START ; goto START 10 L2 : LOAD R1,#2 ; R1:=2 11 BRA START ; goto START a) Erstellen Sie eine Tabelle der Sprungverläufe, die beim Ablauf dieses Programms auftreten. Sprungverläufe: (3 P.) Durchlauf BRNZ L1 BRNZ L2 BRA START BRA START 1 NT T T 2 T NT T 3 NT T T 4 T NT T c) Für die beiden bedingten Sprünge soll jeweils ein Zwei-Bit-Prädiktor mit Sättigungszähler, der im Zustand Weakly Not Taken (WNT) initialisiert ist, mit Hilfe der beigefügten Tabelle analysiert werden. Markieren Sie dabei die falschen Vorhersagen! Wie viele falsche Vorhersagen gibt es? (5 P.) Durchlauf BRNZ L1 BRNZ L2 Vorhersage Sprung neue Vorhersage Vorhersage Sprung neue Vorhersage 1 WNT NT SNT WNT T WT 2 SNT T WNT WT NT WNT 3 WNT NT SNT WNT T WT 4 SNT T WNT WT NT WNT Sechs Vorhersagen sind fehlerhaft.

22 Aufgabe 13: Amdahl's Gesetz (6 Punkte) Das Gesetz von Amdahl dient zur Bestimmung der durch die Parallelverarbeitung erreichte Beschleunigung, die als Speedup S bezeichnet wird. Es gilt: S= T s T p = 1 f + (1 f )/ p a) Welche Bedeutung haben die in dieser Gleichung auftretenden Größen (je 1 P.) T s =... T p =... f =... p=... b) Bei der Analyse einer parallelen Implementierung wurde festgestellt, dass der Speedup trotz einer deutlich größeren Prozessorzahl auf 8 begrenzt bleibt. Was folgt daraus für die Größe f nach dem Gesetz von Amdahl? (2 P.) a) Lösung T s = Sequentielle Laufzeit T p = Parallele Laufzeit f = Sequentieller (nicht parallelisierbarer) Anteil des Programms p= Zahl der parallelen Prozessoren b) f = 1/8 = 0,125, d.h. der sequentielle Anteil des Programms beträgt 12,5 %.