15. FED Konferenz Bremen. 14. September Claudia Mallok / Arnold Wiemers. Das Projekt. Die Leiterplatte 2010

Transkript

1 15. FED Konferenz Bremen 14. September 2007 Claudia Mallok Arnold Wiemers Das Projekt Die Leiterplatte

2 1. Anforderungen an Baugruppen Geschwindigkeit und Integration Die zunehmende Leistung der integrierten Bauteile verändert die Anforderungen an das physikalische Umfeld der Leiterplatte. Bei Übertragungsfrequenzen > 1 GHz, bei Pulsanstiegszeiten < 3 ns und bei Datenraten > 1 GBit müssen elektronische Baugruppen als High-Speed- Schaltungen/Baugruppen eingestuft werden. Für die Konstruktion von Leiterplatten müssen heute strategische und funktionale Aspekte beachtet werden. 2

3 1.2 High-Speed-Baugruppen Einsatzbereiche für High-Speed-Baugruppen Hohe Datentransferraten (> 4GBit/s) Bildbearbeitung Digitales Fernsehen / HDTV Hochfrequente Ereignisse (> 15 GHz) LVDS Sensortechnik Fahrerassistenzsysteme Abstandsradar Differential Microstrip Anwendungen finden sich in allen Technologiebereichen : Medizintechnik, Luft- & Raumfahrt, Maschinenbau, Sicherheitstechnik, Automotive, Steuer- und Regeltechnik, Unterhaltungselektronik, Film und Fernsehen, Transportwesen, Kommunikationstechnik, Hausbau 3

4 1.3 Strategische Optionen Physikalische Anforderungen Impedanz SingleEnded Impedanzen Differentielle Impedanzen EMV Abschirmung / Kantenkontaktierung Kapazitive Powerplanes Breitbandentkopplung Entwärmung Signalintegrität Funktionsstabilität Si gn ali nt eg rit ät Kantenkontaktierung Entwärmung ML-System 4

5 2. Das Projekt Die Leiterplatte 2010 Die Idee Die LP2010 steht als Synonym für die Applikationsplattform Meltemi der Fa. Unit^el aus Graz. In der ELEKTRONIKPRAXIS wurden 14 Kapitel über die gesamte Entwicklung dieser Baugruppe vom Layout bis zum EMV-Test veröffentlicht. Die Autoren haben Entscheidungshilfen gegeben und Alternativen beschrieben, die bei einer so komplexen Herausforderung eine erfolgversprechende Lösung für eine stabile Board-Hardware darstellen. Es ist die Idee entstanden, die LP2010 als praxisbezogenes Gemeinschaftsprojekt über einen längeren Zeitraum mit mehreren Partnern weiterzuführen. 5

6 2.1 Das Projekt Die Leiterplatte 2010 Vorgaben aus dem Umfeld 1 Die Konstruktion einer komplexen elektronischen Baugruppe ist eine große Herausforderung für jeden Entwickler, der am CAD-System die Fortschritte in der Entwicklung der Bauteiltechnologie und die Möglichkeiten der Leiterplattenproduktion in der Layoutgestaltung zusammenführen muß. 2 Die Diskussionen rund um Die Leiterplatte 2010 zeigen, daß die Vorstellungen über die Konstruktion einer komplexen Baugruppe sehr unterschiedlich sind. 3 Die Layouter/innen unterschätzen oft, daß die fachliche Kompetenz im Vorfeld einer Entwicklungsarbeit fundiert sein muß. Schon die Planung für eine neue Schaltung muß auf einer intensiven Bauteilrecherche aufsetzen. 6

7 2.2 Das Projekt Die Leiterplatte 2010 Vorgaben aus dem Umfeld 4 Das Projekt soll auch prüfen, ob die Anforderungen an die Fähigkeiten einer CAD-Software zu niedrig angesetzt werden. Die volle Leistung eines CAD-Programms ist oft in der Basisversion nicht verfügbar. 5 Es ergibt sich ein Handlungsbedarf für die Leiterplattenhersteller. Der Stand der aktuellen Leiterplattentechnik ist anscheinend weitestgehend unbekannt. Etliche Optionen für die strategische Verbesserung der Eigenschaften von Baugruppen werden nicht genutzt. 6 Die Baugruppenproduktion hat sich in den letzten Jahren stark weiterentwickelt und diversifiziert. Die notwendigen Vorgaben an ein Layout bleiben jedoch oft unbeachtet. Hier kann und muß die Öffentlichkeitsarbeit verstärkt werden. 7

8 2.3 Das Projekt Die Leiterplatte 2010 Vorgaben aus dem Umfeld 7 Die möglichen Chancen einer autodidaktischen Schulung auf CAD-Systeme, Leiterplattentechnik und Baugruppenproduktion werden überbewertet. Die Aufgabenstellung ist heute so komplex, daß eine sach- und fachgerechte Anwendung ohne professionelle Unterstützung und Förderung kaum noch umsetzbar ist. 8 Die Weiterbildung auf der Ebene der Fachunternehmen sowie auf der Ebene fachorientierter Dienstleister wird in den nächsten Jahren an Bedeutung gewinnen. 8

9 2.4 Das Projekt Die Leiterplatte 2010 Die Aufgabe Die Projektteilnehmer sind der Überzeugung, daß nur die gemeinsame, partnerschaftliche Herangehensweise an ein progressives Projekt die erhofften Erfolge verspricht. Die Aufgabe ist : Mehrere Partner entwickeln das CAD-Layout für die LP2010 parallel auf ihren Tools nach. Während der Laufzeit der CAD-Entwicklung wird die Vorgehensweise in Projekttagebüchern protokolliert und dokumentiert. Es wird eine der wichtigen Aufgabenstellungen sein, zu beschreiben, welche Kompetenz seitens eines/einer Layouters/in erforderlich ist, um eine solche CAD-Konstruktion umzusetzen. 9

10 2.5 Das Projekt Die Leiterplatte 2010 Die Mitglieder der Projektgruppe LP2010 Unit^el Graz Herr Gerhard Eigelsreiter ELEKTRONIKPRAXIS Vogel Industrie Medien Würzburg Frau Claudia Mallok FED Berlin Herr Dr. Hartmut Poschmann DesConTec GmbH München-Grafing Herr Ronald Weber Herr Martin Wrchotka ILFA GmbH Hannover Frau Jennifer Vincenz Herr Arnold Wiemers Beratung, Projektkompetenz Veröffentlichung, Seminare Projektleitung, Print-Medien Diskussionsforum im Internet Webcast, Abschlußpräsentation Beratung, Forum FED-Konferenz CAD-Layout Leiterplattenkonstruktion CAD-Layout, Leiterplattentechnologie Assistenz zur Projektleitung 10

11 2.6 Das Projekt Die Leiterplatte 2010 Die Mitglieder der Projektgruppe LP2010 Taube Electronic GmbH CAD-Layout Berlin Beratung Herr Rainer Taube Leiterplattenkonstruktion Frau Lange Bestückung der Baugruppen Herr Paape IDS Schwalbach a. Ts. Herr Thomas Fend CAD-Layout Leiterplattenkonstruktion Leiterplatten Akademie LeiterplattenAkademie Berlin Frau Kathrin Fechner Veröffentlichungen, PR Seminare, Marketing ILFA Akademie Hannover Frau Katja Nordhausen Veröffentlichungen, Marketing Tutorials 11

12 2.7 Das Projekt Die Leiterplatte 2010 Einige Mitglieder der Projektgruppe LP2010 Jennifer Vincenz Roland Krammer Gerhard Eigelsreiter Gerd Prillwitz Ronald Weber Rainer Taube Thomas Fend 12

13 2.8 Das Projekt Die Leiterplatte 2010 Veröffentlichung der Zwischenergebnisse Das Projekt läuft im ersten Abschnitt effektiv über zirka 8 Monate. Die Projektfortschritte werden kontinuierlich in der Fachzeitschrift ELEKTRONIKPRAXIS und in einem eigenen Fachportal im Internet veröffentlicht. Der Dialog mit den Lesern/Nutzern der Internetangebote der ELEKTRONIKPRAXIS und/oder der beteiligten Projektpartner ist erwünscht. Über das begleitende offene Forum im Internet können Randaspekte des Projektes einbezogen werden, sodaß eine umfassende und komplette Betrachtung der Aufgabenstellung stattfinden kann. Für das Projekt gibt es die eigene Domain : Die Teilergebnisse dieses Gemeinschaftsprojektes werden während der Projektlaufzeit von der ELEKTRONIKPRAXIS Online und in den Print-Ausgaben redaktionell begleitet. 13

14 2.9 Das Projekt Die Leiterplatte 2010 Termine 2007 Juli Startgespräch der Projektteilnehmer 2007 Juli/August Beginn der Layoutarbeiten bei den Projektpartnern für das CAD-Layout 2007 September Abschlußgespräch. Layoutarbeiten der Projektteilnehmer 2007 September Vorstellung des ersten Projektabschnittes zur FED-Konferenz in Bremen 2007 November Produktion der Leiterplatten (Fa. ILFA) 2007 Dezember Baugruppenbestückung (Fa. Taube) 2008 Februar EMV-Prüfung der Baugruppen (TGM, Wien) 2008 März/April Öffentliche Präsentation der Ergebnisse - VCC / ELEKTRONIKPRAXIS, Würzburg 14

15 2.10 Das Projekt Die Leiterplatte 2010 Kosten des Projektes Jeder Projektteilnehmer kommt nach Möglichkeit selbst für seine Kosten auf. Ist das nicht möglich, dann muß eine Finanzierung in der Projektgruppe besprochen werden. Voraussichtlich werden 8 bis 12 Baugruppen-Varianten hergestellt. Die ILFA Akademie und die "LeiterplattenAkademie GmbH" kommen für Satz- und Druckkosten, für Mailings und Referenten-Honorare selbst auf. Die Fa. ILFA GmbH stellt die Leiterplatten zur Verfügung inklusive erforderlicher Materialbeistellung und produziert zu eigenen Lasten. Die Bestückung der Leiterplatten übernimmt die Fa. Taube Electronic GmbH in Berlin zu eigenen Lasten. Für die Beschaffung der elektronischen Bauteile bestehen Absprachen mit Unternehmen aus der Bauteil-Distribution. Für den EMV-Test im TGM in Wien kommt die Projektleitung auf. 15

16 2.11 Das Projekt Die Leiterplatte 2010 Unterstützung Die Projektpartner erhalten externe Unterstützung : Projektpartner Externes Unternehmen Ansprechpartner ILFA Fa. tecnotron Herr Schulte TAUBE Polar Instruments Herr Reischer DesConTec Fa. FlowCAD Herr Müller Fa. Zitzmann Herr Hartmann Fa. Ansoft Herr Prillwitz IDS Mentor Graphics Herr Menzel HS Gießen / privat Herr Prof. Thüringer 16

17 3. Schaltpläne und Baugruppenkonzept Aufgabe Schaltungskonzept, Bauteilauswahl, Beratung Mitarbeiter Herr Gerhard Eigelsreiter Herr Roland Krammer Herr Eigelsreiter : der stabilste Zustand für eine Baugruppe ist die Störung. Oder hat schon mal jemand eine Störung abstürzen sehen? Simulationen sind wichtig. Frage : Wie simuliert man die Flankensteilheit an einem Stromversorgungspin? 17

18 3.1 Schaltpläne und Baugruppenkonzept Die Leiterplatte 2010 Die LP2010 basiert auf er High-Speed-CPU meltemi der Fa. Unit^el, einer Entwicklung von Herrn Gerhard Eigelsreiter. Eigenschaften Datatransfer > 4 GBit/s EMV-Stabilität Signalintegrität Impedanzdefiniert MPS C-Gruppen Die Baugruppe LP

19 3.2 Schaltpläne und Baugruppenkonzept Blockschaltbild Das Blockschaltbild für die LP2010 Unit^el / LeiterplattenAkademie Seminar LP

20 3.3 Schaltpläne und Baugruppenkonzept Constraints und Prioritäten Problem Constraints Constraints!! Forderungen sind schwer erfüllbar Anforderungen kollidieren Wer setzt die Prioritäten? 20

21 3.4 Schaltpläne und Baugruppenkonzept Impedanz von Stromversorgungssystemen 300µm C1= 4.7uF C2= 4.7nF C3= 330pF C4= 150pF C5= 220pF 120µm C1= 4.7uF C2= 1nF Stromversorgungssysteme Impedanz der 2.5V-Fläche (5.8 x 9.8 cm) für Lagenabstände von 300ym, 120ym und 50ym Kondensatorgruppen X7R (Keramik) Berechnungen mit Silent V.4.01 Dirks Corporate Consulting 50µm C1= 4.7uF Unit^el / LeiterplattenAkademie Seminar LP

22 3.5 Schaltpläne und Baugruppenkonzept MultiPowerSysteme bei der LP2005 / CERO MPS aus 50ym dicken Laminaten und Prepregs Kondensatorgruppe Die kapazitiven Eigenschaften von Multipowersystemen werden genutzt für die Breitbandentkopplung (in Verbindung mit einer gerechneten Kondensatorgruppe). Die Summe der Kupferdicken unterstützt die Entwärmung der Baugruppe. Schliff durch den 18-Lagen-Multilayer CERO 22

23 3.6 Schaltpläne und Baugruppenkonzept Rückstromwege über GND-Vias Für eine höhere Signalintegrität können (müssen) die Rückstromwege über GND-Vias geführt werden. SIG GND VCC Signal-Via GND-Via VCC GND SIG Schliff durch einen 6-Lagen-Multilayer 23

24 3.7 Schaltpläne und Baugruppenkonzept Lagenaufbau der LP2010 Die Eigenschaften eines Multilayers müssen vor Beginn der Layoutarbeit verbindlich definiert worden sein. 24

25 4. Simulation und CAD-Layout Aufgabe Simulation, CAD-Layouterstellung Mitarbeiter Herr Ronald Weber Herr Martin Wrchotka Herr Weber : die Simulation soll sicherstellen, daß möglichst viele Bedingungen für das Layouten im Vorfeld erkannt, klassifiziert und umgesetzt werden können. die Möglichkeiten der Simulation, aber auch die Komplexität und die erforderlichen Kompetenzen müssen der Fachöffentlichkeit deutlicher vermittelt werden. aus den Anforderungen an CAD-Layouts ergibt sich die Notwendigkeit, einen DesignGuide zu erarbeiten, der standardisierte Lagenaufbauten enthält, aus denen der Designer das Produkt mit der gewünschten Qualität auswählen kann. 25

26 4.1 Simulation und CAD-Layout Der empfohlene Projektablauf Projektablauf Systemdesign Schaltungsdesign Simulation CAD-Layout Leiterplattentechnik Baugruppenproduktion Funktionstest 26

27 4.2 Simulation und CAD-Layout Berücksichtigung von Layoutgeometrien Die Simulation muß geometrische Layoutstrukturen abbilden können. Unit^el / LeiterplattenAkademie Seminar EHS1 27

28 4.3 Simulation und CAD-Layout Anforderungen an eine Simulation Wunsch : Alle Eigenschaften einer Schaltung simulieren zu können 28

29 4.4 Simulation und CAD-Layout Technische Eigenschaften von Basismaterialien Quelle ISOLA AG Material-Beispiel FR4 ISOLA Duraver 104ML Flammklasse V0 Halogenfrei nein Epsilon-R bei 1MHz Epsilon-R bei 1GHz Verlustfaktor tan Durchgangswiderstand 7.20 * 10 5 Ohm Oberflächenwiderstand 1.60 * 10 6 Ohm Durchschlagsfestigkeit 32 kv/mm CTI Kriechstromfestigkeit keine Angabe Tg-Wert 135 o C CTE x/y/z - Ausdehnung 10/10/170 ppm/ o K Biegefestigkeit (zirka) 400 MPa längs/quer Haftfestigkeit 2.00 N/mm 29

30 4.5 Simulation und CAD-Layout Signaltransfer auf Kupferoberflächen Die Kupferoberfläche des Basismaterials wird durch die Verarbeitung (Bürsten, Entoxidieren) aufgerauht. Der zurückzulegende Signalweg wird dadurch länger, die Laufzeit steigt an. Bei High-Speed-Schaltungen fördert der Skin-Effekt diese Tendenz. Kupfer Tatsächliche Leiterbahnlänge Erwartete Leiterbahnlänge 30

31 5. Bauteilbibliothek und CAD-Layout Aufgabe CAD-Layout, Constraints, IPC-Calculator Mitarbeiter Herr Thomas Fend Herr Fend : die Parametrisierung der Layoutvorgaben ist ein sinnvoller Ansatz. das Arbeiten mit Constraints könnte die mögliche Layoutstrategie der Zukunft sein. Constraints sind die Voraussetzung für ein systematisches Arbeiten. für spätere Revisionen können (alle) Constraints in der Layoutdatenbank abgelegt werden. Damit entsteht eine vollständige und nachvollziehbare Dokumentation. geprüft werden muß die Leistungsfähigkeit einer standardisierten Bauteilbibliothek, zum Beispiel nach IPC-7351 A. 31

32 5.1 Bauteilbibliothek und CAD-Layout Parameter für das CAD-Layout Ideal : Mit dem Schaltplan liegen alle Constraints fest und können automatisch in das CAD-System importiert werden. 32

33 5.2 Bauteilbibliothek und CAD-Layout Vorgabenspektrum für das Layout Constraints Layer-StackUp Netzklassen / Attribute Leiterbahn / Attribute Signale + Powerplanes (Auto)Routing / Optionen GND-Pins Kondensatorgruppe Rooms / Bauteilplazierung (Auto)Placement / Optionen 33

34 5.3 Bauteilbibliothek und CAD-Layout Abstimmung zwischen den EDA-Programmen Fragen Welche Schaltplansysteme können Constraints vergeben? Welche Constraints sind das? Welche Tiefe hat die Deklaration von Parametern? Welche Formate sind für den Import und Export einsetzbar? Welche CAD-Systeme können Constraints einlesen? Können geänderte Constraints rückannotiert werden? Wer steuert die Entwicklung der Schnittstellen? 34

35 5.4 Bauteilbibliothek und CAD-Layout CAD : Funktion & Ästhetik Mal ganz was anderes : Jedes Layout hat seine Handschrift und seine eigene Ästhetik. 35

36 6. Leiterplattentechnologie & CAD-Layout Aufgabe CAD-Layout, Leiterplattentechnologie Mitarbeiter Frau Jennifer Vincenz Herr Arnold Wiemers Frau Vincenz : das Projekt LP2010 ist sehr anspruchsvoll. Ziel ist ein funktionales Design zu erstellen, das zu einer stabilen Hardwarefunktion führt. das Layout sollte mit einem guten EDA-Tool zu bewerkstelligen sein, die gewonnenen Erfahrungen sollen auf zukünftige Projekte transferiert werden können. Herr Wiemers : die Berechnung physikalischer Anforderungen an die Leiterplatte und die Konstruktion von Lagenaufbauten sind Teil des Arbeitsalltages geworden. die Anforderungen an Baugruppen für Hochtechnologie sind nur zu erfüllen, wenn bereits die Leiterplatte als elektronisches Bauteil, als mitentscheidende Komponente, in die Konstruktion einbezogen wird. 36

37 6.1 Leiterplattentechnologie & CAD-Layout Installation eines neuen CAD-Systems Wie sieht es aus, wenn man mit einem völlig neuen, unbekannten Tool an eine solche Aufgabe herangeht? Nun, wir denken, daß ein Gutteil der Designarbeit tatsächlich ohnehin im Menschen Von steckt. 0 auf Vom 100 EDA-Tool : muß dann die nötige Unterstützung für eine Die komplette Installation des zügige und möglichst CAD-Systems für das Layout der komfortable LP2010. Abarbeitung der kreativen Ideen des Designers Extrakt aus dem Projekttagebuch von kommen. Frau Vincenz. Wir werden mit dem Projekt LP2010 ein Stück Neuland betreten, mit einem uns 37

38 6.2 Leiterplattentechnologie & CAD-Layout Leiterplattentechnologie für HS-Baugruppen Microvias Lasern / Bohren bis minimal 50ym Laserschneiden MicroVia Trennkanäle bis minimal 30ym Hybridmultilayer Kombination von Basismaterialien Laserdirektbelichter (LDI) für MFT Laserschnitt Leiterbildstrukturierung bis 50ym CNC-Bearbeitung Bohren und Fräsen mit CCD-Kamera CCD-Fräsen 38

39 6.3 Leiterplattentechnologie & CAD-Layout Kontaktierungsstrategien BlindVia BuriedVia Konventionelle und selektive Kontaktierungen in einem 12-Lagen-Multilayer. Vias haben eine Induktivität. Via-Überhänge ( Stubs ) wirken in einer HF-Umgebung als Antennen. Kontaktierung 39

40 6.4 Leiterplattentechnologie & CAD-Layout Signale mit differentieller Impedanz Für einen zuverlässigen High-Speed- Informationstransfer ist eine differentielle impedanzdefinierte Signalübertragung erforderlich. Z 0 = L C 40

41 6.5 Leiterplattentechnologie & CAD-Layout Übertragungsgeschwindigkeiten Die physikalischen Eigenschaften des Basismaterials (Homogenität des Materials, Dielektrikum (= Epsilon-R)) legen die Übertragungsgeschwindigkeit fest. Glasgewebe mit Keramikfüllung r = 2.2 bis 10.2 r = 4.2 bis 4.7 FR4 : Glasgewebe + Epoxidharz 41

42 7. Baugruppenproduktion & CAD-Layout Aufgabe Baugruppenproduktion, Beratung, CAD-Layout Mitarbeiter Frau Lange Herr Paape Herr Rainer Taube Herr Taube : die Layoutgestaltung muß bereits unter dem Aspekt der späteren Baugruppenproduktion stehen. Die Lötbarkeit einer Baugruppe setzt optimierte Landpatterns voraus. die intermetallischen Phasen, gerade bei Ni/Au-Oberflächen, haben beim Löten einen Einfluß auf die Qualität des Signaltransfers. die Erfahrungen mit kantenmetallisierten Leiterplatten zeigen, daß es beim Löten Unterschiede bei der Wärmeaufnahme der Baugruppen gibt. die Basismaterialien haben auf die Verarbeitung von Baugruppen zunehmend Einfluß. Das Wissen über die Eigenschaften der Basismaterialien darf als zu gering eingestuft werden. 42

43 7.1 Baugruppenproduktion & CAD-Layout Signaltransfer auf vergoldeten Oberflächen Gold wird selektiv auf der Oberfläche von Leiterplatten über einer Nickelschicht aufgebaut. Nickel dämpft die Übertragungsgeschwindigkeit von Signalen um zirka 25%. Die komplette Vergoldung von Leiterbahnen ist nicht empfehlenswert. Die Löttemperatur muß für chemisch Ni/Au um 10 erhöht werden. Schliff durch eine Hülse und ein Pad 43

44 7.2 Baugruppenproduktion & CAD-Layout Kantenkontaktierung von Leiterplatten Kontur der Leiterplatte Schliff durch einen 6-Lagen-Multilayer SIG GND VCC Abschirmung der inneren Lagen eines Multilayers durch die Kontaktierung der Leiterplattenkontur. EMV-Emission und -Immission sind weitestgehend reduziert. Im Betrieb wird die Baugruppe zusätzlich entwärmt. Beim Reflowlöten ergibt sich eine gleichmäßigere Erwärmung. VCC GND SIG 44

45 7.3 Baugruppenproduktion & CAD-Layout Pluggen von Vias Gepluggtes BlindVia Mit gepluggten Vias können ybgas kompakt entflochten werden. Reduzierte Leiterbahnlängen verbessern die Signalintegrität. Leitende Substrate (Silberleitpaste) fördern die Entwärmung. Das Pluggen schafft eine plane Oberfläche und ermöglich das sichere Löten der BGAs auf der Leiterplatte. BGA + SMD 45

46 7.4 Baugruppenproduktion & CAD-Layout Temperaturprofil Lotpastendruck Der Lagenaufbau, das Wärmeverhalten der Leiterplatte und die physikalischen Parameter des Basismaterials haben Einfluß auf die Qualität der Baugruppe. Bestückt aber noch nicht gelötet 46

47 8. Anhang / Geplante Varianten Baugruppen für das Projekt LP

48 9. Anhang / Freigabe der Dokumente Perspektiven Herr Eigelsreiter hat sich bereit erklärt, alle Schaltpläne, Netzlisten, Bauteillisten und Mechanikdaten freizugeben. Nach Klärung der Urheberrechtsfragen ist geplant, die Daten für die Erstellung des Layouts LP2010 als Download über die Site der ELEKTRONIKPRAXIS verfügbar zu machen. Die Freigabe soll erweitert werden um die Daten, die während der Projektarbeit der Gruppe entstehen. Die Baugruppe könnte dann komplett nachentwickelt werden. In der letzten Ausbaustufe liegen die Layoutdaten der Projektgruppe im Original vor, inklusive aller Bibliotheken, Constraints und Netzlisten. Die Bedingungen sind : 1) Die Weitergabe der Daten erfolgt unter Haftungsausschluß. 2) Es erfolgt eine Registrierung durch die ELEKTRONIKPRAXIS. 3) Die Ergebnisse werden allgemein zugänglich veröffentlicht. 48