Statische CMOS Schaltungen Aufbau und Funktionsweise von MOS Transistoren

Transkript

1 Statische CMOS Schaltungen Aufbau und Funktionsweise von MOS Transistoren gehalten von: Arne Schumann am: Proseminar Statische CMOS Schaltungen Prof. Dr. Zehendner SS05 1

2 Inhalte Outline - Geschichte 03 - Bändermodell bei Halbleitern 04 - p- und n-dotierung 05 - pn-übergang 07 - pn-übergang mit äußerer Spannung 08 - nmos Aufbau 09 - MOS Struktur 11 - MOS Schwellspannung 15 - Body Effekt 16 - nmos Schwellspannung 16 - Drainstrom 18 - Ungesättigter Stromfluss 19 - Gesättigter Stromfluss 20 - pmos Aufbau 22 - pmos Formeln und Unterschiede zum nmos 22 - Schaltsymbole von MOSFETs 24 - Herstellung eines CMOS Inverters 26 - Literatur 28 2

3 Geschichte - Erste Patentanmeldungen über Feldgesteuerte Halbleiter 1928 von Julius Lilienfeld und 1934 von Oskar Heil Dotierung und pn-übergang von Russel Ohl JFET von William Shockley - Einkristallsilizium löst Germanium als Hauptstoff für Transistoren ab Das Konzept des integrierten Schaltkreises wird entwickelt Oxid-Masken Verfahren entwickelt Erster MOSFET hergestellt - Anfang der 60er Jahre haben integrierte Schaltkreise einige duzend Bauelemente Erster kommerzieller Integrierter Schaltkreis CMOS Technologie entwickelt 3

4 W/eV Bändermodell Atom 2er Molekül Kristall - Verschiedene Energieniveaus, auf denen sich Elektronen aufhalten können - Bei einer Kristallstruktur wie in Halbleitern wechselwirken viele Atome miteinander - Die Niveaus der einzelnen Atome weichen minimal voneinander ab - Für den gesamten Kristall können die Niveaus daher als Bänder aufgefasst werden - Das im Grundzustand höchste besetzte Band heißt Valenzband - Bei Halbleitern hat das folgende Band (Leitungsband) einen nur geringen Abstand - Schon bei geringer Energiezufuhr wird der Halbleiter also leitend (springen Elektronen vom Valenz- ins Leitungsband [Generation - Rekombination] Eigenleitfähigkeit) 4

5 n-dotierung W L P WD DN V x 0 - Da die Elektronen des Halbleiters nicht ausreichen um eine hinreichende Leitfähigkeit zu erreichen, dotiert man Fremdatome ein um diese zu erhöhen - n-dotierung: Die 4-wertige Kristallstruktur wird mit 5-wertigen Atomen dotiert - Diese können ein Elektron ins Leitungsband abgeben und heißen deswegen Donatoren - Das Fremdatom bleibt als feste positive Ladung zurück - Die Majoritätsladungsträger eines n-dotierten Stoffes sind also die Elektronen - Die Minoritätsladungsträger entsprechen die Defektelektronen bzw. Löcher - Diese erhöhte Leitfähigkeit wird Störstellenleitfähigkeit genannt 5

6 p-dotierung W L B AN WA V x - Bei der p-dotierung wird mit 3-wertigen Fremdatomen dotiert - Ihr Energieniveau liegt nahe am Valenzband, weswegen sie Elektronen aus dem Valenzband aufnehmen können (Akzeptoren) - e erzeugen dadurch ein bewegliches Loch - Die Majoritätsladungsträger eines n-dotierten Stoffes sind also die Löcher - Die Minoritätsladungsträger entsprechend die Elektronen 6

7 pn-übergang Diffusion p n Feldwirkung - Bei einem pn-übergang liegen eine p- und eine n-dotierte Schicht direkt aneinander - In der n-schicht gibt es freie Elektronen, in der p-schicht freie Löcher - An der Grenzschicht zwischen beiden Schichten rekombinieren diese durch Diffusion der Elektronen - Es bleiben feste Raumladungen zurück, zwischen denen sich ein el. Feld aufbaut, was der Diffusion entgegenwirkt - nd diese beiden Effekte gleich groß, stellt sich ein Gleichgewicht ein 7

8 pn-übergang Diffusion p n Feldwirkung - Über eine angelegte äußere Spannung U wird der pn-übergang gesperrt oder leitend - Liegt der Pluspol am n-bereich, so wird die Diffusionsspannung auf U D +U erhöht - Die Feldwirkung erhöht sich, die Raumladungszonen werden zur Sperrschicht für die MajLT und der Übergang ist gesperrt - In der anderen Richtung wird die Diffusionsspannung verringert: U D -U - Die Feldstärke verringert sich, die Raumladungszonen verengen sich, der Diffusionsstrom wird begünstigt - Da der Diff.Strom aus MajLT besteht, wird der Übergang leitend 8

9 nmos Aufbau Source Drain Metal Metal Plug Gate [M] Oxide [O] Plug n+, Nd L p+ Substrat, Na n+, Nd Semiconductor [S] Bulk - Der MOSFET hat vier Anschlüsse: Source, Gate, Drain, Bulk - Das Gate besteht aus zwei Teilen: Polylizium und Metall - Die zentrale Region Gate-Oxid-Halbleiter bildet eine Kondensator-Struktur - Die Gatespannung kontrolliert den Stromfluss im Transistor - Erst ab einer gewissen Schwellspannung (threshold voltage) am Gate wird der Transistor leitend - Die Leitfähigkeit resultiert aus einem n-leitenden Kanal zwischen Drain und Source - Bei dem abgebildeten Transistor handelt es sich um einen Anreicherungs-Typ (Enhancement Mode) er ist selbstsperrend 9

10 nmos Aufbau Wichtige Größen: - Kanallänge L - Drain-Source Spannung V DSn - Kanallänge Aufsicht L (>L) - Gate-Source Spannung V GSn - Kanalbreite W - Source-Bulk Spannung V SBn - Seitenverhältnis W/L - Schwellspannung V Tn - Akzeptor-Dotierungsdichte N a (cm -3 ) - Drain-Source Strom I Dn - Donator-Dotierungsdichte N d (cm -3 ) 10

11 MOS Struktur +VG Metall Polysilizium Gate M Vox Gate Oxid O xox Oberflächenladung QS S x S p-typ, Na - Das Gate bildet zusammen mit dem Halbleitersubstrat eine Kondensatorstruktur - Es lässt sich also eine Kapazität C berechnen: C = ε * A d ε ox in F C ox = in F/cm² d xox - Man sieht: Ein dünnerer Isolator erhöht die Kapazität und damit die Leitfähigkeit - ε ox 3.9 ε 0 F/cm für liziumdioxid und x ox ca. 0.01µm oder kleiner - Damit liegt C ox in der Gegend von 10-7 F/cm² oder mehr 11

12 Der Feldeffekt M O S VG Vox S x - Liegt eine positive Spannung V G am Gate an, so bildet sich ein el. Feld - Dieses Feld verursacht eine negative Ladung im Halbleiter unter dem Oxid (Feldeffekt) - Nach Kirchhoff: V G = V ox + φ S - Man sieht: Eine größere Gate-Spannung erhöht das Oberflächenpotential φ S 12

13 MOS Struktur - Verarmung +VG<VTn Metall Polysilizium Gate M O QB S x Verarmungs-Region p-typ, Na - Sobald eine Spannung V G am Gate anliegt, werden durch den Feldeffekt die freien Elektronen (MinLT) des p-dotierten Halbleiters an dessen Oberfläche bewegt - Diese rekombinieren dort mit den Löchern (MajLT) - Übrig bleiben die eindotierten, unbeweglichen, neg. geladenen Akzeptoren - Dieser Vorgang wird Verarmung (depletion) genannt - Die entstandene Ladung nennt man Bulk-Ladung (bulk-charge) Q B - Q B ergibt sich aus: Q B = - 2 qε N φ a S in C/cm² - Mit q = 1.6*10-19 C, ε = 11.8 ε 0, N a = Akzeptordotierungsdichte (typisch: cm -3 ) - Während der Verarmung gilt: Q S Q B 13

14 MOS Struktur - Inversion +VG>VTn Metall Polysilizium Gate M Qn Inversionsschicht QB O S p-typ, Na - Überschreitet V G einen bestimmten Spannungswert (Schwellspannung V T0n ), sodass keine Löcher mehr unter dem Oxid sind, setzt die Inversion (inversion) ein - Die angezogenen Elektronen können nicht mehr rekombinieren und sammeln sich in einer Inversionsschicht mit der Ladungsdichte: Q n in C/cm² unter dem Oxid - Q = CV, und somit Q n =-C ox (V G -V Tn ) - Bei Inversion gilt : Q S = Q B + Q n - Das Oberflächenpotential bei Entstehung dieser Schicht beträgt φ S 2 φ F - φ F heißt Fermi-Potential. 2 φ F hat bei einem Standart nmos einen Wert von ca. 0.58V 14

15 MOS Struktur - Schwellspannung - Die Schwellspannung der MOS Struktur ist die Spannung, die überschritten werden muss, damit sich eine Inversionsschicht bildet - Bei V G = V T0n gilt noch: Q n 0 und somit Q S QB Q Q B 2qε - V=, also: N a (2 φf ) Vox = = C Cox Cox 1 - Kirchhoff: V T0n = φ S + V ox = 2 φ F + 2qε N a (2 φf ) als idealer Wert Cox - Nicht berücksichtigt: Ladungen im Oxid, die das el. Feld beeinflussen und Unterschiede im Material von Gate und Substrat Flachbandspannung V FB - Da die zu addierende Flachbandspannung normalerweise negativ ist, wird V T0n negativ - Schwellspannungs-Regulierungs-Ionenimplantat (threshold adjustment ion implant) - Es werden Ionen in einer Menge von D I in cm -2 implantiert 1 qdi - Schwellspannung somit: V T0n = V FB + 2 φ F + 2qε N a (2 φf ) ± C C ox ox - Akzeptorimplantat: + qd I ; Donatorimplantat: - C ox qd I ; C ox 15

16 Body Bias Effekt +VSBn +VDSn VTn n+, Nd +VGSn n+, Nd VT0n p-typ, Na 0 - Die Schwellspannung eines nmos ist ähnlich der der MOS-Struktur - Hinzu kommt jedoch die Source-Bulk Spannung, die den Body Bias Effekt auslöst - Mit V SBn liegt eine Spannung in Sperrichtung über dem pn-übergang, dies erhöht die Bulk- 1 qdi Ladung Q B : V Tn = V FB + 2 φ F + 2qε N a (2 φf + VSBn ) ± Cox Cox 1 - VTn = γ ( 2 φf + VSBn 2 φf ) mit γ = 2qε N a als Body-Bias-Faktor C - Schwellspannung des nmos: V Tn = V T0n + γ 2 φ F + V 2 φ ) ox ( SBn F - Man sieht: V Tn kann in der Herstellung durch C ox und N a beeinflusst werden - Für einen nmos (Anreicherungstyp) gilt per Definition: 0.5V V Tn 0.9V VSBn 16

17 I-V Characteristics VS = 0 +VDSn n+, Nd +VGSn q- E Qn IDn QB p-typ, Na n+, Nd - Solange V GSn < V Tn, ist einer von beiden pn-übergängen gesperrt (cutoff-mode), hier gilt also I Dn 0 - Wie bei der MOS-Struktur entsteht bei V GSn V Tn eine Inversionsschicht - Die Ladung wird zusätzlich beeinflusst durch V DSn : Q n = -C ox [V GSn V Tn V(y)] - Dabei gilt für die Grenzen V(0) = V S = 0V und V(L) = V DSn - MaW: [V GSn V Tn V(y)] ist die Nettospannung über den Kanal an der Stelle y Die Spannung, die die Inversionsschicht unterstützt 17

18 I-V Characteristics - Drainstrom V(0) Source 0 dy y L W V(L) Drain n+, Nd n+, Nd p-typ, Na - Über den Widerstand eines Kanalabschnitts kommt man auf: I Dn dy = µ n C ox W [V GSn -V Tn -V(y)] dv mit µ n als Elektronenbeweglichkeit in cm²/vs - Integriert über die Länge des Kanals ergibt sich: W V ' DSn I Dn = kn VGSn VTn V y dv L [ ( )] V = 0 - Dabei ist k n = µ n C ox der Leitwertparameter (process transconductance), da die Leitfähigkeit von µ n, ε ox und 1/x ox abhängt - β n = k n (W/L) heisst Verstärkungsfaktor (device transconductance), da hier alle wichtigen durch die Produktion beeinflussbaren Größen enthalten sind, die den Strom erhöhen 18

19 I-V Characteristics Ungesättigter Stromfluss VS = 0 +VDSn n+, Nd +VGSn q- E Qn IDn QB p-typ, Na n+, Nd - Bei niedriger Spannung V DSn spricht man von ungesättigtem Stromfluss - Der ungesättigte Strom I Dn ergibt sich also zu: ' W 1 2 β n 2 I Dn = kn [( VGSn VTn ) VDSn VDSn ] = [2( VGSn VTn ) VDSn VDSn ] L Sobald ein Strom fließt, beginnt der Kanal sich einzuengen - Dies ist auch an der Formel für Q n zu erkennen 19

20 I-V Characteristics Gesättigter Stromfluss VS = 0 VGSn-VTn n+, Nd +VGSn q- IDn pinch off QB p-typ, Na n+, Nd - Sättigung tritt ein bei V DSn = V sat = V GSn -V Tn. Einsetzen: β n 2 β n I Dn V = DSn = V sat [2( VGSn VTn )( VGSn VTn ) ( VGSn VTn ) ] = ( VGSn VTn ) Ist die Sättigung erreicht, schnürt der Kanal sich ab(pinch-off) - Einfachste Form: I Dn bleibt bei Sättigung konstant auf diesem Wert - Erhöht man V DSn weiter, wird der Kanal kürzer, dadurch sinkt der Widerstand: β n 2 I Dn V = DSn V sat ( VGSn VTn ) [1 + λ( VDSn Vsat )] 2 - Dabei λ ist der Kanallängen-Modulations Parameter 2 20

21 I-V Characteristics Stromkurven IDn IDn VGSn VGSn 0 VDSn 0 VDSn - Kurven für I Dn bei einfacher und realer Fortführung im Sättigungsbereich β n 2 β n 2 I Dn Border = [2( VGSn VTn ) Vsat Vsat ] = Vsat

22 pmos Metal Plug p+, Na n-well, Nd Gate [M] L p+ Substrat Metal Plug p+, Na connected to Vmax - Um pn-übergänge zu erzeugen wird auf das Substrat eine n-wanne aufgedampft - Die n-wanne ist mit der höchsten Spannung verbunden und dient als Bulk Elektrode - Die Kontrollspannung muss negativ sein, der Kanal besteht aus Löchern - Strom fließt hier von Source zu Drain 1 - Schwellspannung ohne Bias: V T0p = VFB. p 2 φf. p 2qε N d (2φF, p ) < 0 C - Schwellspannung: V Tp = V γ 2φ + V 2φ ) ox T 0 p p ( F, p BSp F, p 22

23 pmos Metal Plug p+, Na n-well, Nd Gate [M] L p+ Substrat Metal Plug p+, Na connected to Vmax β p 2 - Ungesättigter Strom: I Dp = [2( VSGp VTp ) VSDp VSDp ] 2 β p 2 - Gesättigter Strom: I Dp = ( VSGp VTp ) [1 + λ( VSDp Vsat )] 2 - β p ist hier auch der Verstärkungsfaktor mit - k p = µ p C ox als Leitwertparameter - Es gilt: µ p < µ n und somit: k p < k n. Das Verhältnis liegt bei ca. k p 2.5 k n 23

24 Schaltsymbole Für CMOS Schaltungen sind p- und nmosfets als Anreicherungstypen notwendig E-Mode nmos: Gate VGSn - + G E-Mode pmos: Source Drain n+ n+ Bulk p S + VSBn - B - VDSn + IDn D Gate G - VSGp + Source Drain p+ p+ Bulk n-well D IDp + VBSp - B - VSDp + S 24

25 Schaltsymbole In CMOS Schaltungen werden stets beide Transistortypen verwendet (complementary) Schaltungsbeispiel CMOS-Inverter: VDD Vin Vout 25

26 Herstellung eines CMOS Inverter CMOS Inverter als integrierter Schaltkreis: 1. Oxidieren der Substrat Oberfläche 2. Maskendurchlauf für Dotierung einer p-wanne 3. Oxidieren und Maskendurchlauf zum Dotieren von Gate und Source des pmos 26

27 4. Oxidieren und Maskendurchlauf zum Dotieren von Gate und Source des nmos 5. Oxidieren und Maskendurchlauf für die Gate-Anschlüsse 6. Maskendurchlauf für Kontakte 7. Maskendurchlauf zum Aufdampfen von Metall 27

28 Literatur - CMOS Logic Circuit Design John P. Uyemura, Kluwer 1999 S Principles of Semiconductor Devices B. Van Zeghbroeck, 2004 Professor an der Universität von Colorado - Modeling Semicondutor Devices using the VHDL-AMS Language Vishwa Shanth R Kasula Srinivas - Tutorium - Funktionsweise des MOS-Transistors Transistortutorium von der Universität Oldenburg - Einführung in die Halbleiter-Schaltungstechnik Holger Göbel, 2005 Springer-Verlag, Berlin - Internet-Enzyklopädie deutsch und englisch 28

29 29