Praktikum Grundlagen von Hardwaresystemen Sommersemester Versuch 2: Multiplexer, Carry-Ripple- und Carry-Lookahead-Addierer
|
|
- Eike Richter
- vor 6 Jahren
- Abrufe
Transkript
1 Praktikum Grundlagen von Hardwaresystemen Sommersemester 2012 Versuch 2: Multiplexer, Carry-Ripple- und Carry-Lookahead-Addierer 18. April 2012 Fachbereich 12: Informatik und Mathematik Institut für Informatik Professur für Eingebettete Systeme Prof. Dr. Uwe Brinkschulte unter Mitarbeit von Daniel Lohn Michael Bauer Benjamin Betting Johann Wolfgang Goethe-Universität Frankfurt am Main
2 Inhaltsverzeichnis 1 Einleitung 2 2 Grundlagen Erzeugung regulärer Strukturen mittels Schemata Verwendung von Schemata im ISE Webpack Addierer Carry-Ripple-Addierer Carry-Lookahead-Addierer Laufzeiteffekte in Schaltnetzen Anmerkungen und Tipps 14 4 Vorbereitungsaufgaben 15 5 Praktikumsaufgaben 16 1
3 Kapitel 1 Einleitung Dieser Versuch behandelt im wesentlichen zwei Addierertypen (Carry-Ripple-Addierer und Carry-Lookahead-Addierer). In den Aufgaben werden die folgenden Punkte ausführlich behandelt: ˆ Notwendigkeit der strukturellen Beschreibung ˆ Verwendung des Schemata Konzepts zur strukturellen Beschreibung von Architekturen ˆ Implementierung und Vergleich zweier Addierertypen (Carry-Ripple-Addierer und Carry- Lookahead-Addierer) ˆ Betrachtung von Laufzeiteffekten in Schaltnetzen ˆ Implementierung der Verzögerung in VHDL 2
4 Kapitel 2 Grundlagen 2.1 Erzeugung regulärer Strukturen mittels Schemata Bei den bisherigen Praktikumsaufgaben ging es hauptsächlich darum, einfache Komponenten in algorithmischer oder Datenflussbeschreibung zu modellieren, sowie diese Komponenten mittels struktureller Verknüpfung zu komplexeren Schaltungen zu verbinden. Die strukturelle Verknüpfung ist allerdings zur vollständigen Beschreibung von Entwürfen heutzutage nicht mehr adäquat, da z.b. moderne Prozessoren mittlerweile aus einigen Millionen Gattern bestehen. Beim modernen Schaltungsdesign beschreibt man den Entwurf deshalb hauptsächlich algorithmisch, und extrahiert aus dieser Beschreibung mittels einer automatischen Synthese eine strukturelle Beschreibung mit Gattern, Flipflops und Registern, die dann weiterverarbeitet werden kann. Es gibt aber durchaus noch Gründe für eine strukturelle Beschreibung in VHDL: ˆ zur Verbindung von großen Bausteinen, die algorithmisch beschrieben sind. Heutzutage werden solche Bausteine auch als sog. IP-Cores (intellectual property cores) gehandelt, d.h. Chiphersteller kaufen bestimmte Komponenten für ihren Entwurf als VHDL- Beschreibung von Drittanbietern. ˆ bei regulären Strukturen wie z.b. Speichern ist eine strukturelle Beschreibung durchaus sinnvoll. Um solche großen Strukturen zu beschreiben, bietet das ISE Webpack das Schemata-Konzept, mit dem sich strukturelle Beschreibungen, bestehend aus beliebig vielen Einzelkomponenten, einfach per Drag & Drop erzeugen lassen. ˆ es kann sein, dass algorithmische Konstrukte vom Synthesewerkzeug nicht oder nur ungenügend umgesetzt werden, so dass man hier auf eine bessere selbstdefinierte strukturelle Beschreibung zurückgreifen muss. Für die Erzeugung komplexerer und aufwendiger struktureller Beschreibungen, bieten VHDL und die Entwicklungsumgebung ISE Webpack zwei Konzepte an. Ziel dieser ist es, eine möglichst einfache Erzeugung der Netzliste (Instanziierung und Vernetzung der Komponenten/Entities), also die eigentliche Beschreibung der strukturellen Zielarchitektur, dem Entwickler bereitzustellen. Diese sind: ˆ generate-anweisung 3
5 KAPITEL 2. GRUNDLAGEN 4 ˆ Schemata (Schaltsymbole) Die generate-anweisung ist ein Konzept von VHDL selbst und wird in diesem Praktikum aufgrund des zeittechnischen Aufwands und der Komplexität nicht betrachtet. Dennoch ist das Prinzip und die Funktionsweise die, dass durch die Verwendung von Schleifen eine parametrisierte iterative Instanziierung der Komponenten durchgeführt werden kann. Das zweite Konzept ist Teil der Entwicklunsgumbegung. Im ISE Webpack ist es möglich eine visualisierte Darstellung der VHDL Entwürfe in Form von Schemata zu erzeugen. Schemata sind, auf diesen Kontext bezogen, technische Schaltsymbole die den jeweiligen Entities zugeordnet sind. Unter Verwendung dieser Symbole kann der Entwickler den Entwurf dann visuell per Drag & Drop aus den jeweiligen Schaltsymbolen erstellen. Der zugehörige VHDL- Quellcode wird automatisch über die verknüpften Komponenten/Entites generiert, welcher später auch eingesehen und verwendet werden kann Verwendung von Schemata im ISE Webpack Um Ihnen das Prinzip einfach zu verdeutlichen, wird hier ein Beispiel ausgeführt, welches die strukturelle Beschreibung eines XOR-Gatters basierend, auf vier NAND-Gattern (Aufgabe 5 aus Praktikumsversuch 1), verwendet. Bevor Sie Entities schematisch im ISE Webpack visuell per Drag & Drop instanziieren und verschalten können, müssen zunächst für die benötigten Entities die zugehörigen Schaltsymbole (Schematic Symbols) erzeugt werden. Dazu gehen Sie wie folgt vor: ˆ Im Drop Down Menü Sources for: des Design-Fensters den Vorgang Implementation auswählen. ˆ Auswahl der entsprechenden Entity im Design-Fenster. Dabei ist es wichtig, dass sich die Datei der Entity im Verzeichnis des aktuellen Projekts befindet. Sollte die Entity nicht bereits Teil des Projekts sein, so fügen Sie diese dem Projekt zuvor hinzu (Rechtsklick auf FPGA-Design (xc3s200) Add Copy of Source). Die Erzeugung des Schaltsymbols starten Sie im Prozess-Fenster unter dem Punkt Design Utilities Create Schematic Symbol.
6 KAPITEL 2. GRUNDLAGEN 5 Wiederholen Sie diesen Vorgang gegebenenfalls für alle Entitäten, die für die strukturelle Beschreibung der Zielentity notwendig sind.
7 KAPITEL 2. GRUNDLAGEN 6 Nachdem alle Schaltsymbole erstellt wurden, kann die eigentliche strukturelle Beschreibung begonnen werden. Erzeugen Sie dazu eine neue VHDL Schematic Datei, mit welcher die Beschreibung einer Entity schematisch erfolgen kann. Dazu gehen Sie wie folgt vor: ˆ Anlegen einer neuen VHDL Schematics Datei mit Rechtsklick auf das FPGA-Design (xc3s200). Aus dem Kontextmenü wählen Sie New Source. Der create new File Wizard wird geöffnet. ˆ Als Dateiformat wählen Sie auf der linken Seite Schematic. Im Namensfeld geben Sie den Namen der Entity ein. Mit Next gelangen Sie zur Zusammenfassung. Klicken Sie dort auf Finish um die Datei zu erzeugen. ˆ Anschließend wird die schematische Ansicht der Entity geöffnet. Durch einen Doppelklick auf die Schemata-Datei im Design-Fenster gelangen Sie ebenfalls zu dieser Ansicht. Um wieder zur normalen Ansicht (Design-Fenster) zu wechseln, wählen Sie den Reiter Design unterhalb des Symbol-Fensters aus.
8 KAPITEL 2. GRUNDLAGEN 7 ˆ Nun können Sie die strukturelle Bechreibung schematisch mittels Drag & Drop vornehmen. Um eine Entity zu instanziieren, wählen Sie das zugehörige Schaltsymbol aus dem Symbol-Fenster auf der linken Seite aus. Damit Sie nicht lange suchen müssen, wählen Sie aus dem darüberliegenden Kategorie-Fenster ihr aktuelles Projekt aus (zweite Position). Somit werden lediglich ihre Entitäten angezeigt. ˆ Nachdem Sie die gewünschte Entity ausgewählt haben, klicken Sie einfach im Schemata- Plan auf der rechten Seite auf eine freie Fläche. Das Schaltbild wird dann dort platziert. Mit der Platzierung wird die Entity instanziiert. Wiederholen Sie diesen Vorgang gegebenenfalls für alle weiteren Entitäten, die benötigt werden.
9 KAPITEL 2. GRUNDLAGEN 8 ˆ Um die erzeugten Entity-Instanzen miteinander zu vernetzen, wählen Sie aus der Werkzeug- Toolbar in der Mitte den Punkt Add Wire (dritte Position von oben) aus. Um nun zwei IO-Ports miteinander zu verbinden, klicken Sie auf einen der beiden Ports und ziehen Sie eine Linie (Verdrahtung) zum anderen. ˆ Um ein IO-Port als Ein- bzw. Ausgangssignal der aus dem Schemata resultierenden Entity zu deklarieren, wählen Sie aus der Werkzeug-Toolbar in der Mitte den Punkt Add I/O Marker (siebte Position von oben) aus und klicken Sie auf den Pin, der als I/O-Port deklariert werden soll. Das Verhalten bzw. die Polarität des Ports ist wählbar, indem Sie auf dessen Symbol doppelklicken und im sich öffnenden Eigenschafts-Fenster unter Nets die PortPolarity auf In- bzw. Output stellen. ˆ Um einen Bus zu erstellenm klicken Sie auf Add Wire und erstellen Sie einen einfachen Draht. Diese Leitung hat zunächst nur eine Breite von einem Bit. Durch einen Doppelklick auf den neuen Draht öffnet sich sein Eigenschafts-Fenster. Durch einen Namenszusatz können Sie jetzt den Draht zu einem Bus machen. Schreiben Sie in Klammern
10 KAPITEL 2. GRUNDLAGEN 9 hinter dem Namen, welche Bits verwendet werden, z.b. ist Test(3:0) ein 4-Bit breiter Bus. Mit Add Bus Tap können von einem Bus einzelne Bit ausgewählt werden. Verbinden Sie dazu das Bus Tap mit dem gewünschten Bus. Über den Namen kann ein bestimmtes Bit ausgewählt werden, z.b. wird über den Namen Test(3) das höchstwertige Bit des Busses Test ausgewählt. Nachdem Sie ihre Schaltung fertiggestellt haben, kann die resultierende Entity wie folgt verwendet werden. ˆ Wechseln Sie wieder zum Design-Fenster des Projekts (Reiter Design unterhalb des Symbol-Fensters), wo die Entitäten und Dateien ihres aktuellen Projekts angezeigt werden. Es gibt nun zwei Arten den VHDL-Quellcode der Schemata-Datei einzusehen.
11 KAPITEL 2. GRUNDLAGEN 10 Die Erste umfasst den gesamten Code, also Entity und Architektur. Die Zweite bietet eine Ansicht des zugehörigen Instanz-Templates, d.h. den Component- Block welcher benötigt wird, wenn Sie die Entity in einer höheren Entity instanziieren möchten, wie zum Beispiel in einer Testumgebung (SimBox). Das Instanz- Template wird dann wie gewohnt in die Architektur der Simbox eingefügt und instanziiert. Für die Ansicht des gesamten Quellcodes gehen Sie wie folgt vor: Auswahl der schematisch beschriebenen Entity aus dem Design-Fenster Im Prozess-Fenster wählen Sie dann den Punkt Design Utilities View HDL Functional Model Für die Ansicht des Instanz-Templates gehen Sie wie folgt vor: Auswahl der schematisch beschriebenen Entity aus dem Design-Fenster Im Prozess-Fenster wählen Sie dann den Punkt Design Utilities View HDL Instantiation Template Wichtig: In beiden Varianten ist nur eine Einsicht des Codes möglich und keine Bearbeitung. Dazu muss der Code kopiert und in einer neuen Datei abgelegt werden (in den Praktikumsversuchen ist dies allerdings nicht notwendig). 2.2 Addierer Addierglieder sind Schaltnetze, die zwei Dualzahlen addieren. Dualzahlen werden wie Dezimalzahlen stellenweise addiert, beginnend bei der Stelle mit dem niedrigsten Wert. Die Addition von zwei mehrstelligen Dualzahlen kann bitseriell oder bitparallel ausgeführt werden. Man spricht daher von Serienaddierer und Paralleladdierer.
12 KAPITEL 2. GRUNDLAGEN 11 Beide Addiernetze unterscheiden sich wesentlich im Hardwareaufwand und in der Addierzeit. Der Serienaddierer führt während eines Taktschrittes die Addition von nur einer Stelle aus. Der Paralleladdierer führt während einem Taktschritt die Addition aller Stellen aus. Der Serienaddierer besteht aus einem VA-Schaltnetz (beim ersten Praktikumsversuch haben wir Halbaddierer und Volladdierer kennengelernt), zwei Registern zur Aufnahme der Summanden und der Summe und einem Speicherglied für die Zwischenspeicherung des Übertrages. Der Serienaddierer ist deshalb ein Schaltwerk. Paralleladdierer können nach drei Strategien realisiert werden: ˆ Paralleladdierer in Normalformlösung ˆ Ripple-Carry-Addierer ˆ Carry-Look-Ahead-Addierer (Paralleladdierer mit Übertragsvorausberechnung) Carry-Ripple-Addierer Der Carry-Ripple-Addierer (Abbildung 2.1) realisiert ein mehrstufiges Schaltnetz. Die Addition der ersten oder wertniedrigsten Stelle wird von einem HA ausgeführt. Für jede weitere zu addierende Stelle wird ein VA nachgeschaltet, der aus den Stellenbits und dem Übertrag der vorangehenden Stelle wiederum einen Übertrag und eine Summe bildet. B3 A3 B2 A2 B1 A1 B0 A0 C4 VA C3 VA C2 VA C1 HA S3 S2 S1 S0 Abbildung 2.1: Aufbau eines 4-Bit Ripple-Carry Addierers Carry-Lookahead-Addierer Beim Carry-Ripple-Addierer ist die Berechnung der Carry-Signale zeitkritisch, da bei entsprechenden Eingangswerten ein Carry vom ersten bis zum letzten Volladdierer durchpropagiert werden muss. In zeitkritischen Schaltungen können solche Addierer bei aktuellen Bitbreiten von 32 bis 64 Bit zu langsam werden. Man bedient sich in diesem Fall der Carry-Lookahead- Addierer (CLA). Diese Addierer berechnen die Überträge der einzelenen Volladdierer wesentlich schneller. Die Funktionsweise der CLA basiert auf folgenden Überlegungen zum Carry- Ripple-Addierer: ˆ Der Volladdierer k generiert ein Carry-Signal genau dann, wenn beide Summanden a k und b k den Wert 1 haben oder ein Volladdierer j < k ein Carry produziert und alle Volladdierer (j + 1)...k dieses Carry propagieren.
13 KAPITEL 2. GRUNDLAGEN 12 ˆ Ein Volladdierer propagiert ein eingehendes Carry, wenn genau einer der beiden Summanden den Wert 1 hat. Diese Überlegungen führen zu einem erweiterten Volladdierer, dem Carry-Lookahead-fähigen Volladdierer (Abb. 2.2). a b CVA c_in c_p s c_g Abbildung 2.2: Ein Carry-Lookahead-fähiger Volladdierer Dieser hat neben dem Summen-Ausgang einen Ausgang c g (Carry-generate) und einen Ausgang c p (Carry-propagate). Aus diesen beiden Ausgangssignalen wird dann mit einem Schaltnetz, in das auch die Carry-generates und -propagates der vorherigen Volladdierer eingehen, das Carry-in des nächsten Volladdierers berechnet. a1 b1 a0 b0 c_out S1 CVA c_in CVA c_in S0 p s g p s g AND c_in OR OR AND AND Abbildung 2.3: Ein 2-Bit-Carry-Lookahead Addierer Das zusätzliche Carry-in auf der rechten Seite nimmt dabei die Rolle eines Carry-generate ein. 2.3 Laufzeiteffekte in Schaltnetzen Bisher haben wir nur verzögerungsfreie Schaltungen simuliert, d.h. wenn zum Zeitpunkt t eine Signaländerung am Eingang einer Schaltung anlag, hat diese auch zum Zeitpunkt t darauf
14 KAPITEL 2. GRUNDLAGEN 13 am Ausgang reagiert. Dies ist natürlich kein reales Verhalten, denn jedes Gatter braucht eine gewisse Zeitspanne, um eine Signaländerung zu verarbeiten. Es gibt hierbei zwei Modelle: ˆ ideale Verzögerung um die Zeitspanne t: Jede Signaländerung wirkt sich erst nach der Zeitspanne t am Ausgang aus. ˆ träge Verzögerung um die Zeitspanne t: Signaländerungen, die nur eine Zeitspanne s < t andauern, werden verschluckt. Nur Signaländerungen, die mindestens die Zeitspanne t überstehen, werden ideal verzögert. Auch VHDL kennt ideale und träge Verzögerung. Dies ist wichtig für die Simulation, da diese Verzögerungen in der Realität auftreten und deshalb auch modellierbar sein müssen. Kennt man die Verzögerungswerte der Technologie, in der man sein Design implementiert, kann man dies bei der Simulation berücksichtigen. In VHDL gibt es jedoch keine Laufzeitglieder, die Verzögerung wird durch Sprachkonstrukte bei der Signalzuweisung implementiert. Die Architektur eines AND-Gatters mit einer trägen Verzögerung von 10 Nanosekunden sieht so aus: Listing 2.1: AND mit Verzögerung architecture dataflow of AND gate i s begin c <= a and b after 10 ns ; end Dataflow ; Das Schlüsselwort after beschreibt eine träge Verzögerung. Für eine ideale Verzögerung sieht die Signalzuweisung dagegen wie folgt aus: Listing 2.2: Signalzuweisung bei einer idealen Verzögerung c <= transport a and b a f t e r 10 ns ;
15 Kapitel 3 Anmerkungen und Tipps ˆ carry generate sagt aus, wann ein Übertrag gebildet wird. ˆ carry propagate sagt aus, wann ein Übertrag weitegeleitet wird. 14
16 Kapitel 4 Vorbereitungsaufgaben Die folgenden Aufgaben dienen der Vorbereitung der Praktikumsaufgaben und sind teilweise Ausgangsbasis für eine VHDL-Implementierung. Bearbeiten Sie diese Aufgaben vor dem Praktikumstermin und dokumentieren Sie die Lösung schriftlich. Diese Lösungsdokumentation bildet den ersten Teil des Protokolls des Praktikumstermins und wird zu Beginn von den Tutoren eingesammelt. Aufgabe 1. Worin liegt der Unterschied zwischen Schaltnetzen und Schaltwerken? Aufgabe 2. Welche ist die kleinste Zahl, die einen Überlauf des 8-Bit-Carry-Ripple-Addierers verursacht, wenn sie zu sich selbst addiert wird? Aufgabe 3. Unter welchen Bedingungen, bezüglich der Eingabevektoren A und B, benötigt ein Carry- Ripple-Addierer die maximale Rechenzeit? Aufgabe 4. Was ist ein Hazard und welche Hazardarten haben Sie in der Vorlesung Hardwarearchitekturen und Rechensysteme kennengelernt? Aufgabe 5. Geben Sie die booleschen Ausdrücke für das Carry-generate c g und das Carry-propagate c p eines einzelnen Carry-Lookahead-fähigen Volladdierers an. Aufgabe 6. Geben Sie einen zweistufigen booleschen Ausdruck für das Carry-in aller Addierer und das Carry-out eines 4-Bit-Carry-Lookahead-Addierers an. Aufgabe 7. Erstellen Sie eine Tabelle mit der notwendigen Anzahl an Gattern für einen Carry- Ripple-Addierer und einen Carry-Lookahead-Addierer in Abhängigkeit von der Anzahl der zu addierenden Ziffern (1-4). Betrachten Sie hierzu einen Volladdierer als eigenständiges Gatter und gehen Sie davon aus, dass die verwendeten Volladdierer auch die Signale carry generate und carry propagate erzeugen. 15
17 Kapitel 5 Praktikumsaufgaben Die folgenden Aufgaben sind innerhalb des Praktikumtermins zu bearbeiten und die Lösung im zweiten Teil des Protokolls zu dokumentieren. Das Protokoll soll zu jeder Aufgabe die folgenden Fragen beantworten: ˆ Was war das gestellte Problem? ˆ Wie wurde das Problem gelöst? ˆ Was ist das Ergebnis? Zur Dokumentation der Problemlöung und der Darstellung der Ergebnisse gehören die erstellten VHDL-Beschreibungen und die Simulationsergebnisse in Form von Signalverläufen. Kommentieren Sie die VHDL-Beschreibungen und erläutern Sie ihr Design und die Ergebnisse. Beachten Sie dabei die gesonderten Anmerkungen zu jeder Aufgabe. Aufgabe 1. Legen Sie ein neues Projekt an und fügen Sie dem Projekt eine Kopie der Quelldateien vom Halb- und Volladdierer aus dem letzten Versuch hinzu. Erzeugen Sie für diese beiden Bausteine die zugehörigen Schaltsymbole. Erstellen Sie einen Carry-Ripple-Addierer mit 8 Bit mit Hilfe von Schemata. Fügen Sie dazu eine neue Datei vom Typ Schematic mit dem Namen carry ripple 8 Ihrem Projekt hinzu. Als Bausteine für den Addierer verwenden Sie Halb- und Volladdierer. Als Eingabe soll der Addierer zwei 8-Bit-Vektoren, und als Ausgabe einen 9-Bit-Vektor haben. Schreiben Sie die Stimuli zur Simulation der Schaltung in eine neue VHDL-Datei. Das benötigte Instanz-Template (Component-Block) des Carry-Ripple-Addierers erhalten Sie aus der Schemata-Datei (wie in Abschnitt2.1.1 beschrieben). Führen Sie bei der Simulation 16 Additionen aus, wobei insgesamt jeder 1-Bit-Volladdierer bzw. der Halbaddierer mindestens einmal ein Carry produziert. Für das Protokoll: Erläutern Sie, warum es nicht praktikabel ist, wie bisher alle möglichen Belegungen der Eingangssignale zu testen. Aufgabe 2. Versehen Sie die bereits konstruierten Voll- und Halbaddierer mit einer idealen Verzögerung von jeweils drei Nanosekunden. Wiederholen Sie anschließend die Simulation des Carry- Ripple-Addierers und beachten Sie die Unterschiede in den Simulationen. Unter welchen 16
18 KAPITEL 5. PRAKTIKUMSAUFGABEN 17 Bedingungen, bezüglich der Eingabevektoren A und B, erreicht ihr Addierer seine maximale Rechenzeit? Können Sie laufzeitbedingte Phänomene wie Hazards beobachten und wenn ja, erklären Sie um welche Hazardart es sich handelt? Aufgabe 3. Entwerfen Sie einen Carry-Lookahead-fähigen Volladdierer in VHDL (mit der Bezeichnung CLAVA) auf der Basis des schon entwickelten Volladdierers. Verwenden Sie die Variante ohne Verzögerung. Testen Sie Ihren Entwurf für alle möglichen Belegungen der Eingangssignale. Aufgabe 4. Erweitern Sie Ihr Projekt und entwerfen Sie einen 4-Bit-Carry-Lookahead-Addierer (ohne Schemata). Verknüpfen Sie dazu vier CLAVAs mit der Lookahead-Logik zu einem Carry-Lookahead-Addierer. Der Addierer soll zwei 4-Bit-Vektoren und ein zusätzliches Carry-Bit als Eingänge, einen 4-Bit-Vektor und das Carry-out-Bit als Ausgänge haben. Der Carry-Lookahead Generator (CLAG) steht als Quellcode (Entity der Schaltung (Abb.5.1)) auf der Praktikumswebseite zur Verfügung. Daher müssen Sie die Beschreibung nur vervollständigen. Testen Sie Ihre Schaltung mit 32 Testfällen. B3 A3 B2 A2 B1 A1 B0 A0 C3 C2 C1 VA VA VA VA g p g p g p g p C0 S3 S2 S1 S0 C4 g3 p3 g2 p2 g1 p1 g0 p0 C L A G C0 G P Abbildung 5.1: Ein 4-Bit-Carry-Lookahead Addierer Aufgabe 5. Versehen Sie jetzt die CLAVAs mit einer idealen Verzögerung von 3 ns, und alle anderen Gatter mit einer idealen Verzögerung von 1 ns. Behandeln Sie dabei, unabhängig von der Anzahl der Eingänge, alle Und- sowie Oder-Gatter gleich. Simulieren Sie die Schaltung erneut, und vergleichen Sie die Rechenzeit des Addierers mit der des Carry-Ripple- Addierers.
Praktikum Grundlagen von Hardwaresystemen Sommersemester 2009. Versuch 2: Multiplexer, Carry-Ripple- und Carry-Lookahead-Addierer
Praktikum Grundlagen von Hardwaresystemen Sommersemester 2009 Versuch 2: Multiplexer, Carry-Ripple- und Carry-Lookahead-Addierer 19. Februar 2009 Fachbereich 12: Informatik und Mathematik Institut für
MehrEntwurf und Simulation einfacher Logikelemente
Entwurf und Simulation einfacher Logikelemente Philipp Fischer 10. Dezember 2002 1 Inhaltsverzeichnis I Theoretische Grundlagen 3 Einleitung 3 Entwurf einer Schaltung 3 Entitys und Architectures.........................
MehrHardware Praktikum 2008
HaPra 2008 - Versuchsreihe 5 - ALU Hardware Praktikum 2008 Prof. Dr. H.-J. Wunderlich Dipl.-Inf. M. Imhof Dipl.-Inf. S. Holst Agenda Die HaPra-CPU Eine kleine Übersicht VHDL Projekt-Organisation Entwurf
MehrDarstellung eines 1-Bit seriellen Addierwerks mit VHDL. Tom Nagengast, Mathias Herbst IAV 07/09 Rudolf-Diesel-Fachschule für Techniker
Darstellung eines 1-Bit seriellen Addierwerks mit VHDL Tom Nagengast, Mathias Herbst IAV 07/09 Rudolf-Diesel-Fachschule für Techniker Inhalt: 1. Verwendete Tools 1.1 Simili 3.1 1.2 Tina 2. Vorgehensweise
Mehr2. Aufgabenblatt
Einführung in Computer Microsystems Sommersemester 2010 Wolfgang Heenes 2. Aufgabenblatt 28.04.2010 Aufgabe 1: Installation Xilinx ISE Als erstes muss die Entwicklungsumgebung ISE installiert werden. Die
MehrÜbungen zu Architektur Eingebetteter Systeme. Teil 1: Grundlagen. Blatt 5 1.1: VHDL 28./29.05.2009
Übungen zu Architektur Eingebetteter Systeme Blatt 5 28./29.05.2009 Teil 1: Grundlagen 1.1: VHDL Bei der Erstellung Ihres Softcore-Prozessors mit Hilfe des SOPC Builder hatten Sie bereits erste Erfahrungen
Mehr3 Arithmetische Schaltungen
. Schaltungselemente Arithmetische Schaltungen. Schaltungselemente Logikgatter Treiber; gibt am Ausgang denselben Logikpegel aus, der auch am Eingang anliegt Inverter; gibt am Ausgang den Logikpegel des
MehrIntegrierte Schaltungen
Integrierte Schaltungen Klassen von Chips: SSI (Small Scale Integrated) circuit: 1 bis 10 Gatter MSI (Medium Scale Integrated) circuit: 10 bis 100 Gatter LSI (Large Scale Integrated) circuit: 100 bis 100
MehrVersuch: D1 Gatter und Flipflops
Versuch: D1 Gatter und Flipflops Vorbemerkung Es ist nicht beabsichtigt, daß Sie einfach eine vorgegebene Versuchsanordnung abarbeiten. Sie sollen die hier angewendeten Zusammenhänge erkennen und verstehen.
Mehr5 Verarbeitungsschaltungen
5 Verarbeitungsschaltungen Folie 1 5 Verarbeitungsschaltungen Häufig genutzte Funktionen gibt es als fertige Bausteine zu kaufen. 5.1 Addierer logische Schaltungen zur Addition zweier Dualzahlen Alle Grundrechenarten
MehrSemestralklausur Einführung in Computer Microsystems
Semestralklausur Einführung in Computer Microsystems 07. Juli 2008 Dr.-Ing. Wolfgang Heenes Name (Nachname, Vorname) Matrikelnummer Unterschrift Prüfung Bitte ankreuzen Anzahl abgegebene Zusatzblätter:
MehrA.3. A.3 Spezielle Schaltnetze. 2002 Prof. Dr. Rainer Manthey Informatik II 1
Spezielle Schaltnetze Spezielle Schaltnetze 22 Prof. Dr. Rainer Manthey Informatik II Übersicht in diesem Abschnitt: : Vorstellung einiger wichtiger Bausteine vieler elektronischer Schaltungen, die sich
MehrArbeiten mit XILINX - ISE - WebPACK
FACHHOCHSCHULE KAISERSLAUTERN STANDORT ZWEIBRÜCKEN Informatik und Mikrosystemtechnik Dipl. Informatiker ( FH ) Stefan Konrath Stand: 07.08.2007 Arbeiten mit XILINX - ISE - WebPACK Neues FPGA-Projekt anlegen
MehrInformatik für Elektrotechnik und Informationstechnik
Informatik für Elektrotechnik und Informationstechnik Praktikum 1 Wintersemester 2013/14 1 Kennenlernen der Entwicklungsumgebung Netbeans Netbeans ist eine moderne Entwicklungsumgebung für mehrere Programmiersprachen,
MehrVHDL Synthese. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2009/2010
VHDL Synthese Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2009/2010 VHDL Synthese 1/36 2009-11-02 Inhalt Begriff Arten Kombinatorische
MehrWaveFormer Pro in Simulationsumgebungen mit ModelSim
EDV BERATUNGS- UND HANDELSGESELLSCHAFT WEDELER LANDSTR. 93 22559 HAMBURG TEl.: (040) 18980520 FAX: (040) 811037 Http://www.databit.de WaveFormer Pro in Simulationsumgebungen mit ModelSim WaveFormer Pro
MehrTutorial zur MAX+PLUS II Baseline Software von Altera
Tutorial zur MAX+PLUS II Baseline Software von Altera Im vorliegenden Tutorial werden Sie anhand des Entwurfes eines Halbaddierers die wichtigsten Funktionen und Befehle der MAX+PLUS II Baseline Software,
Mehr12. Tutorium Digitaltechnik und Entwurfsverfahren
12. Tutorium Digitaltechnik und Entwurfsverfahren Tutorium Nr. 13 Alexis Tobias Bernhard Fakultät für Informatik, KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft
Mehr1. Praktische Übung zur Vorlesung Technische Informatik I
Friedrich-Alexander-Universität Erlangen-Nürnberg Informatik 12 Am Weichselgarten 3 91058 Erlangen 1. Praktische Übung zur Vorlesung Technische Informatik I Aufgabe 1 (NAND-chaltfunktion) Es soll ein chalternetzwerk
MehrEinführung in die technische Informatik
Einführung in die technische Informatik Christopher Kruegel chris@auto.tuwien.ac.at http://www.auto.tuwien.ac.at/~chris VHDL VHDL Akronym für Very High-Speed Integrated Circuit Hardware Description Language
MehrEHP Einführung Projekt A
Volker Dörsing EHP Einführung Projekt A email: doersing@uni-jena.de praktische Übung www: http://users.minet.uni-jena.de/~ehp-head Vorbereitung, Durchführung, Kolloquium Infos zur Veranstaltung, Versuchsanleitung
MehrÜbungsblatt 8 Lösungen:
Übungsblatt 8 Lösungen: Aufgabe 71: VHDL Halbaddierer Schnittstellenbeschreibung und Modellbeschreibung(Verhaltensmodell) eines Halbaddierers: ENTITY halbaddierer IS GENERIC (delay: TIME := 10 ns); PORT
Mehr5.2 Endliche Automaten
5.2 Endliche Automaten 129 5.1.6 Kippstufen Flip-Flops werden auch als bistabile Kippstufen bezeichnet. Bistabil meint, dass beide Kippwerte, also 0 und 1 stabil sind. Diese Bezeichnung legt nahe, dass
MehrVerknüpfen & Einbetten von Daten
Verknüpfen & Einbetten von Daten In Office haben Sie die Möglichkeit, Daten in mehreren Anwendungen gemeinsam zu nutzen. Dies geschieht entweder durch Verknüpfen oder durch Einbetten von Objekten (Diagramme,
MehrEine Logikschaltung zur Addition zweier Zahlen
Eine Logikschaltung zur Addition zweier Zahlen Grundlegender Ansatz für die Umsetzung arithmetischer Operationen als elektronische Schaltung ist die Darstellung von Zahlen im Binärsystem. Eine Logikschaltung
MehrRechnerstrukturen Winter 2015 4. WICHTIGE SCHALTNETZE. (c) Peter Sturm, University of Trier 1
4. WICHTIGE SCHALTNETZE (c) Peter Sturm, University of Trier 1 Wichtige Schaltnetze Häufig verwendete Grundfunktionen Umwandeln (Decoder) Verteilen (Multiplexer) und Zusammenfassen (Demultiplexer) Arithmetisch-
MehrGrundlagen der Digitaltechnik GD. Aufgaben und Musterlösungen
DIGITALTECHNIK GD KLAUSUR VOM 19. 3. 2014 AUFGABEN UND MUSTERLÖSUNGEN SEITE 1 VON 9 Name: FH Dortmund Matr.-Nr.: FB Informations- und Elektrotechnik Grundlagen der Digitaltechnik GD Klausur vom 19. 3.
MehrHaPra 2007 - Versuchsreihe 4 - Aufbau eines Volladdierers. Aufbau eines Volladdierers mit diskreten Bausteinen
HaPra 2007 - Versuchsreihe 4 - Aufbau eines Volladdierers Versuchsreihe 4 Aufbau eines Volladdierers Aufbau eines Volladdierers Aufbau eines Volladdierers mit diskreten Bausteinen Aufbau eines Volladdierers
MehrCls. Der Aufbau der Schaltung geschieht mit dem HWPRAK-Altera-Board, das in diesem Versuch nun aus den folgenden Komponenten besteht:
9 Versuch Nr. 7 9.1 Anmerkungen zum Versuch Nr. 7 In den letzten drei Versuchen haben Sie die wichtigsten Bestandteile eines Rechners kennen gelernt, in der Software MAX+PlusII eingegeben und in den Baustein
MehrArbeitsblatt Logische Verknüpfungen Schaltnetzsynthese
Einleitung Zur Aktivitätsanzeige der 3 Gehäuselüfter (Signale a - c) eines PC-Systems soll eine Logikschaltung entwickelt werden, die über drei Signalleuchten (LEDs) anzeigt, ob ein beliebiger (LED1 x),
MehrZahlendarstellungen und Rechnerarithmetik*
Zahlendarstellungen und Rechnerarithmetik* 1. Darstellung positiver ganzer Zahlen 2. Darstellung negativer ganzer Zahlen 3. Brüche und Festkommazahlen 4. binäre Addition 5. binäre Subtraktion *Die Folien
MehrDigitalelektronik. Philipp Fischer. 9. Dezember 2002
Digitalelektronik Philipp Fischer 9. Dezember 2002 1 Inhaltsverzeichnis Einfache TTL-Schaltungen 4 EOR-Logik 5 Realisation verschiedener Logiken 5 Addierer 6 Parity-Check 6 Multiplexer 7 Basis Flip-Flop
Mehrzugehöriger Text bei Oberschelp/Vossen: 2.1-2.3
Spezielle Schaltnetze Übersicht in diesem Abschnitt: Vorstellung einiger wichtiger Bausteine vieler elektronischer Schaltungen, die sich aus mehreren Gattern zusammensetzen ("spezielle Schaltnetze") und
MehrVerwendet man zur Darstellung nur binäre Elemente ( bis lat.: zweimal) so spricht man von binärer Digitaltechnik.
Kursleiter : W. Zimmer 1/24 Digitale Darstellung von Größen Eine Meßgröße ist digital, wenn sie in ihrem Wertebereich nur eine endliche Anzahl von Werten annehmen kann, also "abzählbar" ist. Digital kommt
MehrErste praktische Übung zur Vorlesung Grundlagen der Technischen Informatik
Lehrstuhl für Informatik Cauerstraße 11 91058 Erlangen TECHNISCHE FAKULTÄT Erste praktische Übung zur Vorlesung Grundlagen der Technischen Informatik Ziel dieser praktischen Übung ist es, einen Taschenrechner
MehrArbeitsblatt 5 EAD II NetBeans
Arbeitsblatt 5 EAD II NetBeans Graphische Oberfläche für Uhrenanzeige mit NetBeans Für die Einführung in die Verwendung von NetBeans erstellen wir die graphische Oberfläche für die Uhr nun mit NetBeans.
MehrGAL 16V8. 4. Laboreinheit - Hardwarepraktikum SS 2002 VCC / +5V. Eingang / Clock. 8 konfigurierbare Ausgangszellen. 8 Eingänge GND / 0V.
1. Versuch Programmierbare Logik 4. Laboreinheit - Hardwarepraktikum SS 2002 Am Beispiel des GAL16V8 und eines GAL Development Systems werden die Möglichkeiten und Einsatzgebiete von programmierbare Logikbausteine
MehrInhaltsverzeichnis Vorlesung VHDL, HW/SW-Codesign"
Inhaltsverzeichnis Vorlesung VHDL, HW/SW-Codesign" 1 Einführung... 1-1 2 VHDL Grundlagen... 2-1 2.1 Allgemeines... 2-1 2.2 Aufbau eines VHDL-Modells...2-7 VHDL Design-Einheiten Überblick...2-10 Programmerstellung...
MehrII. Grundlagen der Programmierung
II. Grundlagen der Programmierung II.1. Zahlenssteme und elementare Logik 1.1. Zahlenssteme 1.1.1. Ganze Zahlen Ganze Zahlen werden im Dezimalsstem als Folge von Ziffern 0, 1,..., 9 dargestellt, z.b. 123
MehrEinstellige binäre Addierschaltung (Addierer)
VHDL Addierer 1 Einstellige binäre Addierschaltung (Addierer) Schnittstelle: Ports mit Modus IN bzw. OUT Signale Funktionsnetz: Ports, Funktionsblöcke, Verbindungen Signale für Ports und Verbindungen VHDL
MehrPraktikum Systementwurf mit VHDL HDL Design Lab
Praktikum Systementwurf mit VHDL HDL Design Lab Inhalt Kryptographie - Aufgaben VHDL - Konzepte Beispiel: 16 bit XOR Kryptographie - Aufgaben Geheimhaltung Integrität Authentifizierung Verbindlichkeit
MehrVHDL Einleitung. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010
VHDL Einleitung Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010 VHDL Einleitung 1/17 2010-04-14 Inhalt Entwurfsebenen und -sichten
MehrEine blinkende LED mit Xilinx ISE 13: das Hello World! der Hardware.
Tutorial Xilinx ISE13 Lothar Miller 12/2011 Seite 1 Eine blinkende LED mit Xilinx ISE 13: das Hello World! der Hardware. Das hier ist eine Schritt-für-Schritt Anleitung, in der gezeigt wird, wie mit Xilinx
Mehr2. Einführung in VHDL
2. Einführung in VHDL Programm für heute: Motivation für eine Hardwarebeschreibungssprache Aufbau einer VHDL-Beschreibung Signale Zuweisungen Wertebereich Schnittstellen Entity und Architecture Hardwareanalogie
MehrProtokoll zum Praktikum des Moduls Technische Informatik an der JLU Gießen
Protokoll zum Praktikum des Moduls Technische Informatik an der JLU Gießen Technische Informatik Versuch 2 Julian Bergmann, Dennis Getzkow 8. Juni 203 Versuch 2 Einführung Im Versuch 2 sollte sich mit
MehrEclipse Tutorial.doc
Berner Fachhochschule Hochschule für Technik und Informatik, HTI Fachbereich Elektro- und Kommunikationstechnik Labor für Technische Informatik Eclipse Tutorial 2005, HTI Burgdorf R. Weber Dateiname: Eclipse
MehrGrundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur [CS3100.010] Wintersemester 2014/15 Heiko Falk Institut für Eingebettete Systeme/Echtzeitsysteme Ingenieurwissenschaften und Informatik Universität Ulm Kapitel 5 Rechnerarithmetik
MehrLogik (Teschl/Teschl 1.1 und 1.3)
Logik (Teschl/Teschl 1.1 und 1.3) Eine Aussage ist ein Satz, von dem man eindeutig entscheiden kann, ob er wahr (true, = 1) oder falsch (false, = 0) ist. Beispiele a: 1 + 1 = 2 b: Darmstadt liegt in Bayern.
MehrOutline Simulation Design-Richtlinien. VHDL Einführung 2. Marc Reichenbach. Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 05/14
VHDL Einführung 2 Marc Reichenbach Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 05/14 1 / 37 Gliederung Simulation und Testbench Design-Richtlinien 2 / 37 Simulation und Testbench vor
MehrKurzanleitungen. Exabis E-Portfolio
Kurzanleitungen Exabis E-Portfolio Inhalt 1 Allgemeines... 2 2 Block exabis eportfolio hinzufügen... 2 3 Exabis E-Portfolio... 3 3.1 Informationen... 3 3.2 Mein Portfolio... 3 3.3 Views... 4 3.4 Export/Import...
MehrBeschreibung für Import der Protokolldaten nach Microsoft Excel
Beschreibung für Import der Protokolldaten nach Microsoft Excel Revision 1.0 1. Allgemeines Für die DerbyControl Messanlage gibt es Protokollierungsfunktion der Messdaten. Diese Messdaten werden im Programmverzeichnis
MehrHARDWARE-PRAKTIKUM. Versuch L-1. Schaltnetze. Fachbereich Informatik. Universität Kaiserslautern
HARDWARE-PRAKTIKUM Versuch L-1 Schaltnetze Fachbereich Informatik Universität Kaiserslautern Seite 2 Versuch L-1 Versuch L-1 Dieser Versuch behandelt einfache Schaltnetze, die mit Hilfe von PALs aufgebaut
MehrAnleitung Laborpraktikum VLSI-Technik: Versuch 3 / Verhalten des realen IC
Anleitung Laborpraktikum VLSI-Technik: Versuch 3 / Verhalten des realen IC Inhalt 1. Einleitung... 1 2. Erstellen eines Inverters... 1 3. Erstellen eines Blockes / Modules... 14 4. Bau eines komplexen
MehrMicrosoft PowerPoint 2016 Abschnitte
Hochschulrechenzentrum Justus-Liebig-Universität Gießen Microsoft PowerPoint 2016 Abschnitte Abschnitte in PowerPoint 2016 Seite 1 von 5 Inhaltsverzeichnis Einleitung... 2 Die Präsentation in Abschnitte
MehrN Bit binäre Zahlen (signed)
N Bit binäre Zahlen (signed) n Bit Darstellung ist ein Fenster auf die ersten n Stellen der Binär Zahl 0000000000000000000000000000000000000000000000000110 = 6 1111111111111111111111111111111111111111111111111101
MehrInhalt. Einleitung... 11
Inhalt Einleitung............................... 11 1 Kurze Einführung in die Grundlagen der digitalen Elektronik........................ 12 1.1 Was versteht man unter analog und was unter digital?....
MehrTECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl
MehrDesign Compiler. VHDL Kurzbeschreibung und in dem SYNOPSYS
Werkzeuge : SYNOPSYS Design-Vision Design-Kits : AMS Hit-Kit designsetup : syn ams A. Mäder Diese Anleitung beschreibt die Synthese mit den SYNOPSYS Werkzeugen: Wegen der vielfältigen Möglichkeiten in
MehrDie Erinnerungsfunktion in DokuExpert.net
in DokuExpert.net buchner documentation GmbH Lise-Meitner-Straße 1-7 D-24223 Schwentinental Tel 04307/81190 Fax 04307/811999 www.buchner.de Inhaltsverzeichnis 1. SINN UND ZWECK...3 2. ERINNERUNGEN ANLEGEN...3
MehrMicrosoft Word 2016 Nächste Seitenzahl
Hochschulrechenzentrum Justus-Liebig-Universität Gießen Microsoft Word 2016 Nächste Seitenzahl Nächste Seitenzahl in Word 2016 Seite 1 von 5 Inhaltsverzeichnis Grundlegende Idee... 2 Nächste Seitenzahl
MehrBeispiele zu den Verknüpfungs-Technologien-5.3.0
5.6.4. Beispiele zu den Verknüpfungs-Technologien-5.3.0 5.6.4. Beispiele zu den Verknüpfungs-Technologien Beispiel 1: Direkte Verknüpfungs-Technologie Wenn Sie diese Verknüpfungs-Technologie zwischen einer
MehrDIGITALTECHNIK 08 FREQUENZ-ZÄHLER
Seite 1 von 15 DIGITALTECHNIK 08 FREQUENZ-ZÄHLER Inhalt Seite 2 von 15 1 FREQUENZ-ZÄHLER... 3 1.1 ÜBERSICHT... 3 1.2 EINLEITUNG... 4 2 ASYNCHRONZÄHLER... 5 2.1 VORWÄRTSZÄHLER... 5 2.2 RÜCKWÄRTSZÄHLER...
MehrMusterlösung 1. Mikroprozessortechnik und Eingebettete Systeme 1 WS2015/2016
Musterlösung 1 Mikroprozessortechnik und Eingebettete Systeme 1 WS2015/2016 Hinweis: Die folgenden Aufgaben erheben nicht den Anspruch, eine tiefergehende Kenntnis zu vermitteln; sie sollen lediglich den
MehrEin Projekt der. Aktive Audioarbeit. "Sprechende Bilder" basierend auf HTML5
Ein Projekt der Durchgeführt durch das Aktive Audioarbeit "Sprechende Bilder" basierend auf HTML5 Kurzbeschreibung: Sprechende Bilder können nicht nur mit Powerpoint oder OpenOffice sondern auch direkt
MehrRechnerarchitektur und Betriebssysteme (CS201): Architektur, ALU, Flip-Flop
Rechnerarchitektur und Betriebssysteme (CS201): Architektur, ALU, Flip-Flop 17. September 2013 Prof. Dr. Christian Tschudin Departement Mathematik und Informatik, Universität Basel Uebersicht Ausgewählte
MehrKlausur zur Vorlesung
Prof. Dr. Franz J. Rammig Paderborn, 2..2001 C. Böke Klausur zur Vorlesung "Grundlagen der technischen Informatik" und "Grundlagen der Rechnerarchitektur" Sommersemester 2001 1. Teil: GTI Der erste Teil
MehrBeispiel: ein 2:1 MUX erzeugt einen statischen Schaltungshazard (Logikhazard)
Seite 1 Sommersemester 2016 Hazards Beispiel: ein 2:1 MUX erzeugt einen statischen Schaltungshazard (Logikhazard) x 1 x 0 s U & 1 U 0 s & 1 v ³1 Dt 2Dt 2Dt y t1 Eingang schaltet s=0 t1 + Δt s schaltet
MehrAsynchrone Schaltungen
Asynchrone Schaltungen Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2013 Asynchrone Schaltungen 1/25 2013/07/18 Asynchrone Schaltungen
MehrWintersemester 2001/2002. Hardwarepraktikum. Versuch 4: Sequentielle Systeme 1. - Toralf Zemlin - Swen Steinmann - Sebastian Neubert
Hardwarepraktikum Wintersemester 2001/2002 Versuch 4: Sequentielle Systeme 1 - Toralf Zemlin - Swen Steinmann - Sebastian Neubert Aufgabenstellung: 2.1. Untersuchen Sie theoretisch und praktisch die Wirkungsweise
MehrEntwurf und Verifikation digitaler Systeme mit VHDL
Entwurf und Verifikation digitaler Systeme mit VHDL Wolfgang Günther Infineon AG CL DAT DF LD V guenther@informatik.uni freiburg.de, wolfgang.guenther@infineon.com Dr. Wolfgang Günther Einleitung 2 Inhalt
MehrBlogs In Mahara. Blogs In Mahara. Einen Blog erstellen
Einen Blog erstellen Ein Blog ist ein Web-Tagebuch. Ihre regelmässigen Einträge (Blog-Postings) können Sie mit Bildern oder Dateien anreichern und im Editor mit verschiedenen Formatierungen gestalten.
Mehr3 Rechnen und Schaltnetze
3 Rechnen und Schaltnetze Arithmetik, Logik, Register Taschenrechner rste Prozessoren (z.b. Intel 4004) waren für reine Rechenaufgaben ausgelegt 4 4-Bit Register 4-Bit Datenbus 4 Kbyte Speicher 60000 Befehle/s
MehrPraktikum Grundlagen der Elektronik
Praktikum Grundlagen der Elektronik Versuch EP 7 Digitale Grundschaltungen Institut für Festkörperelektronik Kirchhoff - Bau K1084 Die Versuchsanleitung umfasst 7 Seiten Stand 2006 Versuchsziele: Festigung
MehrArray-Zuweisungen. Array-Zuweisungen können über die Position, den Namen oder gemischt erfolgen.
Array-Zuweisungen Array-Zuweisungen können über die Position, den Namen oder gemischt erfolgen. Ausschnitte (slices) werden über die Indizes gebildet. Mehrdimensionale Arrays Mehrdimensionale Arrays werden
MehrRoad Account Maut Control - Version 1.60
Road Account Maut Control - Version 1.60 Inhalt: 1 Einleitung... 2 2 Technische Voraussetzungen... 3 3 Funktionsbeschreibung... 4 3.1 Reiter Road Account... 4 3.1.1 Datei öffnen... 4 3.1.2 Wiederherstellen...
MehrAnalog- und Digitalelektronik
Willkommen zur Prüfung: Analog- und Digitalelektronik Name: Vorname: Matrikelnummer: Allgemeine Hinweise: Diese Klausur umfasst 7 n. Sie haben 90 Minuten Zeit, um die folgenden Aufgaben zu bearbeiten.
MehrRechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 14/15 Prof. Dr Jian-Jia Chen Dr. Lars Hildebrand Fakultät für Informatik Technische Universität Dortmund lars.hildebrand@tu-.de http://ls1-www.cs.tu-.de Übersicht
MehrVariablen in MATLAB. Unterschiede zur Mathematik: Symbolisches und numerisches Rechnen. Skriptdateien. for-schleifen.
Variablen in MATLAB. Unterschiede zur Mathematik: Symbolisches und numerisches Rechnen. Skriptdateien. for-schleifen. Wir wollen uns heute dem Thema Variablen widmen und uns damit beschäftigen, wie sich
Mehrvbulletin 5 Connect Kurzanleitung (ver 1.0) Erstellt und gewartet von Internet Brands Übersetzung: Dominic Schlatter
vbulletin 5 Connect Kurzanleitung (ver 1.0) Erstellt und gewartet von Internet Brands Übersetzung: Dominic Schlatter 1 Einleitung Gratulation! Sie haben nun erfolgreich vbulletin installiert. Falls Sie
MehrC:\WINNT\System32 ist der Pfad der zur Datei calc.exe führt. Diese Datei enthält das Rechner - Programm. Klicke jetzt auf Abbrechen.
. Das Programm- Icon Auf dem Desktop deines Computers siehst du Symbolbildchen (Icons), z.b. das Icon des Programms Rechner : Klicke mit der rechten Maustaste auf das Icon: Du siehst dann folgendes Bild:
Mehr9 Multiplexer und Code-Umsetzer
9 9 Multiplexer und Code-Umsetzer In diesem Kapitel werden zwei Standard-Bauelemente, nämlich Multiplexer und Code- Umsetzer, vorgestellt. Diese Bausteine sind für eine Reihe von Anwendungen, wie zum Beispiel
MehrAudaNet 19.1 AudaPad Web
AudaNet 19.1 AudaPad Web Release-Notes Druckmodul (Ablösung HTML-Druck ) Stand: 15.09.2011 www.solerainc.com Geschäftsführer: Werner von Hebel UStr.Id-Nr.: DE 126 016 577 Steuer-Nr.: 335 5702 4288 Amtsgericht
MehrFH Jena Prüfungsaufgaben Prof. Giesecke FB ET/IT Binäre Rechenoperationen WS 09/10
FB ET/IT Binäre Rechenoperationen WS 9/ Name, Vorname: Matr.-Nr.: Zugelassene Hilfsmittel: beliebiger Taschenrechner eine selbst erstellte Formelsammlung Wichtige Hinweise: Ausführungen, Notizen und Lösungen
MehrRechnerarithmetik. Vorlesung im Sommersemester 2008. Eberhard Zehendner. FSU Jena. Thema: Ripple-Carry- und Carry-Skip-Addierer
Rechnerarithmetik Vorlesung im Sommersemester 2008 Eberhard Zehendner FSU Jena Thema: Ripple-Carry- und Carry-Skip-Addierer Eberhard Zehendner (FSU Jena) Rechnerarithmetik Ripple-Carry- und Carry-Skip-Addierer
MehrFreeQDA. Eine freie Software zur Analyse qualitativer Forschungsdaten. Anleitung. von Jörg große Schlarmann. und Dirk Kitscha
FreeQDA Eine freie Software zur Analyse qualitativer Forschungsdaten Anleitung von Jörg große Schlarmann und Dirk Kitscha Version vom 1. April 2011 Über FreeQDA FreeQDA ist ein freies open-source Softwareprojekt
MehrEinführung in Automation Studio
Einführung in Automation Studio Übungsziel: Der links abgebildete Stromlaufplan soll mit einer SPS realisiert werden und mit Automation Studio programmiert werden. Es soll ein Softwareobjekt Logik_1 in
MehrSCHNELLEINSTIEG ZUM TOOL NODEBUILDER
Fakultät Informatik, Institut für Angewandte Informatik, Professur Technische Informationssysteme SCHNELLEINSTIEG ZUM TOOL NODEBUILDER Betreuer: Dipl.-Ing. A. Cemal Özlük Dipl.-Inf. Uwe Ryssel ALLGEMEINE
MehrAnleitung zu ChipScope Pro
Anleitung zu ChipScope Pro Das von Xilinx gelieferte Tool ChipScope Pro erlaubt die Implementierung eines Logic Analysator Kerns auf dem Spartan III Baustein. 1.1 Erstellen eines Logic Analysator Kerns
MehrKapitel 4 Schaltungen mit Delays (Schaltwerke) Literatur: Oberschelp/Vossen, Kapitel 4. Kapitel 4: Schaltungen mit Delays Seite 1
Kapitel 4 Schaltungen mit Delays (Schaltwerke) Literatur: Oberschelp/Vossen, Kapitel 4 Kapitel 4: Schaltungen mit Delays Seite 1 Schaltungen mit Delays Inhaltsverzeichnis 4.1 Einführung 4.2 Addierwerke
MehrMartin V. Künzli Marcel Meli. Vom Gatter zu VHDL. Eine Einführung in die Digitaltechnik. : iasms!wil5i-8sb*l!f. 3. Auflage. zh aw
Martin V. Künzli Marcel Meli Vom Gatter zu VHDL Eine Einführung in die Digitaltechnik : iasms!wil5i-8sb*l!f 3. Auflage zh aw Inhaltsverzeichnis 1. Begriffe und Definitionen 1 1.1 Logische Zustände 1 1.2
MehrEinführung (1) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München
Einführung (1) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (2) Architektur des Haswell- Prozessors (aus c t) Einführung
MehrVersuch P1-63 Schaltlogik Vorbereitung
Versuch P1-63 Schaltlogik Vorbereitung Gruppe Mo-19 Yannick Augenstein Versuchsdurchführung: 16. Januar 2012 1 Inhaltsverzeichnis Einführung 3 1 Grundschaltungen 3 1.1 AND.......................................
MehrStrommarktoptimierter Betrieb eines Stromspeichers
Strommarktoptimierter Betrieb eines Stromspeichers 1. Einleitung 2. Definition eines Strommarktes 3. Definition von Stromspeichern 4. Analyse der Ergebnisse 5. Anhang: Datenimport aus einer Tabelle in
MehrSchaltwerke Schaltwerk
Schaltwerke Bisher habe wir uns nur mit Schaltnetzen befasst, also Schaltungen aus Gattern, die die Ausgaben als eine Funktion der Eingaben unmittelbar (durch Schaltvorgänge) berechnen. Diese Schaltnetze
MehrElectronic Design Automation (EDA) Register-Transfer-Synthese
Electronic Design Automation (EDA) Register-Transfer-Synthese Überblick digitale Synthese Register-Transfer-Synthese Makrozellgenerator Beispiel Addierer (1)... (2)... (3)... (4) Beispiel Speicher Synthese
MehrAnleitung zum Einbinden von Videodateien in OPAL-Kurse
Anleitung zum Einbinden von Videodateien in OPAL-Kurse Erstellen Sie wie gewohnt Ihren OPAL-Kurs. Sie haben nun 4 Möglichkeiten, um Audiodateien im Kurs anzubieten: 1. Bereitstellen als Podcast über Baustein
MehrBENUTZERANWEISUNGEN FÜR MEHRSPRACHIGE CD-ROMs Inhaltsverzeichnis Inhaltsverzeichnis...1 1. Allgemein...2 2. Symbolleiste von Adobe Acrobat Reader...2 3. Bildschirm für Sprachauswahl...3 3.1. Auswählen
MehrWillkommen. Programmierung (MGP) von FPGAs. zur Präsentation
Willkommen zur Präsentation Modulare Grafische Programmierung (MGP) von FPGAs Dr.-Ing. J. Pospiech AVT GmbH Ilmenau Am Hammergrund 1 98693 Ilmenau Tel: +49 (0)3677 / 64 79 0 Fax: +49 (0)3677 / 64 79 69
Mehr7 Datenaustausch. Datenaustausch. Ziele dieses Kapitels. A Sie verschaffen sich einen Überblick über OLE. A Sie verknüpfen Objekte.
7 Datenaustausch Ziele dieses Kapitels A Sie verschaffen sich einen Überblick über OLE. A Sie verknüpfen Objekte. A Sie betten Objekte ein. Microsoft Office Excel 2003 Aufbau - 133 - 7.1 Überblick OLE
MehrDrücken Sie (später) bei Speichere Änderungen in der Bibliothek default? auf Nein.
Kapitel 5 Ein Schieberegister besteht aus einer linearen Anordnung von Flipflops, die so miteinander verschaltet sind, dass jedes Flipflop den Zustand seines Vorgängers übernimmt und seinen eigenen Zustand
Mehr