VHDL - Technologische Grundlagen

Größe: px
Ab Seite anzeigen:

Download "VHDL - Technologische Grundlagen"

Transkript

1 VHDL - Technologische Grundlagen Marc Reichenbach und Michael Schmidt Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg / 48

2 Gliederung Technologien Programmierbare Logikbausteine FPGA - Field Programmable Gate Array Einordnung von FPGAs und ASICs 2 / 48

3 Technologien Inhalt Vorstellung von Technologien mit denen Speicherverhalten oder z.b. das Setzen von Verbindungsleitungen realisiert werden kann 3 / 48

4 Antifuse irreversible Programmiertechnik Antifuse in unprogrammiertem Zustand sehr hochohmig Verbindung durch Programmierung hergestellt ONO: Spannungsimpuls (ca V), Problem: gleiche Ebene wie Transistoren Metall-Metall: platzsparender (zw. Metallebenen) 4 / 48

5 Antifuse Vorteile: geringer Platzbedarf, nicht flüchtig, immun gegen Störeinflüsse Nachteile: nur einmal programmierbar ungeeignet für Prototyping, Einsatz in Serienfertigung Gegenteil Fuses in unprogrammiertem Zustand leitend Verbindungen durch Programmierung zerstört Actel verwendete z.b. Antifuses für FPGAs nur zirka 2% der Verbindungen müssen gesetzt werden kürzere Programmierzeiten 5 / 48

6 EPROM Transistor mit Floating Gate Schwellspannung kann auf 2 Werte gesetzt werden Programmierung durch hohe Spannung zwischen Gate und Source/Substrat sowie Drain und Source/Substrat Elektronen im Kanal stark beschleunigt (hot electrons) durch Gate-Spannung schlüpfen einige Elektronen ins FG 6 / 48

7 EPROM Vorgang ist selbstlimitierend aufgeladenes FG verringert Gate-Source-Spannung Wirkung: mit aufgeladenem FG kann Transistor bei normaler Gatespannung (5V) nicht durchschalten Löschen: Bestrahlung mit UV-Licht Nachteil: dauert lange (20 min), IC in spezielles Löschgerät, Löschung nicht vollständig möglich (es bleiben Elektr. zurück) 7 / 48

8 EPROM-Speicherzelle durch FG zwei Schwellspannungen U th1 und U th2 einstellbar WL ausgewählt, dann Spannung U WL am Gate Verhalten: FG gelöscht U th1 < U WL 0 an Leseverstärker (Bitladung nach Precharge entladen) FG geladen U th2 > U WL 1 an Leseverstärker (Precharge nicht entladen) 8 / 48

9 EEPROM Vorteil gegenüber EPROM: elektrisches Löschen FLOTOX-Transistor (Floating Gate Tunneling Oxide) mit zusätzlichem Select Transistor Injektor im Drain-Bereich des FLOTOX-Transistors vor Programmierung muss Löschung erfolgen FG wird durch hohe Spannung zwischen Gate und Drain durch einen Tunnelstrom aufgeladen U th2 wird eingestellt 9 / 48

10 EEPROM nach Löschen liefern die Zellen eine 1 beim Auslesen Programmierung: Control Gate auf 0V gesetzt, Select Gate aktiviert, Source Schalter deaktiviert 14V an Bitleitung FG wird entladen U th1 (log. 0 ) 0V an Bitleitung FG wird nicht entladen U th2 (log. 1 ) 10 / 48

11 EEPROM-Speicherzellen Auslesen: erfolgt wortweise über WL und Auswahl-Transistor WL wird aktiviert, somit auch der Auswahl-Transistor der die Control Gates steuert FG geladen (log. 1 ), dann bleibt die 1 auf BL erhalten FG entladen (log. 0 ) dann wird BL entladen Wenn FG entladen (log. 0 ), dann ist FLOTOX-Trans. selbstleitend (U th1 < 0V ) deshalb ist der Select-Transistor notwendig 11 / 48

12 EEPROM-Speicherzellen Speicherdichte geringer als bei EPROM (2 Transistorzelle, Auswahltransistoren,...) es sind aber mehr Lösch-/Programmierzyklen möglich Datenhaltung um die 10 Jahre, aber anfällig gegen Strahlung Flash-Speicherzellen vereinigen Vorteile von EPROMs und EEPROMs nur 1-Transistorzelle, die elektr. löschbar ist "Flash": blockweises, schnelles Löschen bekannteste Technologie ist die ETOX-Zelle (Intel) 12 / 48

13 SRAM-Zelle U dd Q M3 M2 M5 Q M6 Realisierung mit Transistoren (evtl. Widerstände) flüchtig bistabile Kippglieder Latch-Funktion mit zwei kreuzgekoppelten Invertern 13 / 48

14 6-Transistorzelle SRAM-Transistorzellen Vorteile: hohe Störsicherheit, geringer Stromverbrauch Nachteil: hoher Platzbedarf 5-Transistorzelle Vorteile: weniger Platzbedarf, geringer Stromverbrauch Nachteil: geringere Störsicherheit, kein Differenzsignal 14 / 48

15 4-Transistorzelle zwei der Transistoren durch Widerstände ersetzt Vorteile: 1/3 kleiner als 6-Transistor-Zelle Nachteil: Ruhestrom der um Faktor größer ist Einsatz häufig 6-Transistorzelle, wegen niedriger Ruhestromaufnahme und hoher Störsicherheit Ausnahmen: hohe bis höchste Speicherdichte ist gefragt 15 / 48

16 Programmierbare Logikbausteine Inhalt Welche programmierbaren Logikbausteine gab es vor dem FPGA? Übersicht SPLD (Simple Programmable Logic Device) PLA (Programmable Logic Array) PAL (Programmable Array Logic) CPLD (Complex Programmable Logic Device) 16 / 48

17 PLA - Programmable Logic Array zur Umsetzung von booleschen Funktionen in disjunktiver Normalform (DNF), z.b. y = (a b) ( a b) PLAs bestehen aus einer UND- und einer ODER-Matrix beide Matrizen programmierbar UND-Matrix: beliebige Konjunktionen (Produktterme) negierter und nicht-negierter Eingänge ODER-Matrix verknüpft Produktterme zur DNF 17 / 48

18 PLA - Programmable Logic Array Abbildung vereinfacht dargestellt real soviele Leitungen in AND-/OR-Gatter wie Eingänge vorhanden sind Welche Funktionen werden hier realisiert? 18 / 48

19 PLA - Programmable Logic Array Lösung: y 0 = ( a 1 a 0 ) (a 1 a 0 ) y 1 = (a 1 a 0 ) 19 / 48

20 PLA - Programmable Logic Array PALs verwenden nur eine programmierbare UND-Matrix Nachteile: Produktterme nur einmalig verwendbar und Anzahl pro Ausgang beschränkt Vorteile: geringerer Platzbedarf, kürzere Verzögerungszeiten (heute im Nanosekundenbereich) Einsatz: Decoder, Schaltwerke 20 / 48

21 CPLD - Complex Programmable Logic Device entwickelt für komplexere Funktionen Idee: mehrere PLA-, PAL-Strukturen auf einem Chip anordnen diese mit zentraler Schaltmatrix verbinden Beispiel: Xilinx XC9500 CPLD benutzt Flash-Technologie zur Programmierung bestehen aus mehreren Function Blocks (PAL-Funktionsblöcke, 2-16 Stck.) einer Switch Matrix I/O Blocks, die mit Switch Matrix gekoppelt sind 21 / 48

22 Xilinx XC9500 CPLD 22 / 48

23 Xilinx XC9500 CPLD Function Block 36 Eingänge, 16 Ausgänge, 90 Produktterme Produktterme können auf 18 Makrozellen geschaltet werden Makrozelle enthält ein Flip-Flop ein "Product Term Allocator"(nur 5 Terme fest zugeordnet) Takt, sowie Reset können global oder lokal erzeugt werden Flip-Flop umgehen für kombinatorische Funktion Rückkopplungen ohne Switch Matrix möglich, für schnelle Zähler (bis zu 100 MHz) Einsatzgebiete CPLD schnelle, steuerflussorientierte Anwendungen (Schaltwerke, Zähler, Decoder) 23 / 48

24 Makrozelle Xilinx XC9500 CPLD 24 / 48

25 FPGA - Field Programmable Gate Array Übersicht Prinzipieller Aufbau Eigenschaften und Einsatzgebiete FPGA zur Vorlesung - Spartan3E-1200 Trends der FPGA-Entwicklung Hersteller und Typen 25 / 48

26 Prinzipieller Aufbau Basiszellen haben geringere Komplexität als bei CPLD (feingranular) sind in regelmäßiger Feldstruktur auf dem Chip angeordnet 26 / 48

27 Prinzipieller Aufbau Konfigurationsspeicher bestimmt Funktionalität der Verbindungen Logikzellen Realisierung mit SRAM, Antifuse, / 48

28 Prinzipieller Aufbau segmentierte Verbindungsstruktur mit horz./vert. Kanälen (keine zentralen Schaltmatrizen) Basiszelle: CLB (Configurable Logic Block), [bei ALTERA LAB (Logic Array Block)] unterschiedliche Realisierungen für CLBs: XILINX, ALTERA: LUT (Look Up Table), SRAM-basiert ACTEL, QUICKLOGIC: Multiplexer-Realisierung, Antifuse-basiert ACTEL, LATTICE: Flash-basiert verschiedene zusätzliche Komponenten im FPGA integriert (IOB, BRAM, Clock-Manager, Multiplizierer,...) 28 / 48

29 Eigenschaften Vorteile: Flexibilität, Parallelität, beliebig oft konfigurierbar (bis auf Antifuse-Lösungen), dynamische und partiell dynamische Rekonfigurierung Nachteile: geringere Logikdichte als ASIC, dadurch höhere Verzögerungszeiten, hohe Leistungsaufnahme, teuer Einsatzgebiete vorrangig im Prototyping-Bereich zunehmend in eingebetteten Systemen (Datenverarbeitung, Kommunikation) Einsatz häufig auch als Coprozessor 29 / 48

30 FPGA zur Vorlesung - Spartan3E-1200 Spartan3E der Fa. Xilinx, 1200K Systemgatter??? (NAND2) 2168 CLBs, sowie 504K BlockRAM 30 / 48

31 FPGA zur Vorlesung - Spartan3E-1200 CLB enthält vier miteinander verbundene Slices 31 / 48

32 FPGA zur Vorlesung - Spartan3E-1200 SLICEM - für Logik- und Speicherfunktionen SLICEL - für Logikfunktionen 32 / 48

33 FPGA zur Vorlesung - Spartan3E SLICE besteht prinzipiell aus 2 LUTs und 2 FFs (neuere Versionen 4/4) zusätzliche Multiplexer für z.b. Kombination von LUTs zu höherwertigen Funktionen 33 / 48

34 FPGA zur Vorlesung - Spartan3E / 48

35 FPGA zur Vorlesung - Spartan3E-1200 LUT (Look Up Table) hat zw. 4-6 Eingänge zur Realisierung von Gatterfunktionen (Kombinatorik) kleiner RAM mit k Adressen und 2 k Speicherplätzen (auch direkt als verteilter RAM verwendbar) 35 / 48

36 FPGA zur Vorlesung - Spartan3E-1200 Verknüpfen der CLBs über programmierbare Verbindungen diese erhöhen jedoch die Verzögerungszeiten Zielkonflikt der Hersteller: möglichst viele Verbindungen, aber geringe Verzögerungszeiten Einsatz segmentierter Verbindungsarchitekturen lokale Verbindungen in den Basiszellen kurze Verbindungen zw. benachbarten Basiszellen verknüpfbare Leitungssegmente unterschiedlicher Länge (für globale Verbindungen) Verzögerungszeiten nicht vorhersagbar (während des Routing abgeschätzt) 36 / 48

37 FPGA zur Vorlesung - Spartan3E-1200 Segmentierte Verbindungsstruktur 37 / 48

38 FPGA zur Vorlesung - Spartan3E-1200 Switch Matrix: C-Box und S-Box zusammengefasst 38 / 48

39 FPGA zur Vorlesung - Spartan3E-1200 Realisierung von PIPs (Programmable Interconnect Point) Spartan3E mit SRAM realisiert 39 / 48

40 FPGA zur Vorlesung - Spartan3E-1200 I/O-Blöcke (IOB) auf dem Chip mit jeweils einem Pad verbunden Pads über Bonddrähte mit Pins des FPGA-Gehäuses verbunden intern über Schaltmatrizen angebunden IOB-Funktionen uni- oder bidirektionale IOBs möglich enthalten DFFs, z.b. wichtig für best. Busprotokolle/Interfaces (PCI, DDR) Anpassung an verschiedene I/O-Standards (von 1.2V-3.3V) programmierbare Pullup- und Pulldown-Widerstände 40 / 48

41 FPGA zur Vorlesung - Spartan3E / 48

42 Trends der FPGA-Entwicklung Trend zu System-on-Chip Lösungen (SoC) Integration von Mikroprozessorkernen, Schnittstellen, Speichern, Bussystemen oder Signalverarbeitungseinheiten Paradigmen-Wechsel von programmierbaren Schaltungen hin zu programmierbaren Systemen 42 / 48

43 Hersteller und Typen XILINX und ALTERA sind die FPGA-Veteranen (> 80% Marktanteil) im "High-End Bereich" im Low-Cost Bereich Vielzahl anderer Wettbewerber, wie LATTICE, ACTEL und ATMEL versuchen durch spezielle Funktionen und niedrige Preise hervorzustechen ATMEL ATK40KAL: als rekonf. Coprozessor gedacht, LUT-basiert, Basiszellen über 8-er Nachbarschaft gekoppelt FPSLIC: Field Programmable System Level Integrated Circuit, Kombination aus AVR-Core und FPGA-Architektur 43 / 48

44 Hersteller und Typen ACTEL Bereiche: portable mediz. Anwendungen, Industrie IGLOO: flashbasierte sehr kleine Low-Power FPGAs, wenige mw Leistungsaufnahme PROASIC3: ARM-Softcore-Unterstützung, AES-Decryption FUSION: integrierte ADC-Wandler RTAX: strahlungstolerant, für Anwendungen in der Raumfahrt Lattice LatticeECP3: Low-Power, SERDES-Kanäle bis 3.2 Gbps (z.b. füer GbE, PCIe,...), AES-Decryption, MAC-Einheiten integriert LatticeXP2: Low-Cost, flash-basiert, DDR/DDR2 Interfaces mit bis zu 200 MHz 44 / 48

45 Hersteller ALTERA Cyclone-Serie (Low-Cost, Low-Power) intergrierte Memory Blocks (bis 1MB) 18x18 Multiplizierer (bis zu 396) NIOS II Softcore Prozessor + IPs Anwendungen: Automobil, Industrie, Multimedia, Militär,... Arria-Serie (Mid-Range) u.a. High-Speed Transceiver bis 3.75 Gbps, PCIe Schnittstelle Stratix-Serie (High-Performance) mit 11.3 Gbps TransceiverSwitch Matrix DDR3 Ansteuerung mit 533 MHz möglich Anwendungsbereiche vorallem Kommunikation, Signalverarbeitung, ASIC-Prototyping (HardCopy Series) 45 / 48

46 Hersteller XILINX Spartan-Serie (Low-Cost, Low-Power) enthält neben CLBs und I/Os integrierten BlockRAM, DSP-Einheiten, Clock-Manager neue Versionen mit Controller Blöcken für DDR-Ansteuerung High-Speed Transceiver für PCIe Virtex-Serie (High-Performance) High-Performance Variante mit aktuell 40 nm Technolgie Subfamilien LXT (Logik), SXT (Signalverarbeitung) und HXT (Kommunikation) ältere Varianten mit bis zu 4 PowerPC-Kernen (400 MHz) ab Virtex-6 Familie davon abgekommen neuere Versionen geplant mit ARM-Prozessoren (eigenständig) 46 / 48

47 Einordnung Programmierbarer Hardware 47 / 48

48 Literatur Datasheets Spartan-3E FPGA Family: Data Sheet (ds312.pdf) Spartan-3 Generation FPGA User Guide (ug331.pdf) Sparten-3 Generation Configuration User Guide (ug332.pdf) Buch Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs, Frank Kesel u. Ruben Bartholomä, 2. Auflage, Oldenbourg Wissenschaftsverlag GmbH, ISBN / 48

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare

Mehr

Anwenderprogrammierbare

Anwenderprogrammierbare 4. Einteilung der Programmiertechnologien Programmable logic device (PLD) Field programmable gate array (FPGA) Zusammenfassende Bewertung S. A. Huss / Folie 4-1 Einteilung der Programmiertechnologien Programmierung

Mehr

FPGA. Übersicht der Aktuellen Bausteine. Inhaltsverzeichnis. 1. Einführung 1.1 Was ist ein FGPA?

FPGA. Übersicht der Aktuellen Bausteine. Inhaltsverzeichnis. 1. Einführung 1.1 Was ist ein FGPA? FPGA Übersicht der Aktuellen Bausteine Von Markus Stanczyk Inhaltsverzeichnis 1. Einführung 1.1 Was ist ein FGPA? 2. Aufbau eines FPGA 2.1 Logikblöcke 2.2 Verbindungsarchitektur 3. Marktüberblick 3.1 Allgemein

Mehr

Eingebettete Systeme Modellierung und Zielarchitekturen

Eingebettete Systeme Modellierung und Zielarchitekturen Eingebettete Systeme Modellierung und Zielarchitekturen Vorlesungsbegleitende Unterlagen WS 2003/2004 Klaus Waldschmidt Teil 9 Field Programmable Gate Arrays - FPGA Literatur: 1. M. Wannemacher, Das FPGA-Kochbuch,

Mehr

Digitaltechnik II SS 2007

Digitaltechnik II SS 2007 Digitaltechnik II SS 27 8. Vorlesung Klaus Kasper Inhalt Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM ROM Programmierbare ROM Realisierung digitaler Systeme Automaten Digitaltechnik 2 2 Halbleiterspeicher

Mehr

Technologie Überblick Flash & Antifuse vs. SRAM. André Ehlert

Technologie Überblick Flash & Antifuse vs. SRAM. André Ehlert Technologie Überblick Flash & Antifuse vs. SRAM André Ehlert Agenda > Abgrenzungsmerkmale Firm Error Kopierschutz Leistungsaufnahme Systemkosten Zusammenfassung FPGA Allgemeiner Aufbau und Funktion FPGA

Mehr

PALs, CPLDs und FPGAs

PALs, CPLDs und FPGAs PALs, CPLDs und FPGAs P. Fischer, ziti, Uni Heidelberg, Seite 1 Bezeichnungen Sehr ähnliche Bauelemente werden oft unterschiedlich bezeichnet, z.t. nur aus Marketing-Gründen PLD = Programmable Logic Devices

Mehr

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Technische Grundlagen der Informatik Kapitel 5 Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Kapitel 5: Themen Speicherarchitekturen RAM-, ROM-Speicher Flash-Speicher Logikimplementierung

Mehr

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1 Halbleiterspeicher 30.09.2008 Michael Kuhfahl 1 Gliederung I. FF als Speicher (1 Bit) II. Register als Speicher (n Bit) III. Anordnung der Speicherzellen IV. SRAM V. DRAM VI. ROM VII. PROM VIII. EPROM

Mehr

System- Realisierung

System- Realisierung 3 Entwurf, Simulation und Synthese von digitalen Strukturen 3.1 Programmierbare Logikschaltungen System- Realisierung Standard- Bauelemente ASIC Application Specific Integrated Circuit Mikroprozessor,

Mehr

Technische Informatik (Master)

Technische Informatik (Master) Technische Informatik (Master) Themen am 08.10.2015: Mögliche Themen des Semesters, Termine Zielvorstellungen vereinbaren. Achtung: Die vorgeführten Beispiele sind NICHT auf den Folien -> mitschreiben!

Mehr

Die Technologie von Solid State Disks

Die Technologie von Solid State Disks Beispielbild Die Technologie von Solid State Disks Matthias Niemann Fachbereich Mathematik und Informatik Institut für Informatik 30.01.09 Solid State Disk Überblick Massenspeicher ohne bewegliche Mechanik

Mehr

Hybride Apps DPR und Android auf dem Xilinx ZYNQ. Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm

Hybride Apps DPR und Android auf dem Xilinx ZYNQ. Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm Hybride Apps DPR und Android auf dem Xilinx ZYNQ Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm Konvergenz der Rechenplattformen Processing System Memory Interfaces 7 Series Programmable

Mehr

FPGAs an der Hochschule München in Lehre und Forschung. Christian Münker, Hochschule München

FPGAs an der Hochschule München in Lehre und Forschung. Christian Münker, Hochschule München FPGAs an der Hochschule München in Lehre und Forschung Christian Münker, Hochschule München Überblick Hochschule München 2 www.hm.edu Gegründet 1971 Eine der größten Hochschulen für angewandte Wissenschaften

Mehr

Messsysteme für den SwissFEL

Messsysteme für den SwissFEL Messsysteme für den SwissFEL Signalauswertung mit Xilinx Virtex-5 FPGAs Embedded Computing Conference 2011 Christa Zimmerli Masterstudentin MSE Wissenschaftliche Assistentin christa.zimmerli@fhnw.ch Institut

Mehr

Digitale Schaltungstechnik. Prof. Dr. P. Fischer

Digitale Schaltungstechnik. Prof. Dr. P. Fischer Digitale Schaltungstechnik Prof. Dr. P. Fischer P. Fischer, ziti, Uni Heidelberg, Seite 1 Organisatorisches Vorlesung: Termin: Mo 16:00 17:30 Mi 9:15 10:45 Ort: INF348, SR013 Dozent: Prof. Dr. P. Fischer,

Mehr

Entwicklung mit Xilinx-FPGAs

Entwicklung mit Xilinx-FPGAs Entwicklung mit Xilinx-FPGAs FZJ - ZEL - Abteilung für Experimentsysteme und Kommunikationstechnik (Harald Kleines) Motivation Technologie Entwicklungsprozeß DAQ in der Hadronenphysik Projekte im FZJ mit

Mehr

Microcontroller Kurs. 08.07.11 Microcontroller Kurs/Johannes Fuchs 1

Microcontroller Kurs. 08.07.11 Microcontroller Kurs/Johannes Fuchs 1 Microcontroller Kurs 08.07.11 Microcontroller Kurs/Johannes Fuchs 1 Was ist ein Microcontroller Wikipedia: A microcontroller (sometimes abbreviated µc, uc or MCU) is a small computer on a single integrated

Mehr

SYN FPGA VHDL IP Cores Umsetzung Software Fazit Links FIN. FPGA Development. Sven Gregori, CN8

SYN FPGA VHDL IP Cores Umsetzung Software Fazit Links FIN. FPGA Development. Sven Gregori, CN8 <gregori@hs-furtwangen.de> 1/50 Sven Gregori, CN8 UnFUG SS 2008 Hochschule Furtwangen 29. Mai 2008 2/50 Überblick 1 FPGA 2 VHDL 3 IP Cores 4 praktische Umsetzung 5 Entwicklungs-Software 6 Fazit 7 Links

Mehr

Entwurf und Implementierung rekonfigurierbarer Controller für mechatronische Systeme

Entwurf und Implementierung rekonfigurierbarer Controller für mechatronische Systeme Entwurf und Implementierung rekonfigurierbarer Controller für mechatronische Systeme Dissertation zur Erlangung des akademischen Grades Doktoringenieur (Dr.-Ing.) von Dipl.-Ing. Steffen Toscher geb. am

Mehr

4 DIGITALE SCHALTUNGSTECHNIK

4 DIGITALE SCHALTUNGSTECHNIK Digitale Schaltungstechnik 59 4 DIGITALE SCHALTUNGSTECHNIK Um Daten zu verarbeiten, verwenden Computer als grundlegende Größen logische Variablen, die genau zwei Zustände annehmen können, nämlich den Wert

Mehr

Übersicht über Technologie und Nutzung von Solid State Drives

Übersicht über Technologie und Nutzung von Solid State Drives Fakultät Informatik, Institut für Angewandte Informatik, Professur für Technische Informationssysteme Übersicht über Technologie und Nutzung von Solid State Drives WS 2010/11, 6. Dezember 2010 Betreuer:

Mehr

Programmierbare Logikbausteine (Studiengang Ingenieurinformatiker, Studiengang Medientechnologen) und

Programmierbare Logikbausteine (Studiengang Ingenieurinformatiker, Studiengang Medientechnologen) und ausgewählte Folien zu den Vorlesungsreihen: Programmierbare Logikbausteine (Studiengang Ingenieurinformatiker, Studiengang Medientechnologen) und ASIC s & Design (Studiengang Elektrotechnik und Informationstechnik

Mehr

EyeCheck Smart Cameras

EyeCheck Smart Cameras EyeCheck Smart Cameras 2 3 EyeCheck 9xx & 1xxx Serie Technische Daten Speicher: DDR RAM 128 MB FLASH 128 MB Schnittstellen: Ethernet (LAN) RS422, RS232 (nicht EC900, EC910, EC1000, EC1010) EtherNet / IP

Mehr

1 2 3 4 5 6 7 8 9 Beim Anlegen von Spannung am Gate entsteht ein elektrisches Feld, was eine Anreicherung von Minoritätsladungsträgern unter dem Gate bewrikt.ab einer bestimmten Schwellenspannung wird

Mehr

Linux auf dem Nios II Softcore Prozessor

Linux auf dem Nios II Softcore Prozessor Linux auf dem Nios II Softcore Prozessor Tobias Klauser Institute of Embedded Systems Zürcher Hochschule für Angewandte Wissenschaften 30. August 2011 Tobias Klauser (InES)

Mehr

Advanced DAQ System Development Using NI-DAQmx and Intelligent DAQ (FPGA)

Advanced DAQ System Development Using NI-DAQmx and Intelligent DAQ (FPGA) Advanced DAQ System Development Using NI-DAQmx and Intelligent DAQ (FPGA) Rudolf Gierlinger National Instruments, Österreich AGENDA Teil 1: Advanced NI-DAQmx Datenerfassungsmöglichkeiten Konfiguration

Mehr

Vom Chip zum Gehirn Elektronische Systeme zur Informationsverarbeitung

Vom Chip zum Gehirn Elektronische Systeme zur Informationsverarbeitung Vom Chip zum Gehirn Elektronische Systeme zur Informationsverarbeitung Johannes Schemmel Forschungsgruppe Electronic Vision(s) Lehrstuhl Prof. K. Meier Ruprecht-Karls-Universität Heidelberg Mitarbeiter:

Mehr

N Bit binäre Zahlen (signed)

N Bit binäre Zahlen (signed) N Bit binäre Zahlen (signed) n Bit Darstellung ist ein Fenster auf die ersten n Stellen der Binär Zahl 0000000000000000000000000000000000000000000000000110 = 6 1111111111111111111111111111111111111111111111111101

Mehr

Convey, Hybrid-Core Computing

Convey, Hybrid-Core Computing Convey, Hybrid-Core Computing Vortrag im Rahmen des Seminars Ausgewählte Themen in Hardwareentwurf und Optik HWS 09 Universität Mannheim Markus Müller 1 Inhalt Hybrid-Core Computing? Convey HC-1 Überblick

Mehr

Versuch: PLD - Programmierbare Logikbausteine

Versuch: PLD - Programmierbare Logikbausteine Fachhochschule Braunschweig/Wolfenbüttel Labor für Datentechnik Prof. Dr.-Ing. R. Bermbach Versuch: PLD - Programmierbare Logikbausteine Inhaltsverzeichnis 1 EINLEITUNG... 3 1.1 VERSUCHSVORBEREITUNG...

Mehr

Configurable Computing

Configurable Computing Configurable Computing V. SS 25 Prof. Dr. Christian Siemers Institut für Informatik der Technischen Universität Clausthal II Inhaltsverzeichnis Inhaltsverzeichnis Einleitung.... Entwicklung der feldprogrammierbaren

Mehr

GinLink Interface 1GHz RISC CPU M-RAM High-Speed Feldbus Controller RISC-CPU, 800MHz... 1GHz Bis zu 256 MByte SDRAM

GinLink Interface 1GHz RISC CPU M-RAM High-Speed Feldbus Controller RISC-CPU, 800MHz... 1GHz Bis zu 256 MByte SDRAM GinLink-News Feldbus-Controller GinLink Interface 1GHz RISC CPU M-RAM High-Speed Feldbus Controller RISC-CPU, 800MHz... 1GHz Bis zu 256 MByte SDRAM Technische Daten GIN-SAM3 610736800 Schnittstellen 2

Mehr

Übersicht. 1. Was ist Flash Memory? 2. Wie funktioniert Flash Memory? Einordnung Vorteile, Nachteile. Spezielle Technologie Schreiben Lesen.

Übersicht. 1. Was ist Flash Memory? 2. Wie funktioniert Flash Memory? Einordnung Vorteile, Nachteile. Spezielle Technologie Schreiben Lesen. Übersicht 1. Was ist Flash Memory? Einordnung Vorteile, Nachteile 2. Wie funktioniert Flash Memory? Spezielle Technologie Schreiben Lesen Seite 2 Übersicht 3. Wo wird Flash Memory eingesetzt? Anwendungen

Mehr

Grundlagen Technische Informatik

Grundlagen Technische Informatik Grundlagen Technische Informatik Übersicht Wintersemester 2009/10 Themengebiete: Forschung & Lehre Forschungsthemen Systementwurf mit dynamische Rekonfigurierung Robuste Eingebettete Systeme Multifunkstandard

Mehr

Matrox Framegrabber für alle Auflösungen von PAL bis Full-HD

Matrox Framegrabber für alle Auflösungen von PAL bis Full-HD Matrox Framegrabber für alle Auflösungen von PAL bis Full-HD und alle Interfaces Analog Camera Link CoaXPress SDI DVI/HDMI IEEE 1394 GigE Vision Matrox Framegrabber Matrox ist seit über 30 Jahren der führende

Mehr

Technische Informatik. Der VON NEUMANN Computer

Technische Informatik. Der VON NEUMANN Computer Technische Informatik Der VON NEUMANN Computer Inhalt! Prinzipieller Aufbau! Schaltkreise! Schaltnetze und Schaltwerke! Rechenwerk! Arbeitsspeicher! Steuerwerk - Programmausführung! Periphere Geräte! Abstraktionsstufen

Mehr

Epromologie, Grundwissen

Epromologie, Grundwissen Epromologie, Grundwissen von Peter Bee und Erwin Reuß EPROM's, oder ROM's, sind eine sehr nützliche Sache. Eingesetzt werden sie immer dann, wenn ein Programm sofort nach dem Einschalten des Computers

Mehr

Fakultät für Informatik Informatik 12. technische universität dortmund. FPGA-Programming. P. Marwedel Informatik 12, U. Dortmund

Fakultät für Informatik Informatik 12. technische universität dortmund. FPGA-Programming. P. Marwedel Informatik 12, U. Dortmund FPGA-Programming P. Marwedel Informatik 2, U. Dortmund Fakultät für Informatik Informatik 2 Joule Courtesy: Philips Hugo De Man, IMEC, 27 Importance of Energy Efficiency IPE=Inherent power efficiency AmI=Ambient

Mehr

Synthesis for Low Power Design

Synthesis for Low Power Design Synthesis for Low Power Design Prof. Thomas Troxler Hochschule Rapperswil Abstract Power optimization at high levels of abstraction has a significant impact on reduction of power in the final gate-level

Mehr

Linux auf FPGAs. Massgeschneiderte Computersysteme. Christoph Zimmermann, Marc-André Beck. 1. März 2008. Berner Fachhochschule MedOnStream

Linux auf FPGAs. Massgeschneiderte Computersysteme. Christoph Zimmermann, Marc-André Beck. 1. März 2008. Berner Fachhochschule MedOnStream Massgeschneiderte Computersysteme Christoph Zimmermann Marc-André Beck Berner Fachhochschule MedOnStream 1. März 2008 Gliederung 1 GNU/Linux in eingebetteten Systemen Einsatzort Vorteile Distribution 2

Mehr

A.1 Schaltfunktionen und Schaltnetze

A.1 Schaltfunktionen und Schaltnetze Schaltfunktionen und Schaltnetze A. Schaltfunktionen und Schaltnetze 22 Prof. Dr. Rainer Manthey Informatik II Bedeutung des Binärsystems für den Rechneraufbau Seit Beginn der Entwicklung von Computerhardware

Mehr

Technische Informatik 1

Technische Informatik 1 Technische Informatik 1 1 Einleitung Lothar Thiele Computer Engineering and Networks Laboratory Technische Informatik 1 2 Was ist Technische Informatik? A. Ralston, E.D. Reilly: Encyclopedia of Computer

Mehr

Eigenschaften, Anwendung und Programmierung von PLDs und FPGAs

Eigenschaften, Anwendung und Programmierung von PLDs und FPGAs Eignschaftn, Anwndung und Programmirung von PLs und FPGAs Robrt itrich s1128611@inf.tu-drsdn.d 1 nstitut für chnisch nformatik http://www.inf.tu-drsdn.d// 01.01.2005 Glidrung Einlitung/Motivation Eignschaftn

Mehr

Sequentielle Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck

Sequentielle Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Sequentielle Logik Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Übersicht Schaltwerke Flip-Flops Entwurf eines Schaltwerks Zähler Realisierung Sequentielle

Mehr

Verwendet man zur Darstellung nur binäre Elemente ( bis lat.: zweimal) so spricht man von binärer Digitaltechnik.

Verwendet man zur Darstellung nur binäre Elemente ( bis lat.: zweimal) so spricht man von binärer Digitaltechnik. Kursleiter : W. Zimmer 1/24 Digitale Darstellung von Größen Eine Meßgröße ist digital, wenn sie in ihrem Wertebereich nur eine endliche Anzahl von Werten annehmen kann, also "abzählbar" ist. Digital kommt

Mehr

Presentation. Crossing the Boundaries: Development Strategies for (P)SoCs

Presentation. Crossing the Boundaries: Development Strategies for (P)SoCs Intended Audience: Crossing the Boundaries: Development Strategies for (P)SoCs Andreas Koschak Parametric Engineering GmbH Developers and Engineering Managers Not many years ago, FPGAs designed to be used

Mehr

Einsatz Flashspeicher Vorteil oder Risiko

Einsatz Flashspeicher Vorteil oder Risiko Einsatz Flashspeicher Vorteil oder Risiko Steffen Schwung Agenda o o o o o o HDD Technologie Flash Einsatzbereiche und Kostenbetrachtung Flash Typen, Aufbau und Haltbarkeit Flash als eigene Leistungsklasse

Mehr

Studienvertiefungsrichtung Informationstechnik

Studienvertiefungsrichtung Informationstechnik Studienvertiefungsrichtung Informationstechnik Prof.Dr.-Ing. Ulrich Sauvagerd Lehrgebiet Informationstechnik Nov. 2006, Seite 1 www.etech.haw-hamburg.de/~sauvagerd Lehrgebiet Informationstechnik Nov. 2006,

Mehr

Implementierung von Industrial Real-Time Ethernet Schnittstellen - universelle Lösung auf Basis der FPGA-Technologie

Implementierung von Industrial Real-Time Ethernet Schnittstellen - universelle Lösung auf Basis der FPGA-Technologie Implementierung von Industrial Real-Time Ethernet Schnittstellen - universelle Lösung auf Basis der FPGA-Technologie Fachartikel von: Christian Schlegel, IXXAT Automation Weingarten Der Markt verlangt

Mehr

Interface Definitionen zu E-LAB ICP-V24 Portable

Interface Definitionen zu E-LAB ICP-V24 Portable Serielles Interface PC ICP-V24 18.03.2003 Seite 1/5 Interface Definitionen zu E-LAB ICP-V24 Portable Das Interface zwischen PC und ICP-V24 besteht aus dem Hardware Teil und dem Software Teil. Hardware

Mehr

Einsatz von FPGA-Technik speziell für die

Einsatz von FPGA-Technik speziell für die Einsatz von FPGA-Technik speziell für die Bildverarbeitung Vortrag im Rahmen der BVMW- Veranstaltung am 14.05.08 in Ilmenau Wir sind Ihr Partner für: Elektronikentwicklung FPGA-Design IP-Core Entwicklung

Mehr

Mikroelektronik-Ausbildung am Institut für Mikroelektronische Systeme der Leibniz Universität Hannover

Mikroelektronik-Ausbildung am Institut für Mikroelektronische Systeme der Leibniz Universität Hannover Mikroelektronik-Ausbildung am Institut für Mikroelektronische Systeme der Leibniz Universität Hannover Prof. Dr.-Ing. Holger Blume, Hans-Peter Brückner, Christian Leibold, Ingo Schmädecke Gliederung Motivation

Mehr

Solid State Drive SSD (Festkörperlaufwerk) von Axel Ristow 18. Mai 2009

Solid State Drive SSD (Festkörperlaufwerk) von Axel Ristow 18. Mai 2009 Solid State Drive SSD (Festkörperlaufwerk) von Axel Ristow 18. Mai 2009 Gliederung 1. Was ist ein Solid State Drive? 2. Aufbau und Funktionsweise 3. Leistungsvergleich 4. Ausblick 5. Quellen Seite 2/19

Mehr

Modellbasierte Entwicklung im Kontext von Medizingeräten

Modellbasierte Entwicklung im Kontext von Medizingeräten up FPGA Modellbasierte Entwicklung im Kontext von Medizingeräten Gemeinsamer Ausgangspunkt für Software- und Hardwareentwicklung Osnabrück, 06.02.2014, Wanja Schöpfer Agenda 1 Einleitung 2 Modellbasierte

Mehr

Digitaltechnik. TI-Tutorium. 29. November 2011

Digitaltechnik. TI-Tutorium. 29. November 2011 Digitaltechnik TI-Tutorium 29. November 2011 Themen Schaltsymbole Transistoren CMOS nächstes Übungsblatt 2 Aufgaben Schaltsymbole Widerstand npn-transistor Widerstand pnp-transistor Glühlampe pmos Transistor

Mehr

Leistungsverteilung im Rechner

Leistungsverteilung im Rechner Leistungsverteilung im Rechner Christian Möde Seminar Green IT 1 Ausgangssituation Green IT ist schwer in Mode Angeheizt durch steigende Energiepreise, sowie die Klimaschutzdiskussion Mitte 2008: erstmals

Mehr

extra Alles parallel Embedded Systems Wer Hardwareprodukte Schwerpunkt: Entwickeln mit FPGAs Chips und Tools Veranstaltungen

extra Alles parallel Embedded Systems Wer Hardwareprodukte Schwerpunkt: Entwickeln mit FPGAs Chips und Tools Veranstaltungen sponsored by: Ein Verlagsbeihefter der Heise Zeitschriften Verlag GmbH & Co. KG extra Embedded Systems Schwerpunkt: Entwickeln mit FPGAs Chips und Tools Programmierbare Hardware im Aufwind Alles parallel

Mehr

Synthese Eingebetteter Systeme. 1 Einführung: Entwurf und Synthese

Synthese Eingebetteter Systeme. 1 Einführung: Entwurf und Synthese 12 Synthese Eingebetteter Systeme Sommersemester 2011 1 Einführung: Entwurf und Synthese 2011/04/06 Michael Engel Informatik 12 TU Dortmund Überblick Komplexität aktueller eingebetteter Systeme Electronic

Mehr

Repetitorium GdRA - WiSe12/13

Repetitorium GdRA - WiSe12/13 Repetitorium GdRA - WiSe12/13 Patrick Weggler February 2013 Institut fu r Eingebette Systeme und Echtzeitsysteme Proudly presented by Fachschaft Informatik in whatever with SK Informatik Seite 2 Willkommen

Mehr

Untersuchung zur hardwareunterstützten Entwurfsverifikation von Stream-basierten Kommunikations- und Verarbeitungsalgorithmen

Untersuchung zur hardwareunterstützten Entwurfsverifikation von Stream-basierten Kommunikations- und Verarbeitungsalgorithmen Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Untersuchung zur hardwareunterstützten Entwurfsverifikation von Stream-basierten Kommunikations-

Mehr

Configurable Logic Board CLB

Configurable Logic Board CLB Fachgebiet Digitaltechnik Prof. Dr.-Ing. Peter Zipf Configurable Logic oard CL edienungsanleitung Einführung Zur Realisierung von Digitalschaltungen stehen heutzutage viele verschiedene Technologien zur

Mehr

Einführung in Altera Quartus II 11.0

Einführung in Altera Quartus II 11.0 Einführung in Altera Quartus II 11.0 Version 0.1 Verteiler: Name (alphab.) Abteilung Ort Laszlo Arato EMS NTB, Buchs Dr. Urs Graf INF NTB, Buchs Dokumentenverwaltung Dokument-Historie Version Status Datum

Mehr

neue Horizonte eröffnen.

neue Horizonte eröffnen. Weltweit schnellste Lösung zur Passwort-Wiederherstellung : neue Horizonte eröffnen. Vladimir Katalov Olga Koksharova ElcomSoft Co. Ltd. ElcomSoft ist ührender Experte auf den Gebieten Computer- und Mobile-

Mehr

Implementierung von Java-Threads in Software und rekonfigurierbarer Hardware

Implementierung von Java-Threads in Software und rekonfigurierbarer Hardware Universität Leipzig Fakultät für Mathematik und Informatik Institut für Informatik Implementierung von Java-Threads in Software und rekonfigurierbarer Hardware Diplomarbeit Leipzig, April 2008 vorgelegt

Mehr

Digitaltechnik. Digitaltechnik Teil 3-1 - Prof. Komar. Teil 3: Programmierbare Logik. Inhaltsverzeichnis

Digitaltechnik. Digitaltechnik Teil 3-1 - Prof. Komar. Teil 3: Programmierbare Logik. Inhaltsverzeichnis Digitaltechnik Teil 3-1 - Prof. Komar Digitaltechnik Teil 3: Programmierbare Logik Inhaltsverzeichnis Speicher... 2 Umlaufspeicher, FIFO, LIFO... 3 Halbleiterspeicher (Matrixspeicher)... 5 Nichtflüchtige

Mehr

Mikrocomputertechnik

Mikrocomputertechnik Mikrocomputertechnik Thema: Grundlage Informationseinheiten Zahlensysteme Zahlendarstellung im Computer Digitaltechnikgrundlagen Halbleiterspeicher Rechnerarchitektur Informationseinheiten BIT NIBBLE MSB

Mehr

Produktinformation. Modell: crio-9068

Produktinformation. Modell: crio-9068 Dualcore-Prozessor ARM Cortex -A9 mit 667 MHz; nichtflüchtiger Speicher von 1 GB, DDR3-Arbeitsspeicher von 512 MB Chassis mit Artix-7-FPGA und 8 Steckplätzen zum Erstellen benutzerdefinierter Timing-,

Mehr

Steuerungen. 4 Typen verbindungsprogrammierte Steuerung (VPS), speicherprogrammierte Steuerung (SPS), Mikrokontroller (MC) und Industrie-PCs (IPC)

Steuerungen. 4 Typen verbindungsprogrammierte Steuerung (VPS), speicherprogrammierte Steuerung (SPS), Mikrokontroller (MC) und Industrie-PCs (IPC) Steuerungen 4 Typen verbindungsprogrammierte Steuerung (VPS), speicherprogrammierte Steuerung (SPS), Mikrokontroller (MC) und Industrie-PCs (IPC) VPS - Funktion der Steuerung in der Schaltungstopologie

Mehr

Angewandte Informatik

Angewandte Informatik Angewandte Informatik Teil 2.1 Was ist Hardware? Die Zentraleinheit! 1 von 24 Inhaltsverzeichnis 3... Was ist Hardware? 4... Teile des Computers 5... Zentraleinheit 6... Die Zentraleinheit 7... Netzteil

Mehr

MAXDATA RAID-Controller

MAXDATA RAID-Controller Serverpower Optimale Sicherheit für jedes für Büro jeden Einsatzbereich MAXDATA RAID-Controller MAXDATA RAID-Controller Server bieten im Vergleich zu PCs eine höhere Datensicherheit und Verfügbarkeit.

Mehr

A B C D R Lösungsvariante 1: Verzweigung in der Leiterbahn. aufwändige Entwicklung/ Entflechtung. Lösungsvariante 2: Wago-Klemme

A B C D R Lösungsvariante 1: Verzweigung in der Leiterbahn. aufwändige Entwicklung/ Entflechtung. Lösungsvariante 2: Wago-Klemme A B C D R Lösungsvariante 1: Verzweigung in der Leiterbahn BILD 13 LEITERBAHNEN platzsparend aufwändige Entwicklung/ Entflechtung komplizierte Verzweigungen möglich teure Anfertigung keine zusätzliche

Mehr

Die Mikroprogrammebene eines Rechners

Die Mikroprogrammebene eines Rechners Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.

Mehr

Session 3: Projektvorstellung Transferprojekt itsowl-tt-hapromesy 18. August 2015, Gütersloh. www.its-owl.de

Session 3: Projektvorstellung Transferprojekt itsowl-tt-hapromesy 18. August 2015, Gütersloh. www.its-owl.de Session 3: Projektvorstellung Transferprojekt itsowl-tt-hapromesy 18. August 2015, Gütersloh www.its-owl.de Agenda Abschlusspräsentation itsowl-tt-hapromesy Einführung Zielsetzung Ergebnisse Resümee und

Mehr

Prozessor- und Rechnerarchitekturen (Master)

Prozessor- und Rechnerarchitekturen (Master) Prozessor- und Rechnerarchitekturen (Master) Themen am 27.05.15: Vortrag; Demo: TI-Chronos Dev Kit; Motorola / Freescale: Coldfire; Befehlsstruktur bei ARM Prozessoren; Ulrich Schaarschmidt FH Düsseldorf,

Mehr

2.2 Rechnerorganisation: Aufbau und Funktionsweise

2.2 Rechnerorganisation: Aufbau und Funktionsweise 2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise

Mehr

Praxisbericht 1 und 2 Semester

Praxisbericht 1 und 2 Semester Praxisbericht 1 und 2 Semester Thema: Kennenlernen der beruflichen Arbeitswelt eines Elektroingenieurs von Friedrich Wiegel Duale Hochschule Baden-Württemberg Standort: Karlsruhe Matrikelnummer, Kurs:

Mehr

Symmetric Multiprocessing mit einer FPGA basierten. Marco Kirschke INF-M3 Seminar Wintersemester 2010/2011 25. November 2010

Symmetric Multiprocessing mit einer FPGA basierten. Marco Kirschke INF-M3 Seminar Wintersemester 2010/2011 25. November 2010 Symmetric Multiprocessing mit einer FPGA basierten MPSoC Plattform Marco Kirschke INF-M3 Seminar Wintersemester 2010/2011 25. November 2010 Inhalt Motivation Vorarbeiten Ziele für die Masterarbeit Vorgehensweise

Mehr

RAPTOR. Modular Rapid Prototyping

RAPTOR. Modular Rapid Prototyping RAPTOR Modular Rapid Prototyping Die modularen FPGA-basierten Rapid- Prototyping-Systeme der RAPTOR-Familie verfügen über alle wichtigen Komponenten, um Schaltungs- und Systementwürfe mit einer Komplexität

Mehr

Computer: PC. Informationstechnik für Luft-und Raumfahrt Aerospace Information Technology

Computer: PC. Informationstechnik für Luft-und Raumfahrt Aerospace Information Technology Computer: PC Informationstechnik für Luft-und Raumfahrt Ab Morgen nur eingebete Systeme Aber es gibt auch PCs Na gut... dann Heute. dann haben wir es hinter uns Und nicht wenige! PCs in N Jahren Industrie

Mehr

5. PC-Architekturen und Bussysteme

5. PC-Architekturen und Bussysteme Abb. 5.1: Aufbau des klassischen PC-AT Abb. 5.2: Busslot im PC-AT Port-Adresse Verwendung 000h-00fh 1. DMA-Chip 8237A 020h-021h 1. PIC 8259A 040h-043h PIT 8253 060h-063h Tastaturcontroller 8042 070h-071h

Mehr

Codesigned Virtual Machines

Codesigned Virtual Machines Codesigned Virtual Machines Seminar Virtualisierung Philipp Kirchhofer philipp.kirchhofer@student.kit.edu Institut für Technische Informatik Lehrstuhl für Rechnerarchitektur Universität Karlsruhe (TH)

Mehr

Signalverarbeitung 1

Signalverarbeitung 1 TiEl-F000 Sommersemester 2008 Signalverarbeitung 1 (Vorlesungsnummer 260215) 2003-10-10-0000 TiEl-F035 Digitaltechnik 2.1 Logikpegel in der Digitaltechnik In binären Schaltungen repräsentieren zwei definierte

Mehr

Video-Displayschnittstellen (7:1) mit MachXO2-PLDs implementieren

Video-Displayschnittstellen (7:1) mit MachXO2-PLDs implementieren Video-Displayschnittstellen (7:1) mit MachXO2-PLDs implementieren November 2010 Lattice Semiconductor 5555 Northeast Moore Ct. Hillsboro, Oregon 97124 USA Telephone: (503) 268-8000 www.latticesemi.com

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur Einführung Unsere erste Amtshandlung: Wir schrauben einen Rechner auf Grundlagen der Rechnerarchitektur Einführung 2 Vorlesungsinhalte Binäre Arithmetik MIPS Assembler

Mehr

Markus Kühne www.itu9-1.de Seite 1 30.06.2003. Digitaltechnik

Markus Kühne www.itu9-1.de Seite 1 30.06.2003. Digitaltechnik Markus Kühne www.itu9-1.de Seite 1 30.06.2003 Digitaltechnik Markus Kühne www.itu9-1.de Seite 2 30.06.2003 Inhaltsverzeichnis Zustände...3 UND austein ; UND Gatter...4 ODER austein ; ODER Gatter...5 NICHT

Mehr

Multidatenlogger. AquiTronic MultiLog Datenerfassung für höchste Ansprüche

Multidatenlogger. AquiTronic MultiLog Datenerfassung für höchste Ansprüche AquiTronic Datenaufzeichnung und Steuerung bei Pumpversuchen Anlagenüberwachung Universell einsetzbar Datenfernabfrage /Alarmfunktion Netzwerkfähig Speicher 1GB (Standard) Modularer Aufbau Verschiedene

Mehr

Einführung in Mikrokontroller Benutzung mit dem Arduino Board. Ramon Hofer ICVR

Einführung in Mikrokontroller Benutzung mit dem Arduino Board. Ramon Hofer ICVR Einführung in Mikrokontroller Benutzung mit dem Arduino Board Ramon Hofer ICVR Ablauf Warum Mikrokontroller Das Arduino Board Anschliessen von Bauteilen Digitale Ein- und Ausgaben Analoge Eingaben Serielle

Mehr

Asynchrone Schaltungen

Asynchrone Schaltungen Asynchrone Schaltungen Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2013 Asynchrone Schaltungen 1/25 2013/07/18 Asynchrone Schaltungen

Mehr

Smarte Technologien im Verbundprojekt KoSiF

Smarte Technologien im Verbundprojekt KoSiF Komplexe Systeme in Folie Smarte Technologien im Verbundprojekt KoSiF Stefan Saller Festo AG & Co.KG Demonstratoren im Projekt Flexible Technologien für intelligente Folien ASIC HF-Chip gedruckte DMS flexibles

Mehr

CPU-Update. Wie Äpfel zu Melonen werden. best OpenSystems Day April 2010. Unterföhring

CPU-Update. Wie Äpfel zu Melonen werden. best OpenSystems Day April 2010. Unterföhring CPU-Update Wie Äpfel zu Melonen werden best OpenSystems Day April 2010 Unterföhring Wolfgang Stief wolfgang.stief@best.de Senior Systemingenieur best Systeme GmbH GUUG Board Member Motivation Alles wird

Mehr

Steuern, Messen, Regeln - mit Mikrocontrollern im Eigenbau

Steuern, Messen, Regeln - mit Mikrocontrollern im Eigenbau Steuern, Messen, Regeln - mit Mikrocontrollern im Eigenbau 30. November 2006 Übersicht Intro Vorstellung Alexander Neumann (fd0) Studiert Informatik / Mathematik an der RWTH-Aachen Entwickung der Fnordlichter

Mehr

SOPC basierendes Datenerfassungsmodul für das Auger Engineering Radio Array (AERA)

SOPC basierendes Datenerfassungsmodul für das Auger Engineering Radio Array (AERA) SOPC basierendes Datenerfassungsmodul für das Auger Engineering Radio Array (AERA) M. Balzer, D. Bormann, A. Herth, S. Menshikov, C. Rühle, M. Scherer, A. Schmidt, H. Gemmeke KIT University of the State

Mehr

Welches ist die Zustandscodierung mit der schnellsten und/oder kostengünstigsten Lösung?

Welches ist die Zustandscodierung mit der schnellsten und/oder kostengünstigsten Lösung? 6 Zustandscodierung Bisher sind Zustandscodierungen ohne weitere Diskussion van alternativen und deren Auswirkung auf den Entwurf genutzt worden. In einem Automaten mit den vier Zuständen S0, S1, S2, S3,

Mehr

PCI VME Interface SIS1100/SIS3100

PCI VME Interface SIS1100/SIS3100 PCI VME Interface SIS1100/SIS3100 Peter Wüstner Forschungszentrum Jülich, Zentrallobor für Elektronik (ZEL) Designprinzip der im ZEL entwickelten Datenaufnahmesysteme ist es, preiswerte PC Technik mit

Mehr

Inhaltsverzeichnis Vorlesung VHDL, HW/SW-Codesign"

Inhaltsverzeichnis Vorlesung VHDL, HW/SW-Codesign Inhaltsverzeichnis Vorlesung VHDL, HW/SW-Codesign" 1 Einführung... 1-1 2 VHDL Grundlagen... 2-1 2.1 Allgemeines... 2-1 2.2 Aufbau eines VHDL-Modells...2-7 VHDL Design-Einheiten Überblick...2-10 Programmerstellung...

Mehr

Das Pollin Atmel Evaluationboard Ver. 2.01 unter Verwendung von MyAVR_Prog Tool und der Arduino IDE ein Kurztutorial

Das Pollin Atmel Evaluationboard Ver. 2.01 unter Verwendung von MyAVR_Prog Tool und der Arduino IDE ein Kurztutorial Das Pollin Atmel Evaluationboard Ver. 2.01 unter Verwendung von MyAVR_Prog Tool und der Arduino IDE ein Kurztutorial Einleitung 15.07.2012 V0.9c Angeregt durch Torsten, DL8KFO habe ich mich angefangen

Mehr

Smarte Maschinensteuerungen mit FPGAs White Paper

Smarte Maschinensteuerungen mit FPGAs White Paper Smarte Maschinensteuerungen mit FPGAs White Paper Smarte Maschinensteuerungen FPGAs bringen neue Performance und Flexibilität in den Maschinenund Anlagenbau Die Verkürzung der Entwicklungszeit, präzise

Mehr