VHDL - Technologische Grundlagen

Save this PDF as:
 WORD  PNG  TXT  JPG

Größe: px
Ab Seite anzeigen:

Download "VHDL - Technologische Grundlagen"

Transkript

1 VHDL - Technologische Grundlagen Marc Reichenbach und Michael Schmidt Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg / 48

2 Gliederung Technologien Programmierbare Logikbausteine FPGA - Field Programmable Gate Array Einordnung von FPGAs und ASICs 2 / 48

3 Technologien Inhalt Vorstellung von Technologien mit denen Speicherverhalten oder z.b. das Setzen von Verbindungsleitungen realisiert werden kann 3 / 48

4 Antifuse irreversible Programmiertechnik Antifuse in unprogrammiertem Zustand sehr hochohmig Verbindung durch Programmierung hergestellt ONO: Spannungsimpuls (ca V), Problem: gleiche Ebene wie Transistoren Metall-Metall: platzsparender (zw. Metallebenen) 4 / 48

5 Antifuse Vorteile: geringer Platzbedarf, nicht flüchtig, immun gegen Störeinflüsse Nachteile: nur einmal programmierbar ungeeignet für Prototyping, Einsatz in Serienfertigung Gegenteil Fuses in unprogrammiertem Zustand leitend Verbindungen durch Programmierung zerstört Actel verwendete z.b. Antifuses für FPGAs nur zirka 2% der Verbindungen müssen gesetzt werden kürzere Programmierzeiten 5 / 48

6 EPROM Transistor mit Floating Gate Schwellspannung kann auf 2 Werte gesetzt werden Programmierung durch hohe Spannung zwischen Gate und Source/Substrat sowie Drain und Source/Substrat Elektronen im Kanal stark beschleunigt (hot electrons) durch Gate-Spannung schlüpfen einige Elektronen ins FG 6 / 48

7 EPROM Vorgang ist selbstlimitierend aufgeladenes FG verringert Gate-Source-Spannung Wirkung: mit aufgeladenem FG kann Transistor bei normaler Gatespannung (5V) nicht durchschalten Löschen: Bestrahlung mit UV-Licht Nachteil: dauert lange (20 min), IC in spezielles Löschgerät, Löschung nicht vollständig möglich (es bleiben Elektr. zurück) 7 / 48

8 EPROM-Speicherzelle durch FG zwei Schwellspannungen U th1 und U th2 einstellbar WL ausgewählt, dann Spannung U WL am Gate Verhalten: FG gelöscht U th1 < U WL 0 an Leseverstärker (Bitladung nach Precharge entladen) FG geladen U th2 > U WL 1 an Leseverstärker (Precharge nicht entladen) 8 / 48

9 EEPROM Vorteil gegenüber EPROM: elektrisches Löschen FLOTOX-Transistor (Floating Gate Tunneling Oxide) mit zusätzlichem Select Transistor Injektor im Drain-Bereich des FLOTOX-Transistors vor Programmierung muss Löschung erfolgen FG wird durch hohe Spannung zwischen Gate und Drain durch einen Tunnelstrom aufgeladen U th2 wird eingestellt 9 / 48

10 EEPROM nach Löschen liefern die Zellen eine 1 beim Auslesen Programmierung: Control Gate auf 0V gesetzt, Select Gate aktiviert, Source Schalter deaktiviert 14V an Bitleitung FG wird entladen U th1 (log. 0 ) 0V an Bitleitung FG wird nicht entladen U th2 (log. 1 ) 10 / 48

11 EEPROM-Speicherzellen Auslesen: erfolgt wortweise über WL und Auswahl-Transistor WL wird aktiviert, somit auch der Auswahl-Transistor der die Control Gates steuert FG geladen (log. 1 ), dann bleibt die 1 auf BL erhalten FG entladen (log. 0 ) dann wird BL entladen Wenn FG entladen (log. 0 ), dann ist FLOTOX-Trans. selbstleitend (U th1 < 0V ) deshalb ist der Select-Transistor notwendig 11 / 48

12 EEPROM-Speicherzellen Speicherdichte geringer als bei EPROM (2 Transistorzelle, Auswahltransistoren,...) es sind aber mehr Lösch-/Programmierzyklen möglich Datenhaltung um die 10 Jahre, aber anfällig gegen Strahlung Flash-Speicherzellen vereinigen Vorteile von EPROMs und EEPROMs nur 1-Transistorzelle, die elektr. löschbar ist "Flash": blockweises, schnelles Löschen bekannteste Technologie ist die ETOX-Zelle (Intel) 12 / 48

13 SRAM-Zelle U dd Q M3 M2 M5 Q M6 Realisierung mit Transistoren (evtl. Widerstände) flüchtig bistabile Kippglieder Latch-Funktion mit zwei kreuzgekoppelten Invertern 13 / 48

14 6-Transistorzelle SRAM-Transistorzellen Vorteile: hohe Störsicherheit, geringer Stromverbrauch Nachteil: hoher Platzbedarf 5-Transistorzelle Vorteile: weniger Platzbedarf, geringer Stromverbrauch Nachteil: geringere Störsicherheit, kein Differenzsignal 14 / 48

15 4-Transistorzelle zwei der Transistoren durch Widerstände ersetzt Vorteile: 1/3 kleiner als 6-Transistor-Zelle Nachteil: Ruhestrom der um Faktor größer ist Einsatz häufig 6-Transistorzelle, wegen niedriger Ruhestromaufnahme und hoher Störsicherheit Ausnahmen: hohe bis höchste Speicherdichte ist gefragt 15 / 48

16 Programmierbare Logikbausteine Inhalt Welche programmierbaren Logikbausteine gab es vor dem FPGA? Übersicht SPLD (Simple Programmable Logic Device) PLA (Programmable Logic Array) PAL (Programmable Array Logic) CPLD (Complex Programmable Logic Device) 16 / 48

17 PLA - Programmable Logic Array zur Umsetzung von booleschen Funktionen in disjunktiver Normalform (DNF), z.b. y = (a b) ( a b) PLAs bestehen aus einer UND- und einer ODER-Matrix beide Matrizen programmierbar UND-Matrix: beliebige Konjunktionen (Produktterme) negierter und nicht-negierter Eingänge ODER-Matrix verknüpft Produktterme zur DNF 17 / 48

18 PLA - Programmable Logic Array Abbildung vereinfacht dargestellt real soviele Leitungen in AND-/OR-Gatter wie Eingänge vorhanden sind Welche Funktionen werden hier realisiert? 18 / 48

19 PLA - Programmable Logic Array Lösung: y 0 = ( a 1 a 0 ) (a 1 a 0 ) y 1 = (a 1 a 0 ) 19 / 48

20 PLA - Programmable Logic Array PALs verwenden nur eine programmierbare UND-Matrix Nachteile: Produktterme nur einmalig verwendbar und Anzahl pro Ausgang beschränkt Vorteile: geringerer Platzbedarf, kürzere Verzögerungszeiten (heute im Nanosekundenbereich) Einsatz: Decoder, Schaltwerke 20 / 48

21 CPLD - Complex Programmable Logic Device entwickelt für komplexere Funktionen Idee: mehrere PLA-, PAL-Strukturen auf einem Chip anordnen diese mit zentraler Schaltmatrix verbinden Beispiel: Xilinx XC9500 CPLD benutzt Flash-Technologie zur Programmierung bestehen aus mehreren Function Blocks (PAL-Funktionsblöcke, 2-16 Stck.) einer Switch Matrix I/O Blocks, die mit Switch Matrix gekoppelt sind 21 / 48

22 Xilinx XC9500 CPLD 22 / 48

23 Xilinx XC9500 CPLD Function Block 36 Eingänge, 16 Ausgänge, 90 Produktterme Produktterme können auf 18 Makrozellen geschaltet werden Makrozelle enthält ein Flip-Flop ein "Product Term Allocator"(nur 5 Terme fest zugeordnet) Takt, sowie Reset können global oder lokal erzeugt werden Flip-Flop umgehen für kombinatorische Funktion Rückkopplungen ohne Switch Matrix möglich, für schnelle Zähler (bis zu 100 MHz) Einsatzgebiete CPLD schnelle, steuerflussorientierte Anwendungen (Schaltwerke, Zähler, Decoder) 23 / 48

24 Makrozelle Xilinx XC9500 CPLD 24 / 48

25 FPGA - Field Programmable Gate Array Übersicht Prinzipieller Aufbau Eigenschaften und Einsatzgebiete FPGA zur Vorlesung - Spartan3E-1200 Trends der FPGA-Entwicklung Hersteller und Typen 25 / 48

26 Prinzipieller Aufbau Basiszellen haben geringere Komplexität als bei CPLD (feingranular) sind in regelmäßiger Feldstruktur auf dem Chip angeordnet 26 / 48

27 Prinzipieller Aufbau Konfigurationsspeicher bestimmt Funktionalität der Verbindungen Logikzellen Realisierung mit SRAM, Antifuse, / 48

28 Prinzipieller Aufbau segmentierte Verbindungsstruktur mit horz./vert. Kanälen (keine zentralen Schaltmatrizen) Basiszelle: CLB (Configurable Logic Block), [bei ALTERA LAB (Logic Array Block)] unterschiedliche Realisierungen für CLBs: XILINX, ALTERA: LUT (Look Up Table), SRAM-basiert ACTEL, QUICKLOGIC: Multiplexer-Realisierung, Antifuse-basiert ACTEL, LATTICE: Flash-basiert verschiedene zusätzliche Komponenten im FPGA integriert (IOB, BRAM, Clock-Manager, Multiplizierer,...) 28 / 48

29 Eigenschaften Vorteile: Flexibilität, Parallelität, beliebig oft konfigurierbar (bis auf Antifuse-Lösungen), dynamische und partiell dynamische Rekonfigurierung Nachteile: geringere Logikdichte als ASIC, dadurch höhere Verzögerungszeiten, hohe Leistungsaufnahme, teuer Einsatzgebiete vorrangig im Prototyping-Bereich zunehmend in eingebetteten Systemen (Datenverarbeitung, Kommunikation) Einsatz häufig auch als Coprozessor 29 / 48

30 FPGA zur Vorlesung - Spartan3E-1200 Spartan3E der Fa. Xilinx, 1200K Systemgatter??? (NAND2) 2168 CLBs, sowie 504K BlockRAM 30 / 48

31 FPGA zur Vorlesung - Spartan3E-1200 CLB enthält vier miteinander verbundene Slices 31 / 48

32 FPGA zur Vorlesung - Spartan3E-1200 SLICEM - für Logik- und Speicherfunktionen SLICEL - für Logikfunktionen 32 / 48

33 FPGA zur Vorlesung - Spartan3E SLICE besteht prinzipiell aus 2 LUTs und 2 FFs (neuere Versionen 4/4) zusätzliche Multiplexer für z.b. Kombination von LUTs zu höherwertigen Funktionen 33 / 48

34 FPGA zur Vorlesung - Spartan3E / 48

35 FPGA zur Vorlesung - Spartan3E-1200 LUT (Look Up Table) hat zw. 4-6 Eingänge zur Realisierung von Gatterfunktionen (Kombinatorik) kleiner RAM mit k Adressen und 2 k Speicherplätzen (auch direkt als verteilter RAM verwendbar) 35 / 48

36 FPGA zur Vorlesung - Spartan3E-1200 Verknüpfen der CLBs über programmierbare Verbindungen diese erhöhen jedoch die Verzögerungszeiten Zielkonflikt der Hersteller: möglichst viele Verbindungen, aber geringe Verzögerungszeiten Einsatz segmentierter Verbindungsarchitekturen lokale Verbindungen in den Basiszellen kurze Verbindungen zw. benachbarten Basiszellen verknüpfbare Leitungssegmente unterschiedlicher Länge (für globale Verbindungen) Verzögerungszeiten nicht vorhersagbar (während des Routing abgeschätzt) 36 / 48

37 FPGA zur Vorlesung - Spartan3E-1200 Segmentierte Verbindungsstruktur 37 / 48

38 FPGA zur Vorlesung - Spartan3E-1200 Switch Matrix: C-Box und S-Box zusammengefasst 38 / 48

39 FPGA zur Vorlesung - Spartan3E-1200 Realisierung von PIPs (Programmable Interconnect Point) Spartan3E mit SRAM realisiert 39 / 48

40 FPGA zur Vorlesung - Spartan3E-1200 I/O-Blöcke (IOB) auf dem Chip mit jeweils einem Pad verbunden Pads über Bonddrähte mit Pins des FPGA-Gehäuses verbunden intern über Schaltmatrizen angebunden IOB-Funktionen uni- oder bidirektionale IOBs möglich enthalten DFFs, z.b. wichtig für best. Busprotokolle/Interfaces (PCI, DDR) Anpassung an verschiedene I/O-Standards (von 1.2V-3.3V) programmierbare Pullup- und Pulldown-Widerstände 40 / 48

41 FPGA zur Vorlesung - Spartan3E / 48

42 Trends der FPGA-Entwicklung Trend zu System-on-Chip Lösungen (SoC) Integration von Mikroprozessorkernen, Schnittstellen, Speichern, Bussystemen oder Signalverarbeitungseinheiten Paradigmen-Wechsel von programmierbaren Schaltungen hin zu programmierbaren Systemen 42 / 48

43 Hersteller und Typen XILINX und ALTERA sind die FPGA-Veteranen (> 80% Marktanteil) im "High-End Bereich" im Low-Cost Bereich Vielzahl anderer Wettbewerber, wie LATTICE, ACTEL und ATMEL versuchen durch spezielle Funktionen und niedrige Preise hervorzustechen ATMEL ATK40KAL: als rekonf. Coprozessor gedacht, LUT-basiert, Basiszellen über 8-er Nachbarschaft gekoppelt FPSLIC: Field Programmable System Level Integrated Circuit, Kombination aus AVR-Core und FPGA-Architektur 43 / 48

44 Hersteller und Typen ACTEL Bereiche: portable mediz. Anwendungen, Industrie IGLOO: flashbasierte sehr kleine Low-Power FPGAs, wenige mw Leistungsaufnahme PROASIC3: ARM-Softcore-Unterstützung, AES-Decryption FUSION: integrierte ADC-Wandler RTAX: strahlungstolerant, für Anwendungen in der Raumfahrt Lattice LatticeECP3: Low-Power, SERDES-Kanäle bis 3.2 Gbps (z.b. füer GbE, PCIe,...), AES-Decryption, MAC-Einheiten integriert LatticeXP2: Low-Cost, flash-basiert, DDR/DDR2 Interfaces mit bis zu 200 MHz 44 / 48

45 Hersteller ALTERA Cyclone-Serie (Low-Cost, Low-Power) intergrierte Memory Blocks (bis 1MB) 18x18 Multiplizierer (bis zu 396) NIOS II Softcore Prozessor + IPs Anwendungen: Automobil, Industrie, Multimedia, Militär,... Arria-Serie (Mid-Range) u.a. High-Speed Transceiver bis 3.75 Gbps, PCIe Schnittstelle Stratix-Serie (High-Performance) mit 11.3 Gbps TransceiverSwitch Matrix DDR3 Ansteuerung mit 533 MHz möglich Anwendungsbereiche vorallem Kommunikation, Signalverarbeitung, ASIC-Prototyping (HardCopy Series) 45 / 48

46 Hersteller XILINX Spartan-Serie (Low-Cost, Low-Power) enthält neben CLBs und I/Os integrierten BlockRAM, DSP-Einheiten, Clock-Manager neue Versionen mit Controller Blöcken für DDR-Ansteuerung High-Speed Transceiver für PCIe Virtex-Serie (High-Performance) High-Performance Variante mit aktuell 40 nm Technolgie Subfamilien LXT (Logik), SXT (Signalverarbeitung) und HXT (Kommunikation) ältere Varianten mit bis zu 4 PowerPC-Kernen (400 MHz) ab Virtex-6 Familie davon abgekommen neuere Versionen geplant mit ARM-Prozessoren (eigenständig) 46 / 48

47 Einordnung Programmierbarer Hardware 47 / 48

48 Literatur Datasheets Spartan-3E FPGA Family: Data Sheet (ds312.pdf) Spartan-3 Generation FPGA User Guide (ug331.pdf) Sparten-3 Generation Configuration User Guide (ug332.pdf) Buch Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs, Frank Kesel u. Ruben Bartholomä, 2. Auflage, Oldenbourg Wissenschaftsverlag GmbH, ISBN / 48

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare

Mehr

Anwenderprogrammierbare

Anwenderprogrammierbare 4. Einteilung der Programmiertechnologien Programmable logic device (PLD) Field programmable gate array (FPGA) Zusammenfassende Bewertung S. A. Huss / Folie 4-1 Einteilung der Programmiertechnologien Programmierung

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

Hardware Programmierbare Logik

Hardware Programmierbare Logik Hardware Programmierbare Logik Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2010/2011 Hardware Programmierbare Logik 1/23

Mehr

13 Programmierbare Speicher- und Logikbausteine

13 Programmierbare Speicher- und Logikbausteine 13 Programmierbare Speicher- und Logikbausteine Speicherung einer Tabelle (Programm) Read Only Memory (ROM) Festwertspeicher Nichtflüchtig Nichtlöschbar: ROM PROM bzw. OTP-ROM Anwender programmierbares

Mehr

F Programmierbare Logikbausteine

F Programmierbare Logikbausteine 1 Einordnung Ebene 6 Problemorientierte Sprache Ebene 5 Assemblersprache F Programmierbare Logikbausteine Ebene 4 Ebene 3 Ebene 2 Ebene 1 Betriebssystem ISA (Instruction Set Architecture) Mikroarchitektur

Mehr

Übersicht aktueller heterogener FPGA-SOCs

Übersicht aktueller heterogener FPGA-SOCs Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Übersicht aktueller heterogener FPGA-SOCs Vortrag zum Lehrstuhlseminar Tilo Zschau tilo.zschau@mailbox.tu-dresden.de

Mehr

F Programmierbare Logikbausteine

F Programmierbare Logikbausteine 1 Einordnung Ebene 6 Problemorientierte Sprache Ebene 5 Assemblersprache F Programmierbare Logikbausteine Ebene 4 Ebene 3 Ebene 2 Ebene 1 Betriebssystem ISA (Instruction Set Architecture) Mikroarchitektur

Mehr

5 Zusammengesetzte und reguläre Schaltungsstrukturen

5 Zusammengesetzte und reguläre Schaltungsstrukturen 5 Zusammengesetzte und reguläre Schaltungsstrukturen regelmäßig aufgebaute (reguläre) Schaltungsstrukturen implementieren jeweils eine größere Zahl an Gatterfunktionen wichtigste Vertreter: Speicher, programmierbare

Mehr

FPGA. Field Programmable Gate Array

FPGA. Field Programmable Gate Array FPGA Field Programmable Gate Array FPGA Was ist das? Das FPGA ist ein relativ neuer, programmierbarer Baustein, der zum Aufbau digitaler, logischer Schaltungen dient. Aufbau Ein FPGA besteht aus einzelnen

Mehr

F. Technologische Grundlagen

F. Technologische Grundlagen F. Technologische Grundlagen F.1. Einordnung Bisher: - wenige Schaltkreise pro Chip, - feste Verdrahtung. Nun: - Generischer Schaltkreis, - Löschen & programmieren, - Umfangreiche Funktionalität, - Einstellbare

Mehr

D. Programmierbare Logik

D. Programmierbare Logik D. Programmierbare Logik Bisher: - wenige Schaltkreise pro Chip, - feste Verdrahtung. Nun: - Generischer Schaltkreis, - Löschen & programmieren, - Umfangreiche Funktionalität, - Einstellbare Logikfunktionen,

Mehr

FPGA. Übersicht der Aktuellen Bausteine. Inhaltsverzeichnis. 1. Einführung 1.1 Was ist ein FGPA?

FPGA. Übersicht der Aktuellen Bausteine. Inhaltsverzeichnis. 1. Einführung 1.1 Was ist ein FGPA? FPGA Übersicht der Aktuellen Bausteine Von Markus Stanczyk Inhaltsverzeichnis 1. Einführung 1.1 Was ist ein FGPA? 2. Aufbau eines FPGA 2.1 Logikblöcke 2.2 Verbindungsarchitektur 3. Marktüberblick 3.1 Allgemein

Mehr

Eingebettete Systeme Modellierung und Zielarchitekturen

Eingebettete Systeme Modellierung und Zielarchitekturen Eingebettete Systeme Modellierung und Zielarchitekturen Vorlesungsbegleitende Unterlagen WS 2003/2004 Klaus Waldschmidt Teil 9 Field Programmable Gate Arrays - FPGA Literatur: 1. M. Wannemacher, Das FPGA-Kochbuch,

Mehr

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1 Halbleiterspeicher 30.09.2008 Michael Kuhfahl 1 Gliederung I. FF als Speicher (1 Bit) II. Register als Speicher (n Bit) III. Anordnung der Speicherzellen IV. SRAM V. DRAM VI. ROM VII. PROM VIII. EPROM

Mehr

ASIC Application-Specific Integrated Circuit

ASIC Application-Specific Integrated Circuit ASIC Application-Specific Integrated Circuit Technische Informatik Henning Rob Sonntag, 21. Januar 2018 Agenda Einführung Schaltungsentwurf Arten von ASICs 21.01.2018 ASIC - Henning Rob 2 Agenda Einführung

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

Software ubiquitärer Systeme

Software ubiquitärer Systeme Software ubiquitärer Systeme Übung 2: Speicherarchitekturen in Mikrocontrollern und AOStuBS Christoph Borchert Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund http://ess.cs.uni-dortmund.de/~chb/

Mehr

Technische Grundlagen der Informatik

Technische Grundlagen der Informatik Technische Grundlagen der Informatik WS 2008/2009 16. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Inhalt Wiederholung: Gleitkommadarstellung Konstruktion Normalisierte /

Mehr

T est of 1GBit/s Fiber optical communication interfaces based on FlexRIO R Series

T est of 1GBit/s Fiber optical communication interfaces based on FlexRIO R Series T est of 1GBit/s Fiber optical communication interfaces based on FlexRIO R Series Inhalt 1. Einführung... 2 2. Anforderungen... 2 3. Komponenten... 3 3.1. PXI 7952R... 3 3.2. Fiber Optical Interface Module

Mehr

FPGA Systementwurf. Rosbeh Etemadi. Paderborn University. 29. Mai 2007

FPGA Systementwurf. Rosbeh Etemadi. Paderborn University. 29. Mai 2007 Paderborn Center for Parallel l Computing Paderborn University 29. Mai 2007 Übersicht 1. FPGAs 2. Entwicklungssprache VHDL 3. Matlab/Simulink 4. Entwicklungssprache Handel-C 5. Fazit Übersicht FPGAs 1.

Mehr

Technologie Überblick Flash & Antifuse vs. SRAM. André Ehlert

Technologie Überblick Flash & Antifuse vs. SRAM. André Ehlert Technologie Überblick Flash & Antifuse vs. SRAM André Ehlert Agenda > Abgrenzungsmerkmale Firm Error Kopierschutz Leistungsaufnahme Systemkosten Zusammenfassung FPGA Allgemeiner Aufbau und Funktion FPGA

Mehr

Digitaltechnik II SS 2007

Digitaltechnik II SS 2007 Digitaltechnik II SS 27 9. Vorlesung Klaus Kasper Inhalt Realisierung digitaler Systeme Nutzung isplever Automaten Moore-Automat Mealy-Automat Beispiel Übung Massenspeicher Digitaltechnik 2 2 Realisierung

Mehr

Outline Schieberegister Multiplexer Barrel-Shifter Zähler Addierer. Rechenschaltungen 1. Marc Reichenbach

Outline Schieberegister Multiplexer Barrel-Shifter Zähler Addierer. Rechenschaltungen 1. Marc Reichenbach Rechenschaltungen 1 Marc Reichenbach Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 06/14 1 / 32 Gliederung Schieberegister Multiplexer Barrel-Shifter Zähler Addierer 2 / 32 Schieberegister

Mehr

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Technische Grundlagen der Informatik Kapitel 5 Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Kapitel 5: Themen Speicherarchitekturen RAM-, ROM-Speicher Flash-Speicher Logikimplementierung

Mehr

Inhalt. 1. Mikrocontroller 2. FPGA 3. Vergleich 4. Hybride Systeme 5. Zusammenfassung 6. Quellenverzeichnis 12.01.2016

Inhalt. 1. Mikrocontroller 2. FPGA 3. Vergleich 4. Hybride Systeme 5. Zusammenfassung 6. Quellenverzeichnis 12.01.2016 Vergleich FPGA und Mikrocontroller Laura Hilleke Technische Informatik 07.01.2016 07.01.2016 Vergleich FPGA und Mikrocontroller 2 1 Aufbau Funktionsweise Programmierung 07.01.2016 Vergleich FPGA und Mikrocontroller

Mehr

Microcontroller Kurs. 08.07.11 Microcontroller Kurs/Johannes Fuchs 1

Microcontroller Kurs. 08.07.11 Microcontroller Kurs/Johannes Fuchs 1 Microcontroller Kurs 08.07.11 Microcontroller Kurs/Johannes Fuchs 1 Was ist ein Microcontroller Wikipedia: A microcontroller (sometimes abbreviated µc, uc or MCU) is a small computer on a single integrated

Mehr

Zieltechnologien. Welcher ASIC-Typ passt zu meinem Design? A. Steininger / TU Wien 1

Zieltechnologien. Welcher ASIC-Typ passt zu meinem Design? A. Steininger / TU Wien 1 Zieltechnologien Welcher ASIC-Typ passt zu meinem Design? A. Steininger / TU Wien 1 Überblick Terminologie ASIC-Typen und ihre Charakteristika Programmable Logic Devices: Prinzipien Programmierbare Logikzellen

Mehr

PALs, CPLDs und FPGAs

PALs, CPLDs und FPGAs PALs, CPLDs und FPGAs P. Fischer, ziti, Uni Heidelberg, Seite 1 Bezeichnungen Sehr ähnliche Bauelemente werden oft unterschiedlich bezeichnet, z.t. nur aus Marketing-Gründen PLD = Programmable Logic Devices

Mehr

Digitaltechnik II SS 2007

Digitaltechnik II SS 2007 Digitaltechnik II SS 27 8. Vorlesung Klaus Kasper Inhalt Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM ROM Programmierbare ROM Realisierung digitaler Systeme Automaten Digitaltechnik 2 2 Halbleiterspeicher

Mehr

Praktikum Digitaltechnik

Praktikum Digitaltechnik dig Datum : 1.06.2009 A) Vorbereitungsaufgaben 1) Was unterscheidet sequentielle und kombinatorische Schaltungen? Kombinatorische ~ Sequentielle ~ Ausgänge sind nur vom Zustand der Eingangsgrößen abhängig

Mehr

Programmierbare Logikbauelemente

Programmierbare Logikbauelemente Programmierbare Logikbauelemente Architekturen und Anwendungen von Axel Sikora mit 148 Bildern und 31 Tabellen HANSER Grundlagen 13 1.1 Einführung 13 1.2 Grundlagen digitaler Schaltungen 15 1.2.1 Grandlagen

Mehr

Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung

Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung Frederik Grüll, Udo Kebschull Infrastruktur und Rechnersysteme in der Informationsverarbeitung Goethe-Universität Frankfurt ZKI-Frühjahrstagung

Mehr

SSDs und Flash Memory. Matthias Müller 16.Juni 2010 Institut für Verteilte Systeme

SSDs und Flash Memory. Matthias Müller 16.Juni 2010 Institut für Verteilte Systeme SSDs und Flash Memory Matthias Müller 16.Juni 2010 Institut für Verteilte Systeme Seite 2 Inhalt Motivation Aufbau und Funktionsweise NAND vs NOR SLC vs MLC Speicherorganisation Vergleich mit konventionellen

Mehr

Technische Grundlagen der Informatik

Technische Grundlagen der Informatik Technische Grundlagen der Informatik WS 2008/2009 17. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Wiederholung ROM Inhalt Realisierung digitaler Systeme Endliche Automaten

Mehr

Das große All-in-All CPLD/FPGA Tutorial

Das große All-in-All CPLD/FPGA Tutorial Das große All-in-All CPLD/FPGA Tutorial Mit diesem Tutorial sollen die ersten Schritte in die Welt der programmierbaren Logik vereinfacht werden. Es werden sowohl die Grundlagen der Logik, die benötigte

Mehr

Emulation und Rapid Prototyping

Emulation und Rapid Prototyping Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture

Mehr

Emulation und Rapid Prototyping. Hw-Sw-Co-Design

Emulation und Rapid Prototyping. Hw-Sw-Co-Design Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture

Mehr

Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten

Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten E. Zenker 9. November 2011 1 / 28 Gliederung 1. Field Programmable Gate Array - FPGA 2. Satisfiability Testing

Mehr

ASIC s (Application Specific Integrated Circuit)

ASIC s (Application Specific Integrated Circuit) 6. Semester Hard- und Softwaretechnik ASIC s (Application Specific Integrated Circuit) Andreas Zbinden Gewerblich-Industrielle Berufsschule Bern, GIBB Zusammenfassung Das vorliegende Dokument zeigt eine

Mehr

Outline Schieberegister Multiplexer Zähler Addierer. Rechenschaltungen. Marc Reichenbach und Michael Schmidt

Outline Schieberegister Multiplexer Zähler Addierer. Rechenschaltungen. Marc Reichenbach und Michael Schmidt Rechenschaltungen Marc Reichenbach und Michael Schmidt Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 05/11 1 / 22 Gliederung Schieberegister Multiplexer Zähler Addierer 2 / 22 Schieberegister

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur [CS3100.010] Wintersemester 2014/15 Heiko Falk Institut für Eingebettete Systeme/Echtzeitsysteme Ingenieurwissenschaften und Informatik Universität Ulm Kapitel 4 Technologische

Mehr

Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform

Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform Prof. Dr.-.-Ing.. Frank Kesel Fachhochschule Pforzheim Übersicht Vom Algorithmus zum Chip High-Level Synthese Anwendungsbeispiel

Mehr

Lösung 2.1 PROM - Dual-zu-Siebensegmentdecoder

Lösung 2.1 PROM - Dual-zu-Siebensegmentdecoder Lösung 2. PROM - Dual-zu-Siebensegmentdecoder Die Ziffern bzw. Buchstaben sollen auf der Siebensegmentanzeige gemäß der Abbildung dargestellt werden: 0 2 3 4 5 6 7 8 9 0 2 3 4 5 Die Ansteuerung der Leuchtsegmente

Mehr

AVT Spartan-3E Development Kit AVT DK S3E-500 (V1.0) 21.05.2008

AVT Spartan-3E Development Kit AVT DK S3E-500 (V1.0) 21.05.2008 AVT Spartan-3E Development Kit Kurzbeschreibung AVT DK S3E-500 (V1.0) 21.05.2008 Inhaltsverzeichnis Kapitel 1: Kapitel 2: Einführung Komponenten und Eigenschaften AVT Spartan-3E Development Kit Benutzerhandbuch

Mehr

Einführung in. Logische Schaltungen

Einführung in. Logische Schaltungen Einführung in Logische Schaltungen 1/7 Inhaltsverzeichnis 1. Einführung 1. Was sind logische Schaltungen 2. Grundlegende Elemente 3. Weitere Elemente 4. Beispiel einer logischen Schaltung 2. Notation von

Mehr

Digital Design 5 Rechnergestützte Schaltungsentwicklung

Digital Design 5 Rechnergestützte Schaltungsentwicklung 5 Rechnergestützte Schaltungsentwicklung 5.1 Technologische Trends Richard Roth / FB Informatik und Mathematik Rechnergestützte Schaltungsentwicklung 1 Richard Roth / FB Informatik und Mathematik Rechnergestützte

Mehr

Entwurfsmethodik für rekonfigurierbare Mixed-Signal-ICs

Entwurfsmethodik für rekonfigurierbare Mixed-Signal-ICs Entwurfsmethodik für rekonfigurierbare Mixed-Signal-ICs Abschlußvortrag zum gleichnamigen Forschungsprojekt Prof. Dr.-Ing. T. Harriehausen 27.11.2002 E-Mail: Th.Harriehausen@FH-Wolfenbuettel.DE WWW: Public.RZ.FH-Wolfenbuettel.DE\fb\e\~harrieha\vl

Mehr

1. Einleitung. Informationstechnische Systeme

1. Einleitung. Informationstechnische Systeme 1. Informationstechnische Systeme Realisierungsvarianten für HW-Komponenten Anwendung von SSI Standard-IC Anwendung von µp und MSI-/LSI-Komponenten Einsatz anwendungsspezifischer integrierter Schaltungen

Mehr

3.2 Verknüpfung von Variablen... 50 3.3 Sheffer- und Pierce-Funktion... 52 3.4 Übungen... 54

3.2 Verknüpfung von Variablen... 50 3.3 Sheffer- und Pierce-Funktion... 52 3.4 Übungen... 54 Inhaltsverzeichnis 1 Einführung 1 1.1 Analog - Digital Unterscheidung... 1 1.1.1 Analoge Darstellung...2 1.1.2 Digitale Darstellung...3 1.1.3 Prinzip der Analog-Digital-Wandlung...4 1.2 Begriffsdefinitionen...5

Mehr

Modul A. Modul B. Bisheriger Ansatz für dynamisch und partiell rekonfigurierbare Systeme. Slot 0 Slot 1. Prozessor. Dynamischer Bereich

Modul A. Modul B. Bisheriger Ansatz für dynamisch und partiell rekonfigurierbare Systeme. Slot 0 Slot 1. Prozessor. Dynamischer Bereich DFG Mini Workshop Device Treiber für rekonfigurierbare Rechensysteme HW-ICAP API zur Anwendung der Read-, Modify-, Writeback-Methode für Xilinx Virtex-II FPGAs 8. 9. Dezember TU München Michael Hübner

Mehr

COOL HASHING MIT FPGAS. Robert Bachran

COOL HASHING MIT FPGAS. Robert Bachran COOL HASHING MIT FPGAS Robert Bachran Dresden, 16.1.2012 Einführung Grundlagen Kriterien für gute Hashverfahren Grundlagen FPGAs Hashverfahren auf FPGAs Skein auf FPGA Evolutionäre Hashverfahren Energiesparendes

Mehr

Seminar REKONFIGURIERBARE HARDWARE- STRUKTUREN. Alexander Giese Universität Mannheim Lehrstuhl für Rechnerarchitektur 23.

Seminar REKONFIGURIERBARE HARDWARE- STRUKTUREN. Alexander Giese Universität Mannheim Lehrstuhl für Rechnerarchitektur 23. Seminar REKONFIGURIERBARE HARDWARE- STRUKTUREN Alexander Giese Universität Mannheim Lehrstuhl für Rechnerarchitektur 23. November 2004 1 Gliederung 1. ASIC/FPGA 1.1 ASIC, Vor/Nachteile 1.2 FPGA, Vor/Nachteile

Mehr

Die Technologie von Solid State Disks

Die Technologie von Solid State Disks Beispielbild Die Technologie von Solid State Disks Matthias Niemann Fachbereich Mathematik und Informatik Institut für Informatik 30.01.09 Solid State Disk Überblick Massenspeicher ohne bewegliche Mechanik

Mehr

Programmierbare Logik

Programmierbare Logik Programmierbare Logik Ein Überblick über programmierbare logische Bausteine TU Berlin FG emsp 1 Einleitung Verschiedene Realisierungsmöglichkeiten von logischen Zusammenhängen 1. Kombination von einfachen

Mehr

Programmierbare Logikschaltungen

Programmierbare Logikschaltungen Kapitel 3 Die zunehmende Komplexität einer Logikschaltung erfordert eine Vielzahl an digitalen Bausteinen, die es als Standard-Chips mit unterschiedlichen Funktionen und für verschiedene Logikfamilien

Mehr

Martin V. Künzli Marcel Meli. Vom Gatter zu VHDL. Eine Einführung in die Digitaltechnik. : iasms!wil5i-8sb*l!f. 3. Auflage. zh aw

Martin V. Künzli Marcel Meli. Vom Gatter zu VHDL. Eine Einführung in die Digitaltechnik. : iasms!wil5i-8sb*l!f. 3. Auflage. zh aw Martin V. Künzli Marcel Meli Vom Gatter zu VHDL Eine Einführung in die Digitaltechnik : iasms!wil5i-8sb*l!f 3. Auflage zh aw Inhaltsverzeichnis 1. Begriffe und Definitionen 1 1.1 Logische Zustände 1 1.2

Mehr

Digitalelektronik 4 Vom Transistor zum Bit. Stefan Rothe

Digitalelektronik 4 Vom Transistor zum Bit. Stefan Rothe Digitalelektronik 4 Vom Transistor zum Bit Stefan Rothe 2015 04 21 Rechtliche Hinweise Dieses Werk von Thomas Jampen und Stefan Rothe steht unter einer Creative Commons Attribution-Non- Commercial-ShareAlike-Lizenz.

Mehr

Es können nur Werte ausgelesen werden, Es kann -NICHT- geschaltet werden!!

Es können nur Werte ausgelesen werden, Es kann -NICHT- geschaltet werden!! Es können nur Werte ausgelesen werden, Es kann -NICHT- geschaltet werden Vorhanden auf Geräten der V3 Version ab Patch Level 1008 und V2 Versionen ab Patch Level 1001. Bei Geräte der V2 Versionen werden,

Mehr

Ein Vortrag von Kamal Laghmari im Fach: Technische Informatik

Ein Vortrag von Kamal Laghmari im Fach: Technische Informatik Vortrag über FPAA`s Ein Vortrag von im Fach: Technische Informatik Inhalt o Einführung in FPAA`s o Funktionsweise o Architektur o Switched Capacity (SC) o Entwicklungsmethoden o Anwendungsgebiete oausblick

Mehr

SPKC. Inhalte der Vorlesung. Signalprozessoren und Kommunikationscontroller. Prof. Dr.-Ing. Peter Schulz. Signalprozessoren

SPKC. Inhalte der Vorlesung. Signalprozessoren und Kommunikationscontroller. Prof. Dr.-Ing. Peter Schulz. Signalprozessoren Signalprozessoren und Kommunikationscontroller für den Schwerpunkt Telekommunikationstechnik: für alle anderen Schwerpunkte: Pflichtfach Wahlpflichtfach Inhalte der Vorlesung Signalprozessoren Systemarchitekturen

Mehr

Entwurf von digitalen Schaltungen und Systemen mit HDLsundFPGAs

Entwurf von digitalen Schaltungen und Systemen mit HDLsundFPGAs Entwurf von digitalen Schaltungen und Systemen mit HDLsundFPGAs Einführung mit VHDL und SystemC von Prof. Dr.-Ing. Frank Kesel und Dr. Rüben Bartholomä 2., korrigierte Auflage Oldenbourg Verlag München

Mehr

4.Vorlesung Rechnerorganisation

4.Vorlesung Rechnerorganisation Mario.Trams@informatik.tu-chemnitz.de, 22. April 2004 1 Inhalt: 4.Vorlesung Rechnerorganisation technischer Hintergrund der von uns verwendeten Experimentierhardware kurze Einführung in das Altera Entwicklungssystem

Mehr

Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten

Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten E. Zenker 24. Februar 2011 1 / 20 Gliederung 1. Satisfiability Testing 2. FPGAs 3. Aktuelle Hardware SAT Solver

Mehr

Protokoll zu Grundelemente der Digitaltechnik

Protokoll zu Grundelemente der Digitaltechnik Protokoll zu Grundelemente der Digitaltechnik Ronn Harbich 22. uli 2005 Ronn Harbich Protokoll zu Grundelemente der Digitaltechnik 2 Vorwort Das hier vorliegende Protokoll wurde natürlich mit größter Sorgfalt

Mehr

Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs

Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs von Frank Kesel und Rüben Bartholomä Oldenbourg Verlag München Wien Einleitung 1 1 Digitaltcchnik und die mikroelektronische Revolution

Mehr

Speicherarten eines Mikrokontrollers

Speicherarten eines Mikrokontrollers Speicherarten eines Mikrokontrollers Simon Hermann 4. Juni 2015 Speicherarten eines Mikrokontrollers Gliederung Klassifizierung von Halbleiterspeichern EEPROM 1. Aufbau 2. Read/Write Prozess 3. Arten der

Mehr

HARDWARE-PRAKTIKUM. Versuch T-1. Kontaktlogik. Fachbereich Informatik. Universität Kaiserslautern

HARDWARE-PRAKTIKUM. Versuch T-1. Kontaktlogik. Fachbereich Informatik. Universität Kaiserslautern HARDWARE-PRATIUM Versuch T-1 ontaktlogik Fachbereich Informatik Universität aiserslautern eite 2 Versuch T-1 Versuch T-1 Vorbemerkungen chaltnetze lassen sich in drei lassen einteilen: 1. chaltnetze vom

Mehr

C und C++ für Embedded Systems

C und C++ für Embedded Systems C und C++ für Embedded Systems von Friedrich Bollow, Matthias Homann, Klaus-Peter Köhn Neuausgabe C und C++ für Embedded Systems Bollow / Homann / Köhn schnell und portofrei erhältlich bei beck-shop.de

Mehr

Hybride Apps DPR und Android auf dem Xilinx ZYNQ. Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm

Hybride Apps DPR und Android auf dem Xilinx ZYNQ. Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm Hybride Apps DPR und Android auf dem Xilinx ZYNQ Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm Konvergenz der Rechenplattformen Processing System Memory Interfaces 7 Series Programmable

Mehr

Rechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15

Rechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15 Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 14/15 Prof. Dr Jian-Jia Chen Dr. Lars Hildebrand Fakultät für Informatik Technische Universität Dortmund lars.hildebrand@tu-.de http://ls1-www.cs.tu-.de Übersicht

Mehr

3.2 Verknüpfung von Variablen... 48 3.3 Sheffer- und Pierce-Funktion... 50 3.4 Übungen... 52

3.2 Verknüpfung von Variablen... 48 3.3 Sheffer- und Pierce-Funktion... 50 3.4 Übungen... 52 Inhaltsverzeichnis 1 Einführung 1 1.1 Analog - Digital Unterscheidung...1 1.1.1 Analoge Darstellung...2 1.1.2 Digitale Darstellung...3 1.1.3 Prinzip der Analog-Digital-Wandlung...4 1.2 Begriffsdefinitionen...5

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Analoge und digitale Hardware bei

Mehr

Flip Flops allgemein - Digitale Signalspeicher

Flip Flops allgemein - Digitale Signalspeicher INFORMATION: Flip Flops allgemein - Digitale Signalspeicher Jede elektronische Schaltung, die zwei stabile elektrische Zustände hat und durch entsprechende Eingangssignale von einem Zustand in einen anderen

Mehr

FPGAs (Field Programable Arrays) Informationstechnik für Luft- und Raumfahrt Aerospace Information Technology

FPGAs (Field Programable Arrays) Informationstechnik für Luft- und Raumfahrt Aerospace Information Technology FPGAs (Field Programable Arrays) FPGA Field Programmable: can be programmed in the field after manufacture Gate Array, ASIC (Application Specific IC (IC = Integrted Circuit) ) an approach to the design

Mehr

HS Technische Informatik

HS Technische Informatik Technische Universität Dresden Fakultät Informatik Institut Technische Informatik HS Technische Informatik Architektur eines dynamisch rekonfigurierbaren Rechnersystems Johannes.Goerner@mailbox.tu-dresden.de

Mehr

Wintersemester 2001/2002. Hardwarepraktikum. Versuch 4: Sequentielle Systeme 1. - Toralf Zemlin - Swen Steinmann - Sebastian Neubert

Wintersemester 2001/2002. Hardwarepraktikum. Versuch 4: Sequentielle Systeme 1. - Toralf Zemlin - Swen Steinmann - Sebastian Neubert Hardwarepraktikum Wintersemester 2001/2002 Versuch 4: Sequentielle Systeme 1 - Toralf Zemlin - Swen Steinmann - Sebastian Neubert Aufgabenstellung: 2.1. Untersuchen Sie theoretisch und praktisch die Wirkungsweise

Mehr

Wir benutzen im nachfolgenden Versuch ein PLA zur Implementierung zweier boolscher Funktionen. Dazu einige Vorüberlegungen.

Wir benutzen im nachfolgenden Versuch ein PLA zur Implementierung zweier boolscher Funktionen. Dazu einige Vorüberlegungen. Kapitel 3 Programmable Logic Array (PLA) Die Idee eines PLA ist, dass bei der Chipherstellung ein homogenes Feld von Transistoren erzeugt wird. Die eigentliche Funktionalität wird dann durch Konfiguration

Mehr

Anleitung TempCW 2011

Anleitung TempCW 2011 TempCW - Wirberg 0 30.09.0 Anleitung TempCW 0 vorläufig Inhaltsverzeichnis Aufbauanleitung... Platine... Programmierstecker... Bestückung...3 Inbetriebnahme... 5 Spannungsversorgung... 5 LEDs... 5 NF Teil...

Mehr

Technische Informatik (Master)

Technische Informatik (Master) Technische Informatik (Master) Themen am 08.10.2015: Mögliche Themen des Semesters, Termine Zielvorstellungen vereinbaren. Achtung: Die vorgeführten Beispiele sind NICHT auf den Folien -> mitschreiben!

Mehr

CU-R-CONTROL. Beschreibung zur Schaltung ATMega16-32+ISP MC-Controller Steuerung auf Basis ATMEL Mega16/32. Autor: Christian Ulrich

CU-R-CONTROL. Beschreibung zur Schaltung ATMega16-32+ISP MC-Controller Steuerung auf Basis ATMEL Mega16/32. Autor: Christian Ulrich Seite 1 von 10 CU-R-CONTROL Beschreibung zur Schaltung ATMega16-32+ISP MC-Controller Steuerung auf Basis ATMEL Mega16/32 Autor: Christian Ulrich Datum: 08.12.2007 Version: 1.00 Seite 2 von 10 Inhalt Historie

Mehr

Entwicklung mit Xilinx-FPGAs

Entwicklung mit Xilinx-FPGAs Entwicklung mit Xilinx-FPGAs FZJ - ZEL - Abteilung für Experimentsysteme und Kommunikationstechnik (Harald Kleines) Motivation Technologie Entwicklungsprozeß DAQ in der Hadronenphysik Projekte im FZJ mit

Mehr

System- Realisierung

System- Realisierung 3 Entwurf, Simulation und Synthese von digitalen Strukturen 3.1 Programmierbare Logikschaltungen System- Realisierung Standard- Bauelemente ASIC Application Specific Integrated Circuit Mikroprozessor,

Mehr

Optimierung der Rechenleistung pro Fläche von Prozessorarchitekturen durch Rekonfiguration von Funktionseinheiten

Optimierung der Rechenleistung pro Fläche von Prozessorarchitekturen durch Rekonfiguration von Funktionseinheiten Fakultät für Informatik Institut für Technische Informatik Optimierung der Rechenleistung pro Fläche von Prozessorarchitekturen durch Rekonfiguration von Funktionseinheiten Rainer Scholz Dissertation zur

Mehr

Outline Automaten FSM Synthesis FSM in VHDL FSM auf FPGA. State Machines. Marc Reichenbach und Michael Schmidt

Outline Automaten FSM Synthesis FSM in VHDL FSM auf FPGA. State Machines. Marc Reichenbach und Michael Schmidt State Machines Marc Reichenbach und Michael Schmidt Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 05/11 1 / 34 Gliederung Endliche Automaten Automaten Synthese FSM Beschreibung in VHDL

Mehr

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF ITS Teil 2: Rechnerarchitektur 1. Grundschaltungen der Digitaltechnik a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF b. Zähler (Bsp. 4-Bit Zähler) - Eingang count wird zum Aktivieren

Mehr

Klassifizierung der Halbleiterspeicher

Klassifizierung der Halbleiterspeicher Klassifizierung der Halbleiterspeicher Halbleiterspeicher nicht flüchtig flüchtig AM nicht löschbar OM POM löschbar EPOM EEPOM statisch AM dynamisch AM abei bedeuten die Abürzungen: OM AM POM EPOM EEPOM

Mehr

Technical Note 0302 ewon

Technical Note 0302 ewon Technical Note 0302 ewon Variablen (Tags) aus einer Rockwell Automation Steuerung auslesen - 1 - Inhaltsverzeichnis 1 Allgemeines... 3 1.1 Information... 3 1.2 Hinweis... 3 2 Allen Bradley MicroLogix...

Mehr

Technische Informatik Basispraktikum Sommersemester 2001

Technische Informatik Basispraktikum Sommersemester 2001 Technische Informatik Basispraktikum Sommersemester 2001 Protokoll zum Versuchstag 4 Datum: 21.6.2001 Gruppe: David Eißler/ Autor: Verwendete Messgeräte: - digitales Experimentierboard (EB6) - Netzgerät

Mehr

Reduzierung der Zykluszeiten von Pincheck- und Hochspannungsprüfungen für Automotive-Steckverbinder unter Verwendung modularer NI-FPGA-Technologie

Reduzierung der Zykluszeiten von Pincheck- und Hochspannungsprüfungen für Automotive-Steckverbinder unter Verwendung modularer NI-FPGA-Technologie Reduzierung der Zykluszeiten von Pincheck- und Hochspannungsprüfungen für Automotive-Steckverbinder unter Verwendung modularer NI-FPGA-Technologie Herbert Pichlik Tobias Postler Matthias Thüringer hpichlik@papp-gruppe.de

Mehr

Rekonfigurierbare Prozessoren

Rekonfigurierbare Prozessoren 15 Rekonfigurierbare Prozessoren 1 Inhalt Vorhandene Architekturen Rekonfigurierbare Systeme Rekonfigurierbare Hardware Rekonfigurierbarer Instruction Set Processor CRISP 2 DSP Processor Spec FU Spec FU

Mehr

9 Multiplexer und Code-Umsetzer

9 Multiplexer und Code-Umsetzer 9 9 Multiplexer und Code-Umsetzer In diesem Kapitel werden zwei Standard-Bauelemente, nämlich Multiplexer und Code- Umsetzer, vorgestellt. Diese Bausteine sind für eine Reihe von Anwendungen, wie zum Beispiel

Mehr

Technical Note 0301 ewon

Technical Note 0301 ewon PCE Deutschland GmbH Im Langel 4 59872 Meschede Telefon: 02903 976 990 E-Mail: info@pce-instruments.com Web: www.pce-instruments.com/deutsch/ Technical Note 0301 ewon Variablen (Tags) aus einer Siemens/VIPA

Mehr

RS-Flip Flop, D-Flip Flop, J-K-Flip Flop, Zählschaltungen

RS-Flip Flop, D-Flip Flop, J-K-Flip Flop, Zählschaltungen Elektronik Praktikum / Digitaler Teil Name: Jens Wiechula, Philipp Fischer Leitung: Prof. Dr. U. Lynen Protokoll: Philipp Fischer Versuch: 3 Datum: 24.06.01 RS-Flip Flop, D-Flip Flop, J-K-Flip Flop, Zählschaltungen

Mehr

Praktikum Grundlagen der Elektronik

Praktikum Grundlagen der Elektronik Praktikum Grundlagen der Elektronik Versuch EP 7 Digitale Grundschaltungen Institut für Festkörperelektronik Kirchhoff - Bau K1084 Die Versuchsanleitung umfasst 7 Seiten Stand 2006 Versuchsziele: Festigung

Mehr

Einteilung der Kippschaltungen (Schaltwerke) (=Flipflops)

Einteilung der Kippschaltungen (Schaltwerke) (=Flipflops) 6. Sequentielle Schaltungen: 6.1. Grundsätzliche Aussage zu Flipflop Unterschiede zwischen kombinatorischen und sequentiellen Schaltungen: Kombinatorische Schaltungen: - Ausgänge sind nur vom Zustand der

Mehr

Tutorium Rechnerorganisation

Tutorium Rechnerorganisation Woche 9 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu

Mehr

- Strukturentwurf elementarer Rechenwerke - Grund-Flipflop (RS-Flipflop) - Register, Schieberegister, Zähler

- Strukturentwurf elementarer Rechenwerke - Grund-Flipflop (RS-Flipflop) - Register, Schieberegister, Zähler 3.Übung: Inhalte: - binäre Logik, boolsche Gleichungen - logische Grundschaltungen - trukturentwurf elementarer echenwerke - Grund-Flipflop (-Flipflop) - egister, chieberegister, Zähler Übung Informatik

Mehr