Informatik II. Sequentielle Schaltwerke. sequentielle Schaltwerke. sequentielle Schaltwerke. Rainer Schrader. 11. November 2008

Transkript

1 nformatik Rainer Schrader Sequentielle Schaltwerke Zentrum für Angewandte nformatik Köln. November 8 / 6 / 6 Gliederung Latches und Flip-flops Beispiele sequentieller Bausteine programmierbare Schaltkreise Anwendungen von PLA s Mikroprogrammebene wir haben gesehen, dass es notwendig ist, den Ablauf von Schaltvorgängen und ihre Reihenfolge zu steuern zudem können wir bisher noch keine nformationen speichern wir führen dazu zwei zusätzliche Konzepte ein zentrale Kontrolleinheit Delay-Baustein / 6 4 / 6

2 Delay-Baustein zentrale Kontrolleinheit Taktgeber, Uhr, Clock deren Taktsignale den Ablauf steuern hat (vorerst) einen nput und beliebigen fan-out er besteht aus einem Vorspeicher und einem Speicher beide können jeweils ein Bit speichern das Taktsignal wird an der Nahtstelle zwischen Vorspeicher und Speicher eingespeist $_i$ $V$ V $S$ S $y_i$ y i i Takt 5 / 6 6 / 6 $_i$ $V$ V $S$ S $y_i$ y i i Er arbeitet in zwei Phasen: Arbeitsphase: Takt der Speicher S gibt sein Signal aus im folgenden kann mit dem Signal wie in Schaltkreisen gearbeitet werden, bis eventuell ein weiterer Delay-Baustein erreicht wird. ein Signal, das auf diese Weise den Vorspeicher V erreicht, wird in V gespeichert. die Arbeitsphase muss lang genug sein, um die Schaltkreisteile abarbeiten zu können Setzphase: in konstanten Zeitabständen hebt die Uhr die Sperre zwischen V und S auf der nhalt von V wird nach S umgespeichert die Setzphase ist so kurz, dass der neue Wert aus S nicht abgegeben wird und kein neuer Wert V erreicht. 7 / 6 8 / 6

3 ein sequentieller Schaltkreis (Schaltwerk) ist ein gerichteter (nicht notwendigerweise zyklenfreier) Graph jeder Kreis enthält mindestens einen Delaybaustein, der mit der Uhr gekoppelt ist. Beispiel: wir betrachten noch einmal die Flimmerschaltung: = Realisierung von Delay-Bausteinen Ein Delay-Baustein wird üblicherweise durch Latches oder Flip-Flops realisiert: S R fügen wir einen Delaybaustein ein, so ist für = stets y. Für = wird abwechselnd y = und y = ausgegeben. y NR NR = y Wir analysieren im folgenden die Arbeitsweise 9 / 6 / 6 S R S R NR NR NR NR (i) R=S=: = = = = = stabil = = = = = stabil Das Latch nimmt zwei stabile Zustände an: Zustand Zustand ( = ). ( = ) und ( und sind mit Spannungsquellen verbunden, so dass die Zustände aufrechterhalten bleiben). (ii) Setting the latch S=, R=: Zustand = = = = = Zustand = = = setzen von S bewirkt Übergang in den Zustand fällt S auf zurück, bleibt der Zustand erhalten. / 6 / 6

4 S NR R NR S erzeugt also stets den Zustand, R den Zustand d.h. das Latch speichert, welches Signal zuletzt angekommen ist. wir verhindern, dass R = und S = gesetzt wird dazu fassen wir R und S zu einem Signal D zusammen das Setzen wird nun mit einer Clock verbunden und taktgesteuert: (iii) Resetting the latch S=, R=: Zustand = = = = = Zustand = = = = = = setzen von R bewirkt Übergang in den Zustand fällt R auf zurück, bleibt der Zustand erhalten clock D NR NR (iv) das Setzen von S = und R = führt zu keinem stabilen Zustand / 6 4 / 6 clock D Delay-Bausteine haben zwei nputs: D und das Clock-Signal clock D NR NR D = und clock= = (Zustand ) D = und clock= = (Zustand ) clock= stabil. Schaltwerke können also anders als Schaltkreise Zustände speichern Latches geben stets auch den Komplementärwert aus daher werden Negatoren bei der Tiefe von Schaltkreisen nicht gezählt NR NR zur besseren Übersichtlichkeit lassen wir das Clock-Signal manchmal weg 5 / 6 6 / 6

5 Varianten der Delay-Bausteine um die Delay-Bausteine als Speicher effizienter nutzen zu können, erlauben wir, dass sie mehr als einen nput haben: die bisherigen Delay-Bausteine übernehmen den Wert von D, wenn clock = Y Z sie werden auch als pegelgesteuert bezeichnet es gibt Varianten, die auf Änderungen des Pegels reagieren es muss aber dann geklärt sein, ob y oder z den Baustein erreichen soll diese werden als flankengesteuert oder flankengetriggert bezeichnet sie übernehmen D z.b., wenn clock von auf fällt (negative Flanke) wir erreichen dies mit Hilfe der Auswahlfunktion sel(s, y, z): sel(s, y, z) = j y für s = z für s = = (s y ) (s y ) andere wechseln ihren Zustand bei jeder negativen Flanke (die eigentlichen flip-flops) diese Auswahlfunktion lässt sich also durch einen Speicher für s und drei Gatter realisieren wir werden stets unterstellen, dass eine solche Auswahlfunktion realisiert ist, und das obere Schaltbild verwenden 7 / 6 8 / 6 Speicherbaustein: select Gliederung N R out Latches und Flip-flops Beispiele sequentieller Bausteine programmierbare Schaltkreise Anwendungen von PLA s Mikroprogrammebene write input der Speicher wird über select aktiviert N R ist select =, steht der gespeicherte wert am Ausgang zur Verfügung ist select = und write =, so kann das nputsignal in den Speicher übernommen werden 9 / 6 / 6

6 Register: im weiteren verwenden wir die folgende Kurzdarstellung für Speicherbausteine: 4 s w S W 4 das Register wird parallel be- und entladen zusätzliche Clear -Leitung zum gezielten Löschen zusätzliche Load -Leitung, um nicht bei jedem clock-signal zu laden / 6 / 6 Schieberegister: Transfer zwischen Register: 4 S W 4 w s Schalter s w das Schieberegister wird seriell be- und entladen bei jedem clock-signal wird der nhalt um eine Einheit nach rechts verschoben 4 über einen zentralen Schalter werden die nhalte von einem Register in das Zielregister übertragen / 6 4 / 6

7 Hauptspeicher: Zähler: W W clock load W clear S W W W die Daten werden parallel in Registerbreite bearbeitet die Daten werden in ein Register ein- bzw. aus diesem ausgelesen über Select wird genau ein Register im Hauptspeicher angesprochen bei einem Lesebefehl ist Write = ; der Transfer erfolgt in dieses Register mit Select = bei einem Schreibbefehl wird aus dem Register mit Select = ausgelesen die flip-flops wechseln ihren Zustand bei jeder fallenden Flanke am Anfang seien alle im Zustand mit dem ersten clock-signal springt F auf entsprechend ist a = beim nächsten clock-signal wechselt F auf F erhält dadurch eine fallende Flanke und wechselt auf damit sind a =, a =... damit durchläuft (a 4,..., a ) alle Binärzahlen 5 / 6 6 / 6 Additionsschaltwerke Algorithmisch-logische Einheit (ALU) wir erweitern die Schaltkreise um Register, in denen die Summanden stehen bzw. in denen das Ergebnis abgelegt wird seien X und Y zwei Register, die die Summanden enthalten das Ergebnis soll im Register Z gespeichert werden. der Addition wird per Schulmethode bzw. per carry-look-ahead ausgeführt X Y Wir erweitern die Funktionalität des Addierers um: Subtraktionen, Multiplikationen und Divisionen logische perationen wie,, die perationen werden über zusätzliche Steuerbits selektiert Tests auf Überlauf, auf Ergebnis =, Ergebnis,... die Ergebnisse der Tests werden in einem zusätzlichen Flagregister abgelegt. X Y Addierer ALU Z Steuer Z flag 7 / 6 8 / 6

8 Gliederung Latches und Flip-flops Beispiele sequentieller Bausteine programmierbare Schaltkreise Anwendungen von PLA s Mikroprogrammebene wir haben mit der ALU einen ersten Schaltkreise entworfen, dessen Funktion steuerbar ist wir wollen im folgenden etwas allgemeiner Schaltkreise konstruieren, die programmierbar sind Ziel: durch (eventuell) größeren Hardwareaufwand höhere Fleibilität im Schaltkreis. 9 / 6 / 6 programmierbarer Schaltkreis Ein programmierbarer Schaltkreis S ist ein Schaltkreis mit: n + m nputs = (,..., n ) nputvariablen y = (y,..., y m ) Programm- oder Kontrollvariablen k utputs z = (z,... z k ) die von S berechnete Funktion bezeichnen wir mit f y (). für jedes Programm, das heißt jedes a B m, wird eine Funktion f a () B n,k berechnet. dee zur Konstruktion: setze den Schaltkreis aus einfachen Bausteinen zusammen die Verschaltung der Bausteine erfolgt nach einem einfachen Muster jeder einzelne Baustein ist programmierbar die Bausteine werden in einem Gitter plaziert dies führt zu programmierbaren Logik-Gittern bzw. Programmable Logic Arrays (PLA s) / 6 / 6

9 wir benutzen einen Baustein mit zwei nputvariablen = (, ), zwei Steuervariablen y = (y, y ) und zwei utputs z = (z, z ). die berechnete Funktion f y () = z sei wie folgt: y y (z, z ) Nr. (, ) denter (, ) Addierer (, ) Multiplizierer (, ) Negat-Multiplizierer y y Funktionen Nr. (, ) denter (, ) Addierer (, ) Multiplizierer (, ) Negat-Multiplizierer Dabei wird für: y = der nput durchgereicht y = der nput durchgereicht in Kurznotation werden die Bausteine folgendermaßen dargestellt: Typ Nr. z es ist: z z = (y ) (y (y )) z = (y y ) / 6 4 / 6 Wir betrachten jetzt ein Anordnung solcher Bausteine in n + k Zeilen und r Spalten. n in den ersten n Zeilen werden nur die Typen, und verwendet. (Und-Ebene) die nput-variablen werden von links eingespeist, von oben stets Einsen. die Und-Ebene reicht die nput-variablen von links nach rechts durch in jeder Spalte j der Und-Ebene wird ein Monom m j auf,..., n berechnet und an die zweite Ebene weitergegeben in der Zeile i steht daher der Baustein: k, falls i, i nicht in m j vorkommen, falls i in m j vorkommt, falls i in m j vorkommt. r 5 / 6 6 / 6

10 Beispiel in den unteren k Zeilen werden nur die Typen, verwendet (der-ebene) von links werden Nullen eingespeist und die Monome nach unten weitergereicht in jeder Zeile wird eine Disjunktion der r Monome erzeugt der Eintrag der j-ten Spalte ist, falls m j nicht als Summand vorkommen soll,, falls falls m j als Summand vorkommen soll. 7 / 6 8 / 6 das so definierte PLA kann k Funktionen berechnen, die sich als teilweise Disjunktion der r Monome beschreiben lassen. die Anzahl der Bausteine beträgt (n + k ) r. dabei lassen sich diese Bausteine aus konstant vielen Gattern mit konstanter Tiefe konstruieren der längste Weg durchläuft n + k + r Bausteine d.h. die Tiefe des PLA s ist n + k + r ein PLA benötigt (n + k ) r bits an Steuervariablen (y, y ) für die Bausteine die Steuervariablen werden üblicherweise in Festwertspeicher abgelegt solche Festwertspeicher (RM = read only memory) sind in ihrem nhalt nicht veränderbare Speicher ein Programmwechsel geschieht durch den Austausch des RM. 9 / 6 4 / 6

11 Gliederung Latches und Flip-flops Beispiele sequentieller Bausteine programmierbare Schaltkreise Anwendungen von PLA s Mikroprogrammebene ein Dekodierer P wandelt eine Binärzahl ( n,..., ) eine Dezimalzahl n i= i i um dee zur Konstruktion: wir verwenden dazu die Und-Ebene eines PLA mit n Zeilen und n Spalten die Spalten entsprechen allen Mintermen m a über n Variablen wir legen von links eine Binärzahl c an dann entsteht in genau der Spalte a = c eine, da m a (c) = 4 / 6 4 / 6 Beispiel: für den Fall n = erhalten wir ein Dekodierer P wandelt eine Binärzahl ( n,..., ) Dezimalzahl n i= i i um in eine wir verwenden dazu die Und-Ebene eines PLA mit n Zeilen und n Spalten die Spalte j mit Einträgen d ij ist wie folgt aufgebaut: sei (a n,... a ) die Binärdarstellung von j dann ist d ij = j, falls ai =, falls a i = zur Erinnerung: Typ (, ) Typ (, ) die Zahl 5=(,,) liefert somit: 6. Spalte jede Spalte der oberen Teilmatri liefert den Minterm: m = a a n n, der genau dann ist, wenn = a gilt. 4 / 6 44 / 6

12 P ein Kodierer wandelt eine Dezimalzahl n i= i i in eine Dualzahl ( n,..., ) um wir verwenden die der-ebene eines PLA mit n Spalten und n Zeilen die Typen in Spalte j entsprechen der Binärdarstellung von j wir speisen von links Nullen ein wir speisen von oben eine an genau der Spalte ein, die von der Dezimalzahl angegeben ist wir wollen einen Speicherbaustein für n Wörter der Länge m bauen. diese sollen dort fest einprogrammiert sein und ausgelesen werden können (RM) Beispiel: Für den Fall n = erhalten wir: der Kodierer schiebt nach rechts den nhalt der Spalte heraus, dessen nde durch die Spalte angegeben wird. im Fall des Kodierers ist dies die Binärdarstellung des Spalteninde im nächsten Beispiel werden wir eine beliebige {, }-Folge erzeugen. der prinzipielle Aufbau ist dabei wie folgt: eine binäre Adresse wird mit Hilfe eines Dekodierers in eine Dezimalzahl umgewandelt, die als Spalteninde aufgefasst wird. wie bei einem Kodierer wird in einem zweiten Schritt der zugehörige Spalteninhalt ausgelesen 45 / 6 46 / 6 der Baustein besteht aus einem (n, n )-Dekodierer und einem ( n, m)-kodierer. im Kodierer werden in der j-ten Spalte die Bausteintypen verwendet, die der Binärdarstellung des (j-)-ten Wortes entsprechen. diese sollen durch Adressen aus,..., n ansprechbar sein, d.h. die Adressen sind {, }-Folgen der Länge n. die Parameter des PLA s werden nun wie folgt gewählt: n Zeilen für die Adresse m Zeilen für die Bits des utputs n Spalten. im oberen Teil werden alle n Minterme in der Reihenfolge der zugelassenen Adressen,,..., n gebildet. Beispiel: wiederum für den Fall n = ergibt sich Adresse Adresse 4 der obere Matriteil liefert eine genau in der j-ten Spalte. 47 / 6 48 / 6

13 es gilt a, a egal wie alle Schaltkreise können wir auch PLA s um Delay-Bausteine erweitern (integrierte PLA S) beispielsweise können wir einen Teil der utputvariablen über Delay-Bausteine als nput zurückführen. r s Delay t s d.h. alle Spalten schieben den nhalt, der von links kommt, nach rechts weiter. in den letzten m Zeilen wird der Speicherinhalt der angesprochenen Adresse ausgegeben. dieser nput kann dann etwa dazu benutzt werden, das PLA umzuprogrammieren und eine neue Funktion zu berechnen. da der rückgekoppelte Teil wie ein hardwarenahes Programm wirkt, wird er als Mikroprogrammspeicher bezeichnet. 49 / 6 5 / 6 Gliederung Latches und Flip-flops Beispiele sequentieller Bausteine programmierbare Schaltkreise Anwendungen von PLA s Mikroprogrammebene wir wenden uns der nächsten Ebene zu, die sich auf Registerniveau abspielt die perationen zwischen Registern werden als Mikrooperationen bezeichnet Wir wissen, wie Register aufgebaut sind (6, oder 64 bits) und wie sie geladen bzw. gelesen werden können der Datenaustausch zwischen Registern erfolgt parallel über Datenpfade entsprechender Breite 5 / 6 5 / 6

14 Algorithmisch-logische Einheit (ALU) die ALU führt verschiedene perationen aus: Subtraktionen, Multiplikationen und Divisionen logische perationen wie,, die perationen werden über zusätzliche Steuerbits selektiert Tests auf Überlauf, auf Ergebnis =, Ergebnis,... die Ergebnisse der Tests werden in einem zusätzlichen Flagregister abgelegt die Bitkombinationen der Steuerbits sind Teil des Mikroprogramms wir wollen jetzt weitere Register einbauen, aus denen X und Y gefüttert werden können um Leitungen zu sparen, sind die Register über einen gemeinsamen Datenbus mit den Zielregistern verbunden der Datentransfer über die Busse erfolgt bitparallel der Zugriff auf den Bus wird über Schalter geregelt nur wenn der Schalter geöffnet ist, hat ein Register Zugriff auf den Bus X-Bus Register Y-Bus X Y ALU Steuer Z flag X Y 5 / 6 54 / 6 wir verbinden das Z -Register ebenfalls über einen Bus mit der Registerbank Zusätzlich verwenden wir Dekodierer, die jeweils genau ein Register anspricht und ihm den Zugriff auf den Bus eröffnet. Dekod. Dekod. Dekod. X Y X Y ALU Z ALU Z Der Mikrocode wird erweitert, um die Adressen des X -peranden, des Y - peranden und des Zielregisters für Z : Steuerbits der peration X Y Z 55 / 6 56 / 6

15 Die Kommunikation mit dem Speicher erfolgt über zwei weitere Register zur Aufnahme der Adresse und zur Aufnahme des Datums. Datum Adresse Dekod. Dekod. Schließlich verwenden wir noch: X ALU Z Dekod. Micro nstruction Register : enthält die aktuelle Mikroinstruktion. Microinstruction Counter : zählt die Mikroinstruktionen Zusätzlich benötigen wir noch condition bits und Sprungadressen. Y Die nächste Ebene des Maschinenprogramms umfasst kompleere nstruktionen und erlaubt größere Adressbereiche anzusprechen. Folgende Befehle können auftreten: arithmetische Befehle: Addition, Multiplikation, Division, Subtraktion; jeweils für ntegerund Floatzahlen verflow- / Underflow-Kontrolle kompleere logische Befehle Shift-peratoren Sprung-Befehle, Subroutine-Calls /-Befehle 57 / 6 58 / 6 Jeder dieser Befehle wird in eine Folge von Mikroinstruktionen zerlegt (das Mikroprogramm) und ausgeführt. Diese Befehlsfolge kann z.b. wie folgt aussehen: Laden des Befehls nterpretation des Befehls Adressberechnung Bereitstellung der peranden Ausführung Abspeicherung des Ergebnisses Programmzähler hochzählen das Konzept der Mikroprogrammierung ist sehr mächtig und wird in der theoretischen nformatik als endlicher Automat bezeichnet wir werden am Ende der Vorlesung mit der Turing-Maschine ein ähnliches, etwas abstrakteres Konzept kennenlernen prinzipiell könnten wir mit Hilfe der Mikroprogrammierung einen Rechner bauen wegen der sperrigen Programmierbarkeit wird sich diese Vorgehen jedoch auf eine sehr hardwarenahe Ebene beschränken 59 / 6 6 / 6

16 die Mikroprogrammierung findet insbesondere im von-neumann-rechner Verwendung dieses Rechnerkonzept werden wir im nächsten Kapitel behandeln 6 / 6