Rechnergrundlagen SS Vorlesung

Transkript

1 Rechnergrundlagen SS Vorlesung

2 Inhalt Rechenwerk (ALU) Steuerwerk Instruktionssatz-Architekturen Assembler-Programmierung Synchroner/asynchroner Systembus RISC vs. CISC Kontrollfluss/Datenfluss Rechnergrundlagen 2

3 Arithmetik in der Beispiel-ALU Rechnergrundlagen 3

4 Steuerung der Beispiel-ALU Rechnergrundlagen 4

5 Welche Operation wird realisiert? Rechnergrundlagen 5

6 Steuerwerk (Kontrolleinheit, Leitwerk) Interpretation der im Speicher abgelegten Worte. Hierbei wird entschieden ob es sich um Befehle, Daten oder Adressen handelt. Auf Basis der Instruktionen werden die übrigen Einheiten so gesteuert, dass die Instruktionen korrekt ausgeführt werden. Im Steuerwerk wird der aktuelle Zustand des Rechners gehalten. Hierzu zeigt ein Register auf die nächste auszuführende Instruktion. Dieses Register wird als Programmzähler (PC, program counter) bezeichnet. Rechnergrundlagen 6

7 Programmzähler Im Anschluss an die Ausführung einer Instruktion wird der PC erhöht und zeigt üblicherweise auf das nächstfolgende Speicherwort. Mit so genannten Sprungbefehlen kann die sequentielle Abarbeitung der Instruktionen unterbrochen werden. Adressen werden mit einer festgelegten Zahl von Bits berechnet. Diese Zahl wird als Adresswortbreite bezeichnet. Typische Breiten sind 16, 20, 24, 32 oder 64 Bit. Rechnergrundlagen 7

8 Struktur eines Steuerwerks Rechnergrundlagen 8

9 Zentrale Verarbeitungseinheit (CPU) In realen Rechnern werden Steuer- und Rechenwerk häufig in einem Chip zusammengefasst. Auch ein Teil des Speichers wird auf dem selben Chip realisiert. Dies vermeidet den ständigen Zugriff auf einen externen Speicher, der außerhalb der CPU realisiert ist. Rechnergrundlagen 9

10 Prinzip Rechnergrundlagen 10

11 Instruktionstypen Transfer: Laden bzw. Speichern von Daten in die ALU bzw. in den Speicher. Nach der Ausführung eines Transfers zeigt der PC auf das nachfolgende Wort im Speicher. Arithmetik, Logik, Schieben: Ausführung von Berechnungen. Das Ergebnis der Berechnung und die Flags stehen in der ALU zur Verfügung. Der PC zeigt nach der Ausführung auf das nachfolgende Wort im Speicher. Sprünge: Der PC wird mit einem neuen Wert geladen. Bei unbedingten Sprüngen wird der PC auf jeden Fall mit einem neuen Wert geladen. Bei bedingten Sprüngen hängt die Durchführung des Sprungs von einem Flag ab. Rechnergrundlagen 11

12 Instruktionssatz-Architektur (ISA) Maschinenbefehlssatz (Art und Format der Befehle) adressierbaren Register des Rechnerkerns Darstellungsmöglichkeiten für Daten (Maschinen-Datentypen: Byte, Integer- Zahlen, Fixpunktzahlen, ) Adressierungsmöglichkeiten des Speichers Art der Dateneingabe und Datenausgabe Rechnergrundlagen 12

13 Instruktionssatz-Architektur (ISA) Varianten Stack-Architektur Akkumulator-Architektur Allgemeinzweck-Register-Architekturen Register-Register-Architektur (RISC) Register-Speicher-Architektur (CISC) Häufig werden Mischformen realisiert. Rechnergrundlagen 13

14 Stack-Architektur I CPU hat LIFO-Speicher (Stack), Zugriff mit PUSH und POP möglich. Zugriff ist meist nur auf die oberste Speicherstelle möglich. Sehr effizient für geklammerte mathematische Ausdrücke. Implizite Adressierung der Operanden bei ADD. Rechnergrundlagen 14

15 Stack-Architektur II PUSH Op_A; Op_A von Speicher zu Stack PUSH Op_B; Op_B von Speicher zu Stack ADD; Addiere obere Werte im Stack POP Op_C; Op_C (Ergebnis der Addition) von Stack zum Speicher Rechnergrundlagen 15

16 Akkumulator-Architektur I Einziges ausgezeichnetes Register im Prozessor: Akkumulator (Akku). LOAD und STORE wirken nur auf Akku. Akkus ist als expliziter Operand an jeder Operation beteiligt. Daher braucht jede Operation nur eine Adresse. Sehr kompaktes Befehlsformat. Rechnergrundlagen 16

17 Akkumulator-Architektur II LDA Op_A; Op_A von Speicher in Akku ADD Op_B; Addiere Op_B zu Akku. Akku= Akku + Op_B STA Op_C; Op_C ( = Op_A + Op_B) Ergebnis der Addition), Akku in Speicher Rechnergrundlagen 17

18 Register-Register-Architektur I Alle Operationen greifen nur auf Register zu. Nur LOAD und STORE greifen auf Speicher zu Register verfügbar. Einfaches Befehlsformat fester Länge. Alle Instruktionen brauchen in etwa gleich lang. Kommt in RISC Architekturen zur Anwendung. Wird auch als Load-Store-Architektur bezeichnet. Rechnergrundlagen 18

19 Register-Register-Architektur II LOAD R1, Op_A; lade Op_A aus Speicher in Register 1 LOAD R2, Op_B; lade Op_B aus Speicher in Register 2 ADD R3, R1, R2; Addiere R1 Und R2, Ergebnis wird in Register 3 geschrieben STORE Op_C, R3; Register 3 in Speicher Rechnergrundlagen 19

20 Register-Speicher-Architektur I Einer der Operanden oder das Ergebnis der ALU Operation kann direkt im Speicher adressiert werden. Die ALU muss über Ports zum Speicher verfügen. Befehlsformat mit variabler Länge. Mächtige Befehle. Stark unterschiedliche Zeiten für Instruktionsausführung. Kommt in CISC Architekturen zur Anwendung. Mischung von Akkumulator- und Load-Store- Architektur. Rechnergrundlagen 20

21 Register-Speicher-Architektur II MOV AX, Op_A; Op_A aus Speicher in Register AX ADD AX, Op_B; AX = AX + Op_B MOV Op_C, AX; Op_C aus Register AX in Speicher Rechnergrundlagen 21

22 Speicher-Speicher-Architektur Sowohl die Operanden als auch das Ergebnis kann direkt im Speicher adressiert werden. Alle LOAD und STORE Befehle können vollständig entfallen. Zur Zwischenspeicherung der Daten werden interne - für den Programmierer unsichtbare - Register benötigt. Die Speicher-Speicher-Architektur wird bei heutigen Rechnern nicht mehr verwendet. Rechnergrundlagen 22

23 Mnemonics Zur symbolischen Darstellung von Maschinenbefehlen werden Abkürzungen verwendet, die von Menschen leicht zu interpretieren sind. Ein Programm, das aus solchen Mnemonics besteht, wird als Assemblerprogramm bezeichnet. Es kann mit Hilfe eines Assemblers in Maschinencode übersetzt werden. Ein Assembler ist ein Software-Werkzeug, das symbolische Maschinenbefehle in binären Objektcode umsetzt. Rechnergrundlagen 23

24 Beispielsegment I Zwei Zahlen sollen addiert und vom Ergebnis der Betrag gebildet werden. Die Zahlen stehen im Speicher an den Adressen 20 und 21. Das Programmsegment steht ab Adresse 100 im Speicher. Nach Ausführung des Segments soll die Ausführung an Adresse 200 fortgesetzt werden Rechnergrundlagen 24

25 Beispielsegment II LD <Adresse> Lade Wert vom Speicher in ALU LD #<Wert> Lade Wert in ALU ST <Adresse> Lade Wert von ALU in Speicher ADD <Adresse> Addiere Wert vom Speicher zum Wert in der ALU SUB <Adresse> Subtrahiere Wert vom Speicher vom Wert in der ALU JMP <Adresse> Unbedingter Sprung zu Befehl in Speicher JMPN <Adresse> Bedingter Sprung bei Flag Negativ zu Befehl in Speicher Benennen und beschreiben Sie den Ablauf für die in der Abbildung gezeigten Werte im Speicher. Rechnergrundlagen 25

26 Systembus Physikalisch ist jeder Bus aus einer Anzahl von Leitungen aufgebaut. Bspw. besteht ein 16 bit Adressbus aus 16 individuellen Leitungen. Für jede Busleitung darf es zu einem Zeitpunkt nur eine Einheit geben, welche die Busleitung treibt. Rechnergrundlagen 26

27 Quelle und Senke Quelle: Als Quelle wird der Sender eines Datenwortes bezeichnet. Senke: Als Senke wird der Empfänger eines Datenwortes bezeichnet. Die CPU kann, in Abhängigkeit von Lese- oder Schreibzyklus, Senke oder Quelle eines Datentransfers sein. Rechnergrundlagen 27

28 Adress- und Datenbus Adress- und Datenbus sind zwei homogene Busse, die Signale gleicher Funktion zusammenfassen. Der Datenbus ist ein bidirektionaler Bus. Der Adressbus ist (in Systemen ohne DMA) ein unidirektionaler Bus. Von der CPU werden Adressen zum Speicher bzw. zu Einund Ausgabe transferiert. Es existieren auch Realisierungen mit gemultiplextem Adress- und Datenbus (Adresse und Daten werden zeitlich versetzt auf denselben Leitungen übertragen). Rechnergrundlagen 28

29 Synchron/asynchron Synchron zeitlich abgestimmter Vorgang Beispiel: Flip-Flops einer zyklischen Folgeschaltung schalten alle gleichzeitig, da es einen zentralen Takt gibt Asynchron Zeitlich nicht abgestimmt Beispiel: Flip-Flops schalten zu unterschiedlichen Zeiten, da der Takteingang der Flip-Flops nicht zentral beschaltet wird Rechnergrundlagen 29

30 Kontrollbus Der Kontrollbus ist ein inhomogener Bus, er fasst Signale unterschiedlicher Funktion zusammen. Hauptaufgaben der Signale: Markieren einer gültigen Adresse Auswahl eines Schreib- oder Lesetransfers Abschluss des Transfers Synchroner Systembus: Zeitliche Verhalten der Signale wird ausschließlich durch die CPU gesteuert. Asynchroner Systembus: Langsame Speicher oder Ein- bzw. Ausgabeeinheiten können das zeitliche Verhalten der Bussignale beeinflussen. Der adressierte Speicher bzw. die Ein-/Ausgabeeinheit muss ein Quittungssignal senden. Der Kontrollbus übernimmt dann die Aufgabe das Quittungssignal zu transferieren. Rechnergrundlagen 30

31 Buszyklen Mit Buszyklus wird die zeitliche Abfolge von Signalen auf dem Systembus bezeichnet. Der Bus-Master, üblicherweise die CPU, steuert die logische und zeitliche Abfolge der Signale beim Transfer. Für jeden Buszyklus gibt es einen Bus-Master. Beim Lesezyklus legt der Bus-Master die für das Lesen notwendigen Kontrollsignale und die Adresse am Bus an. Die adressierte Speicherzelle legt den gespeicherten Wert auf den Datenbus, der von der CPU eingelesen wird. Der Bus-Master terminiert den Zyklus. Beim Schreibzyklus legt der Bus-Master die für das Schreiben notwendigen Kontrollsignale und die Adresse am Bus an. Die CPU gibt ein Datenwort auf dem Datenbus aus. Der Speicher übernimmt das Datenwort und schreibt es an die adressierte Speicherzelle. Der Bus-Master terminiert den Zyklus Rechnergrundlagen 31

32 Synchroner Schreib- und Lesezyklus Rechnergrundlagen 32

33 Asynchroner Lesezyklus Rechnergrundlagen 33

34 Architekturen Rechnergrundlagen 34

35 Kontrollfluss Beim Kontrollfluss unterscheidet man: Deklarative Semantik: Formuliert die Bedingungen. Reihenfolge wird nicht spezifiziert. Beispiel: Es ist Schwimmbadwetter falls die Sonne scheint und es warm ist. Prozedurale Semantik: Definiert die Reihenfolge der auszuführenden Schritte. Beispiel: Um herauszufinden, ob Schwimmbadwetter ist, schaue zuerst auf das Thermometer und vergleiche die angezeigte Temperatur mit 25 C, dann sieh hoch, ob die Sonne scheint. Rechnergrundlagen 35

36 Datenfluss Der Datenfluss kann beschrieben werden: durch Eingabeparameter, wobei die Position der einzelnen Parameter in der Liste ebenfalls zu beachten ist. durch Ausgabeparameter: Rückgabewert einer Funktion Parameter in der Übergabe-Liste, falls er entsprechend spezifiziert ist (z.b. Übergabe by reference, Übergabe einer Adresse) Rechnergrundlagen 36

37 Digitale Signalprozessoren (DSPs) Die Harvard-Architektur findet sich z.b. in DSPs: DSP weisen zwar immer noch Kontrollfluss-Befehle auf, haben jedoch einige Spezialbefehle (z.b. Filterung), die nach dem Datenfluss-Prinzip arbeiten. Kontrollfluss: Beschreibt die Reihenfolge, wie einzelne Schritte ausgeführt werden, oder Bedingungen zur Ausführung. Nicht linear, Sprünge (Verzweigungen) möglich Datenfluss: Beschreibt, wie Daten von einem Schritt zum nächsten kommen, d.h. von den Eingabewerten über die Operationen zum Ergebnis. Im Datenfluss gibt es keinen expliziten Kontrollfluss, sondern der Datenfluss enthält einen impliziten, dem Datenfluss gleichgerichteten Kontrollfluss. Rechnergrundlagen 37

38 DSPs (Fortsetzung) Weitere Besonderheiten von DSPs: Sättigungsarithmetik: Bei Über- oder Unterlauf kein Vorzeichenwechsel. Bei Überlauf wird größtmögliche, bei Unterlauf kleinstmögliche Zahl dargestellt. keine extreme Verzerrung von Signalen. Indirekte Adressierung über Hilfsregister kurze Befehle, schneller Zugriff Ausführung der meisten Befehle in einem Zyklus Hartverdrahtetes Steuerwerk, keine Mikroprogrammierung Spezialbefehle für Filterung, FFT, modulare Adressierung, Sättigungsarithmetik Sehr performante ALU Multiplikation in wenigen oder nur einem Taktzyklus Rechnergrundlagen 38

39 Semantische Lücke (semantic gap) Der Rechner MARK I hatte 1948 sieben Maschinenbefehle geringer Komplexität. In der Folge versuchte man die sog. semantische Lücke zwischen höheren Programmiersprachen und der Maschinensprache zu schließen. Ziel war die Vereinfachung des Compilerbaus, kompakterer Opcode und eine höhere Rechenleistung. Rechnergrundlagen 39

40 CISC Klassische von-neumann Rechner sind CISC-Rechner (complex instruction set computer). Zu den ursprünglich einfachen Maschinenbefehlssätzen sind immer mehr spezialisierte Befehle hinzugefügt worden. Ziel war eine bessere Unterstützung der Hochsprachenkonstrukte. Die Prozessoren wurden insgesamt langsamer und aufwendiger. Rechnergrundlagen 40

41 Analyse Rechnergrundlagen 41

42 RISC (reduced instruction set computer) Zu Anfang der 70er Jahre zeigte eine Untersuchung, dass von Compilern für Hochsprachen nur wenige einfache Assemblerbefehle verwendet werden. Leistungsfähige und komplexe Assemblerbefehle werden kaum eingesetzt. Gründe: Compiler werden algorithmisch sehr komplex, wenn für eine Sequenz von Hochsprachenanweisungen untersucht werden muss ob sie durch einen komplexen Assemblerbefehl realisiert werden können. Teilweise werden Anweisungen der Hochsprachen nicht gut durch komplexe Assemblerbefehle abgebildet. Rechnergrundlagen 42

43 Ziele: CISC vs. RISC Die Entwickler von CISC Prozessoren stellen Assembler-Programmierern möglichst mächtige Befehle zur Verfügung. Die Entwickler von RISC Prozessoren verfolgen das entgegen gesetzte Ziel mit möglichst wenigen einfachen Assemblerbefehlen auszukommen. Rechnergrundlagen 43