Rekonfigurierbare Prozessoren

Ähnliche Dokumente
High Performance Embedded Processors

Übersicht aktueller heterogener FPGA-SOCs

Emulation und Rapid Prototyping

Emulation und Rapid Prototyping. Hw-Sw-Co-Design

FPGA Systementwurf. Rosbeh Etemadi. Paderborn University. 29. Mai 2007

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen

FPGA-Based Architecture for Pattern Recognition

Entwurf und Validierung paralleler Systeme

REKONFIGURIERBARE ARCHITEKTUREN. Robert Rasche

Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) Friedrich-Alexander-Universität Erlangen-Nürnberg Prof. Dr.-Ing. J.

Configurable Embedded Systems

Developing Interactive Integrated. Receiver Decoders: DAB/GSM Integration

COOL HASHING MIT FPGAS. Robert Bachran

Vom Web ins IoT: Schnelleinstieg in Tooling und Entwicklung

Motivation. Eingebettetes System: Aufgabe:

FPGA. Field Programmable Gate Array

Symmetric Multiprocessing mit einer FPGA basierten. Marco Kirschke INF-M3 Seminar Wintersemester 2010/ November 2010

Anwenderprogrammierbare

ABB i-bus EIB. EIB Power Supply Units

Prozessoren in Programmierbarer Logik

Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme

auf differentiellen Leitungen

Hardware Programmierbare Logik

Hybride Apps DPR und Android auf dem Xilinx ZYNQ. Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm

CPU, GPU und FPGA. CPU, GPU und FPGA Maximilian Bandle, Bianca Forkel 21. November 2017

Embedded Linux für SoC Applikationen

Anwendungsgebiete unterschiedlicher FPGA-basierter. Marco Kirschke INF-M2 Anwendung 2 Sommersemester Mai 2010

GL module Master Time Code, Timer and Time generator (LTC)

Modul A. Modul B. Bisheriger Ansatz für dynamisch und partiell rekonfigurierbare Systeme. Slot 0 Slot 1. Prozessor. Dynamischer Bereich

Walter Buchmayr Ges.m.b.H.

Industrial USB3.0 Miniature Camera with color and monochrome sensor

TomTom WEBFLEET Tachograph

Linux auf FPGAs. Massgeschneiderte Computersysteme. Christoph Zimmermann, Marc-André Beck. 1. März Berner Fachhochschule MedOnStream

Java Tools JDK. IDEs. Downloads. Eclipse. IntelliJ. NetBeans. Java SE 8 Java SE 8 Documentation

Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform

Erfolg mit Embedded Vision Systemen. Dipl.-Ing. Carsten Strampe Embedded Vision Systeme 1

Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) Prof. Dr.-Ing. J. Teich

Application-specific processor for MIMO-OFDM software-defined radio

Symbio system requirements. Version 5.1

SARA 1. Project Meeting

Teil 1: Digitale Logik

EHP Einführung Projekt A

Übung 3: VHDL Darstellungen (Blockdiagramme)

Algorithms for graph visualization

Teil 1: Digitale Logik

Dynamic Hybrid Simulation

Kurzanleitung um Transponder mit einem scemtec TT Reader und der Software UniDemo zu lesen

AUL04 Einführung in die Automatisierungslösungen

R&R. Ges. für Rationalisierung und Rechentechnik mbh. R&R RR-P-508 / ST106-EX1 motor-control unit

Echtzeitbetriebssysteme (am Beispiel QNX) Dr. Stefan Enderle HS Esslingen

Dekodierung eines Funkfernschreibersignals mithilfe der Zynq-Plattform. Lehrstuhlseminar Benjamin Koch

GridMate The Grid Matlab Extension

How-To-Do. Hardware Configuration of the CC03 via SIMATIC Manager from Siemens

Robotino View Kommunikation mit OPC. Communication with OPC DE/EN 04/08

2008 Jiri Spale, Programmierung in eingebetteten Systemen 1

Einleitung Die Pins alphabetisch Kapitel 1 Programmierung des ATmega8 und des ATmega

CANape Option Bypassing

MATLAB driver for Spectrum boards

CRC (Configurable Reconfigurable Core)

Multiprozessor System on Chip

miditech 4merge 4-fach MIDI Merger mit :

Ein Vortrag von Kamal Laghmari im Fach: Technische Informatik

Industrielle Herausforderungen in Embedded Systems

SPKC. Inhalte der Vorlesung. Signalprozessoren und Kommunikationscontroller. Prof. Dr.-Ing. Peter Schulz. Signalprozessoren

Eingebettete Taktübertragung auf Speicherbussen

Neue Prozessor-Architekturen für Desktop-PC

PeakTech Zeitprogramm erstellen über Excel - Beispiel / Timed programs with Excel Example

A Brief Introduction to Functional Safety

Realisierung einer 32'768-Punkt-FFT für 2 GBytes/s Datenrate auf einem FPGA

Certificate of conformity Generating unit, NS-protection

Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung

Technische Universität Kaiserslautern Lehrstuhl für Virtuelle Produktentwicklung

Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten

Newest Generation of the BS2 Corrosion/Warning and Measurement System

Product Lifecycle Manager

PA-CONTROL CANopen Fehlerliste Ab Version 5.15 Ausgabe: 06/2008 Art.-Nr.: Technische Dokumentation

13 Programmierbare Speicher- und Logikbausteine

CABLE TESTER. Manual DN-14003

p^db=`oj===pìééçêíáåñçêã~íáçå=

JAEMACOM Berlin. Benjamin Schantze IGEL Technology GmbH

Industrial Ethernet Lösungen Single- oder Multiprotocol?

Keysight Technologies Using InfiniiMax Probes with Test Equipment other than Infiniium Oscilloscopes

Customer-specific software for autonomous driving and driver assistance (ADAS)

FEBE Die Frontend-Backend-Lösung für Excel

HIR Method & Tools for Fit Gap analysis

1. Hardware Configuration Hardware-Konfiguration Software-Konfiguration Software Configuration...4

Transkript:

15 Rekonfigurierbare Prozessoren 1

Inhalt Vorhandene Architekturen Rekonfigurierbare Systeme Rekonfigurierbare Hardware Rekonfigurierbarer Instruction Set Processor CRISP 2

DSP Processor Spec FU Spec FU Main L2 L1 Specialized Code Spec FU Spec FU High performance Specialized, parallel FU Low power Specialiced code Limits operator combinations Only those available that are needed for the application Power down not used FUs For interactive multimedia Specialization can not be changed Not enough FUs 3

VLIW Processors Main CONSUMPPTION L2 L1 FU FU FU FU High performance Parallel FUs High power Non specialized FUs Wide program memory All operator combinations possible Power down not used FUs For interactive multimedia To much power and bandwidth needed for program memory Not enough FUs 4

Reconfigurable Systems Systems which allow to execute different types of algorithms on differen types of processing hardware that canbeadaptedto thetypeof thealgorithm. Als Architekturen kommen in Betracht z.b.: FPGA-basierte Architekturen, rekonfigurierbare Datenpfade auf der Register/Transfer- Ebene, Prozessoren mit konfigurierbarem Instruktionssatz und dynamisch rekonfigurierbare Netzwerke. 5

Konfiguration Konfiguration: Das System wird für eine spezielle Aufgabe konfiguriert, in dem man es aus vorhandenen Komponenten zusammensetzt. Man spricht auch von einem sog. plattformbasierten Entwurf, wenn eine bestehende Plattform (Architektur und Werkzeuge) Ausgangspunkt des Entwurfs eines neuen Systems sind. Spezialisierung erfolgt durch angepasste Auswahl aus einer Vielfalt existierender Komponenten und Werkzeuge, so dass sich der Entwicklungsaufwand auf nur wenige neu zu implementierende Funktionen und Komponenten reduziert. Konfiguration erfolgt zur Entwurfszeit (Compilezeit) (engl. (CTR) - compile-time reconfiguration). 6

Rekonfiguration Rekonfiguration: Von Rekonfigurierbarkeit spricht man, wenn ein System auch nach dem Entwurf noch angepasst werden kann, also mehrfach konfiguriert werden kann. Zum Beispiel erlaubt die Implementierung einer Funktion in Software die Änderbarkeit gegenüber einer Hardwareimplementierung noch nach der Inbetriebnahme. Man spricht von partieller Rekonfigurierbarkeit, wenn die Konfigurierbarkeit nur Teile des Systems betrifft. 7

Dynamische Rekonfiguration Dynamische Rekonfiguration: Von dynamischer Rekonfiguration spricht man schließlich, wenn die Fähigkeit zur Rekonfiguration während des Betriebs, also zur Laufzeit, ein integraler Bestandteil der Funktionalität eines Systems ist. Man spricht auch von Rekonfiguration zur Laufzeit (engl. (RTR) - run-time reconfiguration). 8

Anwendungsgebiete Als zentrale Anwendungsgebiete gelten vor allem: Bereiche der Automobiltechnik (ausfallsichere Systeme), der Signal- und Bildverarbeitung (hohe Rechenleistung) sowie der Kryptographie (z.b. Elliptische Kurven- Kryptochips), und insbesondere auch der Bereich des Mobile Computing 9

Abstraktionsebenen Rekonfigurierbarkeit ist mit unterschiedlicher Hardware denkbar. Dazu gehören neue SoC-Architekturen, Multiprozessorsysteme, FPGA-basierte Co-Prozessoren und neue, nicht FPGA-basierte Ansätze für hochdynamisches Rekonfigurieren. 10

Rekonfigurierbare Hardware Rekonfigurierbare Hardware passt sich dem Bedarf an, indem Hardware-Komponenten dynamisch verschaltet werden, um gezielt bestimmte, sich wechselnde Funktionen zu erbringen. Z.B wird beim Software Defined Funk eine neue Hardware-Konfiguration über die Luftschnittstelle geladen, so dass sich das Gerät an neue lokale Übertragungsstandards anpassen kann. 11

Reconfigurable Processors reconfigurable processor = microprocessor + reconfigurable logic advantage increase flexibility maintain high specialization types attached reconfigurable logic system-on-programmable-chip 12

13

Adaptierbarer Chip 14

Weiche Hardware Die Zukunft gehört der weichen Hardware. Weiche Hardware braucht keine Software mehr wie die herkömmliche harte Hardware, weiche Hardware braucht Configware. Weiche Hardware ist Flexware. Die Konfiguration der Chips wird der jeweiligen Aufgabe optimal angepaßt und sozusagen in die Anwendungsprogramme hinein integriert. 15

Weiche Hardware Ein sogenannter Konfigurations-Kode (Configware) ändert ständig - oder zu bestimmten, gewünschten Zeiten - die Art und Weise, wie die Bauteile des Chips miteinander verschaltet sind. In Bruchsteilen von Sekunden wird die Logik, die Rechen-Intelligenz des Chips, neu konfiguriert. Ebenso schnell ändert sich die Verdrahtung, welche durch Transistoren immer wieder zu neuen Strukturen verknüpft wird. 16

Weiche Hardware Das kann man sich vielleicht wie einen Riesen- Rangierbahnhof vorstellen, wo gleichzeitig Hunderte von Waggons oder gar Zügen hindurch laufen. Und die Programmierung besteht darin, dass man die Weichen stellt. Dies wird durch Configware bewirkt und diese wird intern in Speicherelementen abgelegt, die dann die Stellung der jeweiligen Weichen [Transistoren] festhalten für eine längere Zeit. 17

Intellectual Property Mit den rekonfigurierbaren Cores bleibt ein SoC selbst nach der Fertigung während des gesamten Produktzyklus programmierbar. Das bedeutet, dass System-OEMs ihr Know-how über Systemapplikationen nicht außer Haus geben müssen. IP: Intellectual Property Geistiges Eigentum 18

Hardware 19

Kiviat Diagramm 20

Reconfigurable Logic reconfigurable logic interface host processor local memory host memory 21

ASIP / ASIC / FPGA / Reconfigurable processor = microprocessor + reconfigurable logic ASIC: application-specific integrated circuit non-programmable low power / high performance high design cost, OK for huge volumes ASP / ASIP: application-specific processor (at design time) configurable low power / high performance high design cost, OK for application domains FPGA: field programmable gate arrays reconfigurable logic glue logic / prototyping / several modules on chip 22

ASIC / FPGA 23

Architektur 24

FPGA Field Programmable Gate Array collection of programmable gates connected in a flexible interconnect network look-up tables LUT K-LUT = K-input lookup table 2-LUT In Out 00 0 01 1 10 1 11 0 25

FPGA floorplan interconnect I/O cell logic block 26

Progammierbare Verbindungen SRAM Speichertechnik 27

28

FPGA users buy or develop IP-blocks and integrate them on a single chip multipliers DSP blocks I/O interfaces Ethernet, IrDA, USB, peripherals timers, counters, 29

Attached Reconfigurable Logic Download cable Input reconfigurable Voltage switcheslogicregulator interface host processor local memory FPGA host memory Output LEDs 30

Systemintegration Verschiedene Weisen, auf die eine rekonfigurierbare Komponente (RC) in ein adaptives Rechensystem integriert werden kann. 31

Example FPGA System 32

Integration with system components 33

FPGA The two main development steps are: Development of the algorithm Integration with the remaining system components interfaces 34

Trends in reconfigurable computing platform - FPGA embedded RAM blocks embedded multipliers embedded processors hardcore PowerPC (Xilinx) ARM, MIPS (Altera) softcore MicroBlaze (Xilinx) NIOS (Altera) partial reconfiguration 35

Future? Reconfigurable Instruction Set Processor (RISP) Fetch Decode Configuration Controller Issue Integer Floating Point Branch Load/ Store Reconfigurable Functional Unit Writeback 36

What is a Reconfigurable Instruction Set Processor? Instruction set of the processor can be changed from one application to another Enabled by Memory Based Decoders (Mikroprgram) Instruction Set A Instruction Set B n bits Change the Decoder Memory n bits Decoder Memory Decoder Memory m bits m bits To Function Units/interconnect To Function Units/interconnect 37