Aufbau und Funktionsweise eines Computers - II

Ähnliche Dokumente
Logik mit Gedächtnis : Sequentielle Logik

Sequentielle Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck

Teil II 2.3 Schaltwerke und Speicherbausteine

Kapitel 2. Elementare Schaltwerke. 2.1 RS-Flipflop

Praktikum Digitaltechnik

Grundtypen Flip-Flops

Oliver Liebold. NAND (negierte Undverknüpfung) L L H L H H H L H H H L

Kapitel 4 Schaltungen mit Delays (Schaltwerke) Literatur: Oberschelp/Vossen, Kapitel 4. Kapitel 4: Schaltungen mit Delays Seite 1

Einteilung der Kippschaltungen (Schaltwerke) (=Flipflops)

Schaltwerke Schaltwerk

Flip Flops allgemein - Digitale Signalspeicher

GTI ÜBUNG 10 FLIPFLOPS UND AUTOMATEN

Schaltungen Jörg Roth 197

Digitaltechnik II SS 2007

Angewandte Physik II: Elektronik

Speicherung digitaler Signale

D Sequentielle Logik. D Sequentielle Logik. 1 Schaltwerke (2) 1 Schaltwerke. Einordnung in das Schichtenmodell:

Q R. reset (R) set (S) unzulässig! Unkontrollierte Rückkopplung von Gatterausgängen auf Gattereingänge führt zu logisch "inkonsistentem" Verhalten!

Flipflops. asynchron: Q t Q t+t

Füllstandsregelung. Technische Informatik - Digitaltechnik II

Ergänzen Sie die Werte für y in dem unten angegebenen Ausschnitt der Schaltbelegungstabelle. Falsche Antworten führen zu Punktabzug.

III. Asynchrone und synchrone Schaltwerke

Schaltlogik. Versuch: P Vorbereitung - Physikalisches Anfängerpraktikum 1 Wintersemester 2005/06 Julian Merkert ( )

Speicherung von Signalen - Flipflops, Zähler, Schieberegister

Drücken Sie (später) bei Speichere Änderungen in der Bibliothek default? auf Nein.

Grundtypen Flip-Flops

das Ausgabealphabet [Fehler im Skript korrigiert (Schiffmann256)] -Z=z 1

Grundlagen der Informatik 2. Grundlagen der Digitaltechnik. 5. Digitale Speicherbausteine

Computertechnik Schaltwerke, Sequentielle Schaltungen. Flip-Flops (FF) Flip-Flops (FF) Dr. Wolfgang Koch

10. Elektrische Logiksysteme mit

Versuch V10: Flip-Flops

Elektrische Logigsystem mit Rückführung

Digitale Netzwerke... 2

Hardwarearchitekturen und Rechensysteme

16 Latches und Flipflops (Bistabile Kippstufen)

RS-Flip Flop, D-Flip Flop, J-K-Flip Flop, Zählschaltungen

Sequenzielle Schaltwerke

DIGITALTECHNIK 10 SCHIEBEREGISTER

7.0 Endliche Zustandsautomaten und Steuerwerke

Lerntext zum Kapitel Digitaltechnik

Computertechnik Schaltwerke, Sequentielle Schaltungen Register. Register. Dr. Wolfgang Koch

Sequentielle Schaltungen (10a)

Praktikum Grundlagen der Elektronik

Sequenzielle Schaltungen (1)

Protokoll Flip-Flops. Protokollanten: Torsten Görig und Michael Horstmann

Vorbereitung zum Versuch

- Strukturentwurf elementarer Rechenwerke - Grund-Flipflop (RS-Flipflop) - Register, Schieberegister, Zähler

Versuchsvorbereitung P1-63: Digitale Elektronik, Schaltlogik

Digital Design 4 Schaltwerke

Arbeitsbereich Technische Aspekte Multimodaler Systeme. Praktikum der Technischen Informatik T1 2. Flipflops. Name:...

Skript. Schaltnetze / Schaltwerke

12. Tutorium Digitaltechnik und Entwurfsverfahren

Versuch: D1 Gatter und Flipflops

Versuch 3: Sequenzielle Logik

Versuch P1-63 Schaltlogik Vorbereitung

C. Sequentielle Logik

Getaktete Schaltungen

Allgemeines zu den Versuchen zur Digitaltechnik

6.0 Speicherelemente, Flip-Flops, sequentielle Schaltungen

COMPUTERGESTÜTZTES EXPERIMENTIEREN I P R A K T I K U M

Handout zum Vortrag: Einfache integrierte digitale Schaltungen von Andreas Bock

Vorlesung Rechnerstrukturen Winter 2002/03. 3b. Endliche Automaten. Modellierung und Realisierung von Steuerungen

DuE-Tutorien 17 und 18

Protokoll zu Grundelemente der Digitaltechnik

Dennis S. Weiß & Christian Niederhöfer. Versuchsprotokoll. (Fortgeschrittenen-Praktikum) zu Versuch 15. Digitalelektronik

2.5.1 Das Basis-Flipflop

Zu DT Übung 11.1 FF oben links. (Lösungsvorschlag)

Wintersemester 2001/2002. Hardwarepraktikum. Versuch 4: Sequentielle Systeme 1. - Toralf Zemlin - Swen Steinmann - Sebastian Neubert

GTI ÜBUNG 11. Schaltwerk, Automaten, Schieberegister FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 1

Versuchsvorbereitung: P1-63, 64, 65: Schaltlogik

Inhaltsverzeichnis. 1 Schaltnetze und Schaltwerke 1. 2 Complementary Metal Oxide Semiconductor (CMOS) Binary Decision Diagram 21

GTI ÜBUNG 11 SCHALTWERK, AUTOMATEN, SCHIEBEREGISTER

Schaltlogik Versuch P1-63,64,65

Kapitel 5 Schaltungen mit Delays. Kapitel 5: Schaltungen mit Delays Seite 1 / 68

a) Wie viele ROM-Bausteine benötigen Sie für den Aufbau des 64x16 ROMs? c) Wie viele Bytes Daten können im 64x16 ROM insgesamt gespeichert werden?

Digitale Elektronik, Schaltlogik

Grundlagenlabor Digitaltechnik GRUNDLAGENLABOR DIGITALTECHNIK VERSUCH 4 VERSUCHSTHEMA FLIP-FLOPS ALS ZÄHLER PROTOKOLLANT/ -IN

Speicherregister/Latches (1) 1

- Zustandsvariable z i werden durch binäre Speicherelemente Flipflops FF realisiert, die entweder 1 gesetzt oder auf 0 rückgesetzt werden

Digital-Technik. Grundlagen und Anwendungen. Teil IV

Protokoll zum Versuch Flip-Flop

Digitaltechnik 2 Arbeitsblätter - 1- Prof. Komar

Leistungsbauelemente sind zur besseren Wärmeabfuhr in halbgeöffnete Leichtmetallgehäuse eingebaut.

Rechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15

Automaten. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011

8. Schaltnetze (Kombinatorische Logik)

Asynchrone Schaltungen

Aufgabe 1 Minimieren Sie mit den Gesetzen der Booleschen Algebra 1.1 f a ab ab 1 = + + Aufgabe 2. Aufgabe 3

9 Flipflops (FF) Basis-FF. (Auffang-FF, Latch) praxis verstehen chancen erkennen zukunft gestalten 9-1

Inhaltsverzeichnis. Teil I Aufgaben 1

KLAUSUR DIGITALTECHNIK SS 00

3.2 Verknüpfung von Variablen Sheffer- und Pierce-Funktion Übungen... 52

Bericht. Digitallabor. Hochschule Karlsruhe N1. Aufgabe 5.6 Stoppuhr. Teilnehmer: Natalia Springer, Tong Cha. Datum:

Thema 2. Digtale Logik und wie der Computer rechnet

FAKULTÄT FÜR INFORMATIK

Table of Contents. Table of Contents UniTrain UniTrain-Kurse UniTrain-Kurse Digitaltechnik. Lucas Nülle GmbH Seite 1/8

Schiebe- und Füllregister. ST-Programmierung nach IEC

Benutzte Quellen. Benutzte Bezeichnungen. Logik. Logik

Teil 1: Digitale Logik

3.2 Verknüpfung von Variablen Sheffer- und Pierce-Funktion Übungen... 54

Transkript:

Aufbau und Funktionsweise eines Computers - II Schaltwerke

Schaltwerke Bei Schaltnetzen: Ausgabe hängt nur von der aktuellen Eingabe ab. Bei Schaltwerken: Ausgabe hängt zusätzlich von endlich vielen vorausgegangenen Eingaben ab. Dafür notwendig: Gedächtnis in Form sogenannter innerer Zustände. ( endliche Automaten, siehe Informatik III)

Definition: Ein Schaltwerk F ist die technische Realisierung zweier Abbildungen: f : IB n IB r IB m (a, z) f(a, z) = (f 1 (a, z), f 2 (a, z),..., f m (a, z)) mit a := (a 1, a 2,..., a n ) und z := (z 1, z 2,..., z r ) und g : IB n IB r IB r (a, z) g(a, z) = (g 1 (a, z), g 2 (a, z),..., g r (a, z)) mit

Definition: mit a i z j f k,g j : Schaltzustände an Eingängen von F (Eingaben) : innere Zustände : Schaltfunktionen (Ausgabe-/Übergangsfunktion) f k (a, z) : Schaltzustände an den Ausgängen von F (Ausgaben) g j (a, z) : neue (rückzuführende) innere Zustände (i = 1,...,n; j = 1,...,r; k = 1,...,m)

Grundeinheiten eines Schaltwerks: Schaltnetz Verzögerungsglieder τ (zur Rückführung spezieller, den inneren Zustand darstellender Schaltnetzausgänge; Verzögerung um Zeit τ) Anschaulich: τ... τ F a 1 a... a n z 1 z... z r... Schaltnetz... g 1 (a, z) g r (a, z) g(a, z)... f 1(a, z) f m (a, z) f(a, z)

Bemerkung: Schaltverhalten sequentiell Den Zustand eines Schaltwerkes bezeichnet man als - stabil, falls g(a, z) = z (dann: Rückführung ohne Verzögerungsglieder möglich) - instabil, falls g(a, z) z τ wird (bei Rückführungen) nicht immer eingezeichnet

Beispiele: (für einfache Schaltwerke) a & f(a, z) z τ Eingabe a = 1 (ständig): f(a, z) =... 0 1 0 1 0 1... ; Zustand des Schaltwerkes instabil Eingabe a = 0 (ständig): f(a, z) = 1 (immer); Zustand des Schaltwerkes stabil a f(a, z) z Falls einmal a = 1, dann immer f(a, z) = 1, d.h. Schaltung merkt sich: einmal 1 gewesen τ

Schwierigkeit insbesondere bei größeren Schaltwerken: Beschreibung und Verfolgung des zeitlichen Signalverlaufs, abhängig von - τ - Laufzeit der Signale - Wechsel 0 1, 1 0 (nicht schlagartig möglich) Wann beobachtet man einen Schaltwerkszustand? Ausweg: Dem Schaltwerk zeitlichen Rhythmus von außen vorgeben ( synchrone Schaltwerke)

Synchrone Schaltwerke Merkmale synchroner, d.h. getakteter Schaltwerke: Es werden nur diskrete Zeitpunkte t τmit t IN 0 betrachtet. Solch einen diskreten Zeitpunkt nennt man Taktzeitpunkt, die Zeitspanne τ Taktzeit. Die Schaltzeit τ s gibt an, wie lange ein Schaltnetz braucht, um aus einer Eingangsinformation a den Wert f(a) zu bestimmen. Beträgt τ s höchstens τ max Zeiteinheiten, so wählt man τ τ max. τ s braucht dann weiter nicht berücksichtigt zu werden. Zustandsänderungen erfolgen nur während der Taktzeiten. Auslösendes Moment für Beobachtung von Zustandsänderungen: Taktsignal oder einfach Takt.

Vereinfachend spricht man meist von Taktzeitpunkten t anstatt von t τ, d.h. von Taktzeitpunkten 0, 1, 2,..., t, t+1,... anstatt von 0 τ, 1 τ, 2 τ,..., t τ, (t+1) τ,... Es liegt somit folgende Situation vor (t = 0, 1, 2,...): einfaches Schema: Takt a(t) z(t) τ Schaltnetz z(t+1) = g(a(t),z(t)) y = f(a(t),z(t))

Erst beim Takt erscheint das neue z(t) = g(a(t-1), z(t-1)) am Ausgang des Verzögerungsgliedes. Eingaben: Zustände: Ausgaben: Der Takt wirkt wie eine Schleuse, muss also aus zwei verschiedenen (komplementären) Signalen (oder Ereignissen) bestehen, damit das Verzögerungsglied stets nur nach einer Seite geöffnet sein kann. Andernfalls wäre das Verzögerungsglied transparent und der gewünschte Effekt wäre nicht erzielbar. a(t) frei wählbar z(0) abhängig von Entwurf des Schaltnetzes - beliebig (d.h. unbekannt) oder - fest installiert z(t+1) = g(a(t),z(t)) y(t) = f(a(t),z(t))

Schaltwerke zur Speicherung: Flipflops und Register (A) Forderungen an ein Schaltwerk zur Speicherung einer Schaltvariablen (FF1) Speicherung: Schaltwerk muss mindestens zwei stabile Zustände haben. (FF2) Einschreiben in den Speicher: Schaltwerk muss definierte Einstellung durch Eingangssignale gestatten. (FF3) Auslesen aus dem Speicher: Speicherinhalt muss in negierter oder nichtnegierter Form an den Schaltwerksausgängen zur Verfügung stehen.

Ein Schaltwerk mit den Eigenschaften (FF1), (FF2) und (FF3) wird auch als Flipflop bezeichnet: Flipflop verharrt in stabilem Zustand, bis durch Anstoß von außen in anderen stabilen Zustand umgeschaltet wird. (Flip Flop Flip Flop Flip Flop)

Das asynchrone (also ungetaktete) RS-Flipflop RS: Rücksetzen (reset), Setzen (set) Schaltbild: s q * q r q 1 innerer Zustand: q * (rückgeführtes q) Schaltsymbol: s r q * q q s r q q

(B) Das asynchrone (also ungetaktete) RS-Flipflop RS: Rücksetzen (reset), Setzen (set) Schaltbild: s q * q r q 1 innerer Zustand: q * (rückgeführtes q) Schaltsymbol: s r q * q q s r q q

Schalttabelle: r s q * q Zustand 0 0 0 0 stabil ( 0 gespeichert) 0 0 1 1 stabil ( 1 gespeichert) 0 1 0 1 instabil 0 1 1 1 stabil ( 1 setzen) 1 0 0 0 stabil 1 0 1 0 instabil 1 1 0 - unzulässig 1 1 1 - unzulässig Diese Schalttabelle erfüllt (FF1), (FF2), (FF3). s Eingang: Setzleitung; r Eingang: Rücksetzleitung Schaltfunktion: q = ( (s q * ) r) = (s q * ) r = r s r q *, und damit q = s r q *, da r = s = 1 unzulässig ( 0 rücksetzen)

Schalttabelle: r s q * q Zustand 1 0 1 0 instabil ( 0 rücksetzen) s r q * q q Schaltfunktion: q = ( (s q * ) r) q = (s q * ) = (0 1) = 0???

Schalttabelle: r s q * q neu Zustand 1 0 1 0 instabil ( 0 rücksetzen) s = 0 r = 1 q * =1 Schaltfunktion: q = ( (s q * ) r) q = (s q * ) = (0 1) = 0??? q q Zustand in Zeit t1

Schalttabelle: r s q * q neu Zustand 1 0 1 0 instabil ( 0 rücksetzen) s = 0 r = 1 q * 1=1 Schaltfunktion: q = ( (s q * ) r) q = (s q * ) = (0 1) = 0??? q 1 = 1 q 1 = 0 Zustand in Zeit t1

Schalttabelle: r s q * q neu Zustand 1 0 1 0 instabil ( 0 rücksetzen) s = 0 r = 1 q * 1=1 Schaltfunktion: q = ( (s q * ) r) q = (s q * ) = (0 1) = 0??? 0 q 1 = 1 q 1 = 0 Zustand in Zeit t1

Schalttabelle: r s q * q Zustand 1 0 1 0 instabil ( 0 rücksetzen) s = 0 r = 1 q * 1=1 0 q 1 = 1 q 1 = 0 Zustandsübergang Schaltfunktion: q = ( (s q * ) r) q = (s q * ) = (0 1) = 0???

Schalttabelle: r s q * q Zustand 1 0 1 0 instabil ( 0 rücksetzen) s = 0 r = 1 q * 2= Schaltfunktion: q = ( (s q * ) r) q = (s q * ) = (0 1) = 0??? Zustand in Zeit t1 q * 1=1, q 1 = 1, q 1 = 0 0 (s q * 1) = 0 q 2 = q 2 = 0 Zustand in Zeit t2

Schalttabelle: r s q * q Zustand 1 0 1 0 instabil ( 0 rücksetzen) s = 0 r = 1 q * 2= Schaltfunktion: q = ( (s q * ) r) q = (s q * ) = (0 1) = 0 JA Zustand in Zeit t1 q * 1=1, q 1 = 1, q 1 = 0 0 (s q * 1) = 0 q 2 = q 2 = 0 Zustand in Zeit t2

Schalttabelle: r s q * q Zustand 1 0 1 0 instabil ( 0 rücksetzen) s = 0 r = 1 q * 2=0 Schaltfunktion: q = ( (s q * ) r) q = (s q * ) = (0 1) = 0 Ja Zustand in Zeit t1 q * 1=1, q 1 = 1, q 1 = 0 0 (s q * 1) = 0 q 2 = (r 1 q 1 )=0 q 2 = 0 Zustand in Zeit t2

Schalttabelle: r s q * q Zustand 1 0 1 0 instabil ( 0 rücksetzen) s = 0 r = 1 q * 2=0 Schaltfunktion: q = ( (s (s q * ) * ) r) (s q * 1) = 0 q = (s q * ) = (0 1) = 0 Ja Zustand in Zeit t1 q * 1=1, q 1 = 1, q 1 = 0 0 q 2 = (r 1 q 1 )=0 q 2 = 0 Zustand in Zeit t2 Noch nicht Ende!!!

Schalttabelle: r s q * q Zustand 1 0 1 0 instabil ( 0 rücksetzen) s = 0 r = 1 q * 2=0 q 2 = (s q * 1) Schaltfunktion: q = ( (s (s q * ) r) (s q * 1) = 0 q = (s q * ) = (0 1) = 0 Ja Zustand in Zeit t1 q * 1=1, q 1 = 1, q 1 = 0 0 q 2 = (r 1 q 1 )=0 q 2 = 0 Zustand in Zeit t2 Noch nicht Ende!!!

Schalttabelle: r s q * q Zustand 1 0 1 0 instabil ( 0 rücksetzen) s = 0 r = 1 q * 2=0 Schaltfunktion: q = ( (s (s q * ) r) q = (s q * ) = (0 1) = 0 Ja 0 0 q 2 = 0 q 2 = 0 Zustandsübergang Noch nicht Ende!!! Zustand in Zeit t1 q * 1=1, q 1 = 1, q 1 = 0

Schalttabelle: r s q * q Zustand 1 0 1 0 instabil ( 0 rücksetzen) s = 0 r = 1 q * 3=0 Schaltfunktion: q = ( (s (s q * ) r) q = (s q * ) = (0 0) = 1 OK Zustand in Zeit t1 q * 1=1, q 1 = 1, q 1 = 0 1 (s q * 2) = 1 Zustand in Zeit t2 q * 2=0, q 2 = 0, q 2 = 0 q 3 = (r 2 q 2 )=0 q 3 = 1 Zustand in Zeit t3

Schalttabelle: r s q * 1 q 3 Zustand 1 0 1 0 instabil ( 0 rücksetzen) s = 0 r = 1 q * 3=0 Schaltfunktion: q = ( (s q * 1) r) = q 3 = (s q * 2) = (0 0) = 1 OK 1 (s q * 2) = 1 q 3 = (r 2 q 2 )=0 q 3 = 1 Zustand in Zeit t3 Zustand in Zeit t1 q * 1=1, q 1 = 1, q 1 = 0 Zustand in Zeit t2 q * 2 =0, q 2 = 0, q 2 = 0 Zustand in Zeit t3 q * 3 =0, q 3 = 0, q 3 = 1

s = 0 q * = 1 q r = 1 q

Das synchrone RS-Flipflop Übernahme einer Information in den Speicher zu frei bestimmbaren Zeitpunkten Hinzunahme eines Taktes t: Einschreiben in den Speicher nur möglich, wenn t = 1 Schaltbild Schaltsymbol: s r t & & q q s r τ s r q q

Das synchrone JK-Flipflop Ähnlich RS-Flipflop; hier aber Eingangskombination j=k=1 erlaubt Schaltbild: Schaltsymbol: j k t q * q * & & Schaltfunktion: q = (j q *) ( k q * ); q q j k t j = k = t = 1 q erhält Wert von q und umgekehrt; (Beweis über Schalttabelle) j k q q

Das RS-MS-Flipflop MS: Master Slave Zusammenschalten von 2 synchronen RS-Flipflops mit demselben t VF: HF: Vorspeicher-Flipflop ( Master ) Hauptspeicher-Flipflop ( Slave ) d s s r VF s r HF q q t

t = 1: Eingänge von HF gesperrt Übernahme von d in VF (solange wie t = 1) t = 0: Eingänge von VF gesperrt HF übernimmt Schaltzustand von VF Einschreiben in den Speicher nur möglich, wenn t = 1; Speicher erst auslesbar, wenn anschließend t = 0 Oft: MS-Flipflop nur mit q-ausgang Schaltsymbol (für Flipflops mit dieser Eigenschaft): d t s r q (d: delay; Verzögerung)

Register Eine geordnete Menge von synchronen Flipflops mit derselben Taktleitung bezeichnet man als Register. Operationen mit einem Register bestehend aus n Flipflops a) Auf-0-setzen; einzelner / aller Flipflops b) Auf-1-setzen; einzelner / aller Flipflops c) Invertieren; einzelner / aller Flipflops Realisierung von (a) (c) Parallel, d.h. gleichzeitiges Ansprechen der entsprechenden Flipflops; Nachteil: Anzahl der Anschlüsse (pins) hoch Seriell, unter Verwendung von Schiebeoperationen

Schieben (shift); q i := q i-1 (i = 2,..., n) Rechtsshift falls zusätzlich q 1 := q n zyklischer Rechtsshift q i := q i+1 (i = 1,..., n-1) Linksshift falls zusätzlich q n := q 1 zyklischer Linksshift

Beispiel 1: Schieberegister Zusammenschalten von n RS-MS-Flipflops zu einem Schieberegister Schieberichtung: 1 2 3 n e s r s r s r s r q t Zyklisches Schieberegister, falls Rückpfeil vorhanden Jedes Flipflop des Registers kann auch einzeln eine q-leitung nach außen haben ( Schieberegister mit Parallelausgabe )

Taktleitung wird häufig nicht eingezeichnet (innerhalb eines Schaltwerks wird meist mit demselben Takt gearbeitet) (Zyklisches) Schieberegister kurz auch in folgender Darstellung...