Qualitätssicherung für wiederverwendbare Schaltungsbeschreibungen durch HDL-Code-Analyse

Transkript

1 Qualitätssicherung für wiederverwendbare Schaltungsbeschreibungen durch HDL-Code-Analyse Steffen Rülke, Jörg Schneider (ruelke Frank Rogin, Peter Bachmann (fr Außenstelle für Automatisierung des Schaltkreis- und Systementwurfs

2 Inhalt Inhalt Einführung Codierrichtlinien Analysekonzepte Compiler-Generator Ansatz Zusammenfassung 2

3 Einführung Wiederverwendung im Schaltkreis und Systementwurf Kriterien Optimierungs-Parameter im Schaltkreisentwurf Fläche, Zeitverhalten, Verlußtleistung, Produkteinführungszeit constraints (time-to-market) Area Timing Power Efficiency Intellectual Property (IP) Spezifikation und Implementierung of IPs: Hardwarebeschreibungssprachen (VHDL, Verilog,...), Simulation, Synthese, Verifikation, unterschiedliche Abstraktionsebenen (Verhalten, RT, Logik), Überprüfung des HDL- Codes vor der Synthese (RMM). 3

4 Einführung Wiederverwendung im Schaltkreis- und Systementwurf (2) Probleme Lösung HDL- Modellierung: Vielfalt an Ausdrucksmitteln, individuelle Codierstile der Entwerfer, Mehrdeutigkeit, Redundanz, spezifische Eigenschaften der Entwurfswerkzeuge (pragmas,...),... Codierrichtlinien: Erstellung von Codierrichtlinien, Implementation der Codierrichtlinien in/ mit einem Analyse- Werkzeug, Überprüfung der HDL- Beschreibungen. 4

5 Einführung Einordnung der Kodieranalyse in den Entwurfsablauf Spezifikation Analyse Codierrichtlinien = Analyse-Werkzeug VHDL Verilog : IP s Entwurf VHDL Verilog IP s Port clk reset data : Spec. in in out : 5

6 Codierrichtlinien Codierrichtlinien Einschränkung der Entwurfsfreiheit (z.b. für uneingeschränkte Identifikation) Regel (muß... ) / Empfehlungen (sollten... ), sollten klassifizierbar sein (wiederfinden, Archivierung), Richtlinien Sicherung der Flexibilität wiederverwendbarer Module, Sicherung von effizientem HDL-Code (z.b. für Synthese), Allgemein Firmenspezifisch Werkzeug- spezifisch sollten von den Entwerfern akzeptiert werden (kein Overhead, einfach in der Anwendung,...), Archivierung, Auswahl für z.b. Synthese einfache Rechentechnische Umsetzung der Richtlinien, uneingeschränkte Kommunikation zwischen den Entwerfern, Übereinstimmung mit Standards z.b. Strukturierung, Lesbarkeit formalisierbar, veränderbar, erweiterbar, klassifizierbar. 6

7 Codierrichtlinien Anforderungen Codierrichtlinien in der Praxis Typographische Ebene Lexikalische Ebene Syntaktische Ebene Formatierungsvorschriften, Einrückungen, Zeilenumbrüche, Tabulatoren, Zeilenlänge, Codierrichtlinie Beschränkung der Zeilenlänge auf 72 Zeichen (RMM). Groß- und Kleinschreibung, Namenslänge, Kommentare,..., Codierrichtlinie Verwendung von Kleinbuchstaben für Signalnamen, Variablennamen und Namen zur Portbezeichnung (RMM). verbieten von speziellen Sprachkonstruktionen, Verschachtelung und Kombination von Statements,..., Codierrichtlinie Benutzung des VHDL-Statements: clk= 1 and clk event (Synthese). 7

8 Codierrichtlinien Anforderungen Codierrichtlinien in der Praxis (2) Semantische Ebene Ebene des Environments Wertebereichseinschränkungen, Kardinalitätsbeschränkungen, Relationen zwischen Teilen von Beschreibungen,..., Codierrichtlinie Nutzerdefinierte VHDL-Typen müssen auf den IEEE-standardisierten Datentypen basieren". Beispielsweise muß der nutzereigene Datentyp word_type (subtype WORD_TYPE is std_logic_vector (15 downto 0);) auf dem IEEE-Datentyp std_logic_vector aufbauen (RMM). Struktur und Organisation des Dateisystems, spezielle Interpretation des HDL-Codes unter Verwendung von Zusatzinformationen,..., Codierrichtlinie Struktur der Entwurfsdaten, Synthese-Scripte, Simulations-Daten und der Testumgebung im Dateisystem (Firmenspezifisch). 8

9 Analysezugänge Analysezugänge Anforderungen Analysekonzepte verschiedene Analysezugänge möglich, unterschiedliche Vor- und Nachteile, Gemeinsamkeit: einlesen einer HDL-Instanz. Environment Information Richtlinien Verwendung eines verfügbaren Systems: Front-End WZ: - Parser (LVS) - DB (VIF) - API (LPI) Spezial- Sprache (VRSL) Verwendung eines Generator Ansatzes: HDL Grammatik z.b. C/C++ HDL- Code Verwendung von Front-End Werkzeugen: Front-End WZ: - Parser (LVS) - DB (VIF) - API (LPI) Verwenung einer univ. Programmiersprache: z.b. C/C++ z.b. C/C++ Script-Sprache (z.b. TCL/Perl) Resultat 9

10 Compiler-Generator Ansatz Compiler-Generator Ansatz Compiler-Compiler Software Eigenschaften VHDL Grammaktik (IEEE Standard), Verilog Grammatik (IEEE 1364 subset), PD: lex/yacc oder flex/bison; C, C++, Java. Sun WS (SunOS, Solaris) oder/und PC (Linux, Windows), Ansatz ist fexibel und leicht erweiterbar, Änderungen sind leicht möglich, Unterstützung unterschiedlicher HDL-Sprachen (VHDL, Verilog,...), Einbeziehung von Environment-Informationen in die Analyse, Umsetzung von Codierrichtlinien für Simulation, Synthese (subsets) usw. für verschiedene Industriepartner, Klassifikation von Fehlern Visualisierung der Analyseergebnisse, Anbindung unterschiedlicher Unix-Werkzeuge (z.b. XEmacs). 10

11 Compiler-Generator Ansatz Implementation eines Analysesystems 1.) z.b. VHDL Grammatik (IEEE Standard) element_subtype_definition ::= subtype_indication entity_aspect ::= entity entity_name [ ( architecture_identifier) ] configuration configuration_name open entity_class ::= entity architecture configuration procedure function package type subtype constant signal variable component label literal units group file 11

12 Compiler-Generator Ansatz Implementation eines Analysesystems (2) 1.) z.b. VHDL Grammatik (IEEE Standard) element_subtype_definition ::= subtype_indication entity_aspect ::= entity entity_name [ ( architecture_identifier) ] configuration configuration_name open entity_class ::= entity architecture configuration procedure function package type subtype constant signal variable component label literal units group file 2.) direkte Anbindung (einer sehr einfachen Codierrichtlinie im Scanner) ;entity_decl : entity_start entity_decl_1 entity_decl_2 entity_decl_3 entity_decl_4 t_end entity_decl_5 t_semicolon ;entity_start: t_entity {if(++nbrentities >1) puterrorstring("error");} Codierrichtlinie 12

13 Compiler-Generator Ansatz Implementation eines Analysesystems (3) 1.) z.b. VHDL Grammatik (IEEE Standard) element_subtype_definition ::= subtype_indication entity_aspect ::= entity entity_name [ ( architecture_identifier) ] configuration configuration_name open entity_class ::= entity architecture configuration procedure function package type subtype constant signal variable component label literal units group file Record Language Instance Trace (e.g. VHDL, Verilog) Record Scanner Parser Action Character, String Token Grammer Rule/Directive 2.) direkte Anbindung (einer sehr einfachen Codierrichtlinie im Scanner) Lexis Syntax Semantic ;entity_decl : entity_start entity_decl_1 entity_decl_2 entity_decl_3 entity_decl_4 t_end entity_decl_5 t_semicolon Language Instance Scanner Parser ;entity_start: t_entity {if(++nbrentities >1) puterrorstring("error");} Record Token Lexis Grammar Syntax 3.) Adaption der Codierrichtlinien (direkte Anbindung, Interface) Compiler-Compiler Parser-basierende Analyse Interface Action Semantic Rule/Directive Trace Record 13

14 Compiler-Generator Ansatz Implementation eines Analysesystems (4) 1.) z.b. VHDL Grammatik (IEEE Standard) element_subtype_definition ::= subtype_indication entity_aspect ::= entity entity_name [ ( architecture_identifier) ] configuration configuration_name open entity_class ::= entity architecture configuration procedure function package type subtype constant signal variable component label literal units group file 4.) Eine Software zur Visualisierung der Ergebnisse (Java) ließt die erzeugte Fehler-Datei und die HDL- Datei (Darstellung im XEmacs) ein. 2.) direkte Anbindung (einer sehr einfachen Codierrichtlinie im Scanner) ;entity_decl : entity_start entity_decl_1 entity_decl_2 entity_decl_3 entity_decl_4 t_end entity_decl_5 t_semicolon ;entity_start: t_entity {if(++nbrentities >1) puterrorstring("error");} 3.) Adaption der Codierrichtlinien (direkte Anbindung, Interface) - Compiler-Compiler - Parser-basierende Analyse Record Language Instance (e.g. VHDL, Verilog) Trace Record Scanner Parser Action Character, String Token Grammer Rule/Directive Lexis Syntax Semantic 14

15 Zusammenfassung Zusammenfassung Analyse Charakterisierung verschiedener Ansätze für die Analyse von HDL-Code, Einordnung in den Entwurfsablauf, Vorstellung einer flexiblen Methode für die Analyse von HDL-Code, Verwendung von Compiler-Methoden und Prototyp-Implementation eines Analyse-Werkzeuges, Implementation eines ausgewählten Richtlinien-Satzes unterschiedlicher industrieller Partner. Ausblicke Erweiterung der Analyse-Methoden und Ausdehnung dieser Methoden auf weitere Einsatzgebiete im Bereich der Wiederverwendung des Schaltkreis- und Systementwurfs. 15