Index. Ganzzahleinheit einfache 240 komplexe 241 Gate 20 Gatter 20 logisches 169 NAND- 170

Größe: px
Ab Seite anzeigen:

Download "Index. Ganzzahleinheit einfache 240 komplexe 241 Gate 20 Gatter 20 logisches 169 NAND- 170"

Transkript

1 379 A Abfragebetrieb 271 Abtast-Halte-Glied 375 Addierer 179 Carry Lookahead 185 Carry Ripple 179 Carry Select 186 Addition 53 vorzeichenbehafteter Binärzahlen 56 vorzeichenloser Binärzahlen 53 Additionsbefehl 70, 77 Adressbus 24 Adresse 5 lineare 343 physikalische 335 virtuelle 335 Adressierung absolute 105 Befehlszählerrelative 103 Immediate 120 isolierte 39 PC Relative 120 Register 120 Register Indirect with Displacement 120 registerdirekte 78 registerindirekte 112 speicherbezogene 40, 271 speicherindirekte 121 unmittelbare 80 Adressierungsart 120 Adressleitung 24 Adressraum 24 Adressregister 28 Adress-Tag 322 Adressübersetzungspuffer 343, 347 Akkumulator 14 ALE 357 Algorithmus 7 ALU 12, 70, 169, 195 AMDAHLs Gesetz 263 Analog-Digital-Wandler 374 AND 64 Antivalenz 65, 89 Argument 146 Arithmetic Logical Unit 12, 27, 70 Arithmetisch-Logische Einheit 12, 70, 169, 195 ARM 22 ASCII-Code 52, 356 Assembler 19, 125, 162 Assembler-Direktive 162 Assembly 19, 69, 161 assoziativ 228 Ausführung Out-of-Order 237 spekulative 238 Ausführungseinheit 235, 240 Ausführungsphase 208, 216 Ausführungsstufe 240 Ausführungszeit 264, 328 Ausgabefunktion 196 Ausnahme 269 präzise 295 Ausnahmebehandlung 42 vektorisierte 269 Ausnahmebehandlungsroutine 282 Ausnahme-Code 291 Automat endlicher 6, 174 B Basisadresse 74 BAUD-Rate 353 Bedingungsbit 27 Befehl 8 add 77 addi 79 addiu 82 addu 81 and 85 andi 86

2 380 beq 104 bgez 104 bgtz 104 blez 104 bltz 104 bne 102 di 290 ei 290 hi 84 j 105 jal 107 jalr 107 jr 106 lb 113 lbu 113 lh 114 lhu 114 li 110 lo 84 lui 109 lw 112 mfhi 110 mflo 110 mfpsw 111 mtc0 286 mtpsw 111 multu 85 nop 108 not 91 or 87 ori 88 rol 96 ror 97 sb 115 seq 101 sge 101 sgeu 101 sgt 101 sgtu 101 sh 116 sle 101 sleu 101 sll 92 sllv 93 slt 97 slti 98 sltiu 100 sltu 99 sne 101 sra 95 srav 96 srl 93 srlv 94 subu 83 sw 115 xor 89 xori 89 Befehle arithmetische 12, 77 arithmetisch-logische 31 Datentransport- 12, 31 Lade- 31 logische 12, 85 Programmsteuer- 12, 36 Rotations- 12 Schiebe- 12 Speichere- 32 Sprung- 12 Befehlsdecoder 28 Befehlsdecodierphase 25, 207, 216 Befehlsdecodierstufe 238 Befehlsdurchsatz 214, 266 Befehlsebenenparallelität 214, 252 Befehlsfenster 238, 252 Befehlsformat 13, 122 Befehlsholphase 25, 207, 215 Befehlspfad 238 Befehlsregister 25, 28 Befehlsrückordnungsstufe 242 Befehlssatz 12, 116 Befehlssatzarchitektur 12, 69 Befehlszähler 8, 28 Befehlszuordnungsstufe 239 Befehlszuteilung 247 Befehlszyklus 26, 29 Benchmark 19, 265 Beschleunigung 233, 263 Betriebsmodus 283

3 381 bidirektional 24 Binärzahl 45 negative vorzeichenbehaftete 51 positive vorzeichenbehaftete 50 vorzeichenbehaftete 47 vorzeichenlose 45, 372 Binder 163 Bit 43 Bitkombination 64 Bitleitung 299 Blocktransfer 362 Branch Target Buffer 228 BTB 228 Bus Arbiter 363 Bus-Arbitrierung 362 Bypassing 223 Byte 43 Byte-Versatz 322 C Cache Befehls- 320 Daten- 320 direkt-abbildender 325 physikalisch indiziert, physikalisch markiert 347 virtuell indiziert, physikalisch markiert 347 virtuell indiziert, virtuell markiert 346 vollassoziativer 322 w-wege Mengen-assoziativer 326 Cache Read Hit 314 Cache Read Miss 314 Cache Tag 322 Cache Write Hit 315 Cache Write Miss 318 Cache-Organisation 321 Cache-Speicher 313 Lesezugriff 314 Schreibzugriff 315 Cache-Tag 327 Cache-Zeile 322 CAM 322 Carry 55 Chip 2 CHURCHsche These 6, 7 CISC 15, 22 CLIW 253 CMOS 20 Compiler 19, 158 optimierender 159 Compiler-Direktive 159 Completion In-Order 237 Computer 2 Computerarithmetik 43 Control Hazard 220, 222 Coprozessor 286 Copy Back 316 Counter 364 CP0 286 CPI 266, 329 CPU 3 CTS 355 D Daisy Chain 279 Data Hazard 219, 221 Daten binäre 43 dynamische 156 statische 156 Datenbus 24 Datenkonflikt 219, 221 Datenleitung 24 Datenpfad 3 Datenregister 38 Datensegment 156 Datentransportbefehl 71, 109 Datum 25 ausgerichtetes 45, 74 D-Cache 320 Debug Mode 283 Debugging 163 Definitionsdatei 158 Delay Slot 225 Destination 70

4 382 D-Flip-Flop 177 Digital-Analog-Wandler 372 Digitalrechner speicherprogrammierbarer 23 Digitaltechnik 4 Direct Mapped Cache 325 direkter Speicherzugriff 358 Dirty-Bit 317 Disjunktion 64, 87 Dispatch 247 Displacement 74 Division 64 DMA 358 -Controller 359 Doppelwort 43 do-while-schleife 142 Drain 20 DRAM 303, 307 Controller 307 DDR 309 EDO 309 Fast Page Mode 309 Rambus 310 Refresh 307 Dreiadressformat 13, 70, 77 E EEPROM 302 Einadressformat 14 Einer-Komplement 48 Eingabe-/Ausgabe-Schnittstelle 3, 38, 349 Einzeltransfer 362 Ein-Zyklen-Transfer 361 Emulation 164 Emulator 164 Endian Byte 45, 75 endlicher Automat 196 Endlosband 6 Energieaufnahme 19 Entrollen einer Schleife 159 Entwicklungsrechner 164 EPC 269 EPIC 22 EPROM 302 Ersetzungsstrategie 324 LRU 324, 334 Random 324 Erweiterungsbus 356 EU 240 EX 208, 216 Exception 269 Exception Code 291 Exception Handler 269 Exklusiv-ODER-Verknüpfung 65, 89 F FAMOS 302 FCS 356 Fehlersuche 163 Feldeffekttransistor 20 Festwertspeicher 23, 37, 297 Flankenerkennung 369 Flankenerzeugung 370 Flash 303 Fließbandverarbeitung 15, 214 Flip-Flop 174 Floating Gate 302 FLOTOX 303 FLYNNs Kategorien 255 for-schleife 139 Forwarding 223 FPU 236 Frame 336, 356 Frame Pointer 125, 152 FSM 6, 196 FU 240 Full Adder 173 Function 79 G Ganzzahleinheit einfache 240 komplexe 241 Gate 20 Gatter 20 logisches 169 NAND- 170

5 383 NOR- 170 gemultiplexter Adress-/Datenbus 356 Geschwindigkeit 19 Giga 44 Gleitkommaeinheit 241 Global Pointer 125, 157 globaler Zeiger 125 GSM 2 H Halbaddierer 55, 172 Halbleiterspeicher 297 Halbwort 43 Half Adder 173 Hardware 16 Hardware-/Software-Schnittstelle 17 HARVARD-Architektur modifizierte 211, 215, 318 Häufigkeit dynamische 72 Hauptspeicher 320, 334 HDLC-Protokoll 356 Header-Datei 158 Hewlett Packard 22 Hintergrundspeicher 333 Hochsprachenprogramm 19 Host 164 I IA IA IC 2 I-Cache 320 ICE 164 ID 207, 216 Identifikation dezentrale 279 zentrale 276 IF 207, 215 if-anweisung 126 if-else-anweisung 131 I-Format 80 ILP 214, 235, 251 Impulserzeugung 365 In-Circuit Emulator , 326 Infineon 2 Input Capture 364, 369 Instruction Issue 236 Instruction Window 238, 252 Instruktion 8 Instruktionsregister 28 Intel 21 Interrupt 272 Interrupt Controller 276 Interrupt Service Routine 273, 285 Inverter 20, 169 IPC 218, 266 IRQ 272 ISR 273, 285 Issue Bandwidth 236 J J-Format 105 JTAG 167 K Kernel Mode 283 Kilo 44 Kippstufe bistabile 174 kombinatorische Schaltung 171 Konflikt struktureller 213 Konfliktbehebung dezentrale 247 zentrale 243 Konjunktion 64, 85 Konkatenation 84 Konstante 109 Kosten 19 L L1-Cache 320 L2-Cache 320 Label 163 Lade- und Speichereinheit 241 Lade-/Speichere-Architektur 14, 109

6 384 Lade-Befehl 112 Lader 163 Latenz 214 Leistungsaufnahme 20 Leistungsfähigkeit 19 LIFO-Prinzip 148 Linker 163 Little Endian 45 Load-/Store-Architektur 15, 109, 122 Loader 163 logischer Befehl 70 Lokalität räumliche 321 zeitliche 321 Lokalitätsprinzip 321 Loop Unrolling 159 LSB 44 M Makropipelining 257 Marke 102, 104, 163 Maschinencode 79 Maschinenprogramm 19 Maschinensprache 19, 78, 162 Master 363 Mega 44 MEM 208, 217 Memory 75 Memory Interleaving 311 Memory Management Unit 335 Memory Map 155 Memory-Mapped I/O 40, 271 MFLOPS 265 Mikroarchitektur 15, 198, 199, 206 Mikrobefehlszähler 197 Mikrocontroller 2, Mikrocontroller-Familien 2 Mikroelektronik 19 Mikroprogramm 197 Mikroprozessor 1 mehrfädiger 260 n-fach superskalarer 236 superskalarer 235 VLIW- 252 Mikroprozessorkern 40, 42 MIMD 256 MIPS 22, 265 Prozessor 19 MIPS MIPS MISD 255 Miss Penalty 330 MMU 335 Mnemonik 73, 161 Modem 354 MOOREsches Gesetz 19 MOPS 265 MOSFET 300 Motorola 21 MSB 44 Multimediaeinheit 241 Multiplexer 172 Multiplikation 60 serielle 61 vorzeichenbehafteter Binärzahlen 63 vorzeichenloser Binärzahlen 60 Multiplikationsbefehl 84 Multiplizierer 188 Matrix- 191 paralleler 191 serieller 188 Multiprozessor 257 nachrichtengekoppelt 259 NUMA- 259 speichergekoppelt 258 UMA- 258 Multiprozessorsystem 257 Multithreading 260 N Negation 65 Nibble 43 NOR 90 NOT 65 Nulladressformat 14 Nur-Lese-Speicher 37

7 385 O ODER-Verknüpfung 64, 87 Offset 103 OpCode 13, 78, 79 Operand 70 Operation 70 arithmetische 53 logische 64 Schiebe- 66 Vergleichs- 67 Operationscode 13, 78 OR 64 Oszillator 42 OTP 302 Output Compare 364, 370 Overflow 58, 83 P Page Directory Register 340 Page Fault 336 Page Offset 337 Page Table 337 Page Table Register 337 Paging 336 Parallel-/Seriell-Wandler 352 Parallelrechner 257 Parallelverarbeitung 253 PC 8, 22, 28 Peripheriekomponente 3, 349 Personal Computer 22 Pipeline 214 skalare 235 superskalare 235 Pipeline Stall 222 Pipeline-Register 217 Pipeline-Stufe 214 Pipeline-Verzögerung 220 Pipelining 214 Polling 271 Pop 150 Port 350 Prädiktor 1-Bit Bit 230 Priorisierung dezentrale 279 zentrale 276 Priorität 279 Profiling 159 Programm 4, 8, 334 Programmiermodell 13 Programmiersprache 69 Programmierung 8 Programmkonstrukte 125 Programmschleifen 136 Programmspeicherbedarf 15 Programmstatuswort 27, 111, 200 Programmsteuerbefehl 71 Programmsteuerkonflikt 220, 222 Programmzähler 8, 28 PROM 301 Prüfbit 356 Pseudoinstruktion 90, 91, 162 Pulsweitenmodulation 364, 366 Push 148 PWM 366 Q Quantisierungskennlinie 373 Quantisierungsstufenbreite 373 Quelloperand 70 Quittungsbetrieb 351 R R/2R-Widerstandsnetzwerk 372 Rahmen 336, 356 Rahmenzeiger 125, 152 RAM 303 RAM-Emulator 164 RAW-Konflikt 221 Rechenwerk 3 Rechner 2 speicherprogrammierbarer 4 Rechnermodell 5 HARVARD- 5, 215, 319 universales 5 VON NEUMANN- 5

8 386 Register 16, 27, 123, 178 Cause 288 EBase 289 EPC 287 Renaming 238, 247 Status 287 Register File 195 Registerkonvention 123 Registerpaar 84 Register-Register-Architektur 14 Registersatz 195 Register-Speicher-Architektur 14 relokatierbarer Code 163 Reorder Buffer 240, 242 Reservation Station 240, 247 Reservierungsstation 240, 247 Retirement Unit 242 R-Format 79 RISC 15, 22 ROM 299 maskenprogrammierbar 299 Rotation 67, 97 Round Robin 363 RS-Flip-Flop 176 getaktetes 177 RS-Master-Slave-Flip-Flop 177 RTS 354 Rückordnungspuffer 240, 242 Rückschreibphase 208, 217 Rücksprungadresse 124, 145 S Sample & Hold 375 Schaltnetz 171 Schaltvariable 171 Schaltwerk 174 Scheduler 236, 239 Schieberegister 178, 352 Schleifenrumpf 139 Schnittstelle parallele 42, 349 serielle 42, 352 serielle asynchrone 354 serielle synchrone 355 Schreib-/Lesekopf 6 Schreib-/Lese-Speicher 23, 37, 303 Schrittgeschwindigkeit 353 Scoreboard 243 Segment Table 340 Segment Table Register 340 Segmentdeskriptor 341 Segmentdeskriptortabelle 341 Segmenttabelle 340 Segmenttabellenregister 340 Seitenfehler 336 Seitengröße 339 Seitentabelle 337 Seitentabellenregister 337 Seitenverfahren 336 Seiten-Versatz 337 Selektor 341 shamt 92, 94, 95 Shift Amount 79 Sign Extension 51, 67 Signed Integer 47 SIMD 255 Simulator 164 SISD 255 SoC 3 Software 17 Anwendungs- 17 System- 17 Software-Trace 166 Source 20, 70 SPARC 22 SPEC 19 Speedup 233, 263 Speicher 3, 4, 297 Byte-adressierbar 44, 74, 75 inhaltsadressierbar 228 nichtflüchtig 297 virtueller 335 Speicherabbild 155 Speicheradresse 4 Speicherbank 310 Speichere-Befehl 115 Speichergröße 312 Speicherhierarchie 312

9 387 Speichermatrix 299 Speicherplatz 4 Speicherverschränkung 311 Speicherverwaltungseinheit 335 Speicherzugriff 5 Speicherzugriffsphase 208, 217 Sperrschichtkapazität 307 Split Cache 320 Sprungbefehl 71, 105 unbedingter 36 Sprungvorhersage dynamische 228 statische 227 Sprungzieladresse 103, 105 Sprungzielpuffer 228 Sprungzieltabelle 106 SRAM 303, 304 Lesezugriff 306 Schreibzugriff 305 Stack 14, 124, 148 Stack Pointer 124, 148 Stacksegment 156 Stapelrahmen 152 Stapelspeicher 14, 124, 148 Stapelzeiger 124, 148 Startup Modul 157 Statusregister 39 Statussignal 195 Steuerbus 24 Steuerregister 39 Steuersignal 195 Steuerwerk 3, 169, 196 Structural Hazard 213, 220 Struktureller Konflikt 220 Subtraktion 59 Subtraktionsbefehl 70, 82 sukzessive Approximation 374 Summenbit 54 Sun Microsystems 22 Supervisor Mode 283 switch-anweisung 132 System eingebettetes 2 System Control Coprozessor 286 Systembus 24 T Tabellenverzeichnisregister 340 Takt 4 Taktflankensteuerung 177 Taktfrequenz 16, 264 Taktperiode 16, 264, 329 Target 164 Task 334 Tera 44 Texas Instruments 21 Textsegment 156 Thrashing 326 Thread 260 Timer 364 TLB 343, 347 TLP 261 TOMASULO-Algorithmus 247 Trace 165 Trace Cache 238 Translation Lookaside Buffer 343, 347 TURING-Maschine 6 universelle 7 U UART 354 Überführungsfunktion 196 Überlauf 58, 83 Übersetzer 158 Übertrag 54 Übertragbit 54 Übertragung Bit-orientierte 356 Zeichen-orientierte 356 Umbenennungsregister 247 UND-Verknüpfung 64, 85 unidirektional 24 Unified Cache 320 Universalrechnermodell 5 Unsigned Integer 45 Unterbrechungen 272 geschachtelte 283

10 388 vektorisierte 276 Unterbrechungsanforderung 272 Unterbrechungsbehandlungsroutine 273 Unterprogramm 106, 144 geschachtelt 147 reentrant 294 Unterprogrammrahmen 152 User Mode 283 V Variable globale 157 lokale 152 Vektornummer 276 Vektornummerregister 276 Vergleichsbefehl 97 Verlust horizontaler 255 vertikaler 254 Versatz 74, 103 Verschiebebefehl 92 Verschiebung arithmetische 66 logische 66 Verzögerungsschlitz 225 Verzweigung verzögerte 224 Verzweigungsbefehl 71, 102 virtuelle Speicherverwaltung 334 VLIW 252 VNR 276 Volladdierer 55, 173 Vorzeichenbit 47 Vorzeichenerweiterung 51, 67 W Wägeverfahren 374 WAR-Konflikt 221 Watchdog 371 WAW-Konflikt 221 WB 208, 217 while-schleife 137 Wort 43 Wortleitung 299 Write Allocation 318 Write Back 316 Write Through 315 X XOR 65, 89 Z Zahlenkreis 46, 47 Zähler 364 Zählregister 365 Zählschleife 139 Zeitgeber 364 Zeitmessung 369 Zentraleinheit 3 Zieloperand 70 Zielsystem 164 Zugriffsgeschwindigkeit 312 Zugriffszeit 297 Zuordnungsbandbreite 236 Zustandsbit 27, 200 Zustandssteuerung 177 Zweiadressformat 14 Zweier-Komplement 47 Zwei-Zyklen-Transfer 361 Zykluszeit 214, 297

Arithmetik, Register und Speicherzugriff. Grundlagen der Rechnerarchitektur Assembler 9

Arithmetik, Register und Speicherzugriff. Grundlagen der Rechnerarchitektur Assembler 9 Arithmetik, Register und Speicherzugriff Grundlagen der Rechnerarchitektur Assembler 9 Arithmetik und Zuweisungen Einfache Arithmetik mit Zuweisung C Programm: a = b + c; d = a e; MIPS Instruktionen: Komplexere

Mehr

5.BMaschinensprache und Assembler

5.BMaschinensprache und Assembler Die Maschinenprogrammebene eines Rechners Jörg Roth 268 5.BMaschinensprache und Assembler Die vom Prozessor ausführbaren Befehle liegen im Binärformat vor. Nur solche Befehle sind direkt ausführbar. So

Mehr

Assembler am Beispiel der MIPS Architektur

Assembler am Beispiel der MIPS Architektur Assembler am Beispiel der MIPS Architektur Frühere Einsatzgebiete MIPS Silicon Graphics Unix Workstations (z. B. SGI Indigo2) Silicon Graphics Unix Server (z. B. SGI Origin2000) DEC Workstations (z.b.

Mehr

21. Februar Name:. Vorname. Matr.-Nr:. Studiengang

21. Februar Name:. Vorname. Matr.-Nr:. Studiengang Klausur 21. Februar 2011 Name:. Vorname Matr.-Nr:. Studiengang Hinweise: Bitte füllen Sie vor dem Bearbeiten der Aufgaben das Deckblatt sorgfältig aus. Zur Klausur zugelassen sind ausschließlich Schreibutensilien,

Mehr

TECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM. Die MARS Umgebung

TECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM. Die MARS Umgebung Die MARS Umgebung MARS ist ein Simulationswerkzeug für MIPS Prozessoren Es enthält einen Assembler und eine Laufzeitumgebung Da das Wirtsystem (z.b. Windows) auf einem anderen Prozessor basiert, werden

Mehr

RO-Tutorien 15 und 16

RO-Tutorien 15 und 16 Tutorien zur Vorlesung Rechnerorganisation Tutorienwoche 5 am 25.05.2011 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft

Mehr

1. Übersicht zu den Prozessorfamilien 2 2. Grundlagen der Rechnerorganisation 3

1. Übersicht zu den Prozessorfamilien 2 2. Grundlagen der Rechnerorganisation 3 1. Übersicht zu den Prozessorfamilien 2 2. Grundlagen der Rechnerorganisation 3 2.1. Aufbau eines Rechners in Ebenen 3 2.2. Die Ebene der elektronischen Bauelemente 5 2.3. Die Gatterebene 5 2.3.1 Einfache

Mehr

Darstellung von Instruktionen. Grundlagen der Rechnerarchitektur Assembler 21

Darstellung von Instruktionen. Grundlagen der Rechnerarchitektur Assembler 21 Darstellung von Instruktionen Grundlagen der Rechnerarchitektur Assembler 21 Übersetzung aus Assembler in Maschinensprache Assembler Instruktion add $t0, $s1, $s2 0 17 18 8 0 32 6 Bit Opcode Maschinen

Mehr

Klausur Mikroprozessortechnik 29. März 2010

Klausur Mikroprozessortechnik 29. März 2010 Klausur Mikroprozessortechnik 29. März 2010 Name:... Vorname:... Matr.-Nr:... Studiengang:... Hinweise: Bitte füllen Sie vor dem Bearbeiten der Aufgaben das Deckblatt sorgfältig aus. Zur Klausur zugelassen

Mehr

28. März Name:. Vorname. Matr.-Nr:. Studiengang

28. März Name:. Vorname. Matr.-Nr:. Studiengang Klausur 28. März 2011 Name:. Vorname Matr.-Nr:. Studiengang Hinweise: Bitte füllen Sie vor dem Bearbeiten der Aufgaben das Deckblatt sorgfältig aus. Zur Klausur zugelassen sind ausschließlich Schreibutensilien,

Mehr

Mikroprozessortechnik

Mikroprozessortechnik Klaus Wüst Mikroprozessortechnik Grundlagen, Architekturen und Programmierung von Mikroprozessoren, MikroControllern und Signalprozessoren 2., aktualisierte und erweiterte Auflage Mit 190 Abbildungen und

Mehr

Mikroprozessortechnik

Mikroprozessortechnik Klaus Wüst Mikroprozessortechnik Grundlagen, Architekturen, Schaltungstechnik und Betrieb von Mikroprozessoren und Mikrocontrollern 3., aktualisierte und erweiterte Auflage Mit 195 Abbildungen und 44 Tabellen

Mehr

Mikroprozessortechnik

Mikroprozessortechnik Klaus Wüst Mikroprozessortechnik Grundlagen, Architekturen, Schaltungstechnik und Betrieb von Mikroprozessoren und MikroControllern 4., aktualisierte und erweiterte Auflage Mit 195 Abbildungen und 44 Tabellen

Mehr

Die Maschinenprogrammebene eines Rechners Jörg Roth 294

Die Maschinenprogrammebene eines Rechners Jörg Roth 294 Die Maschinenprogrammebene eines Rechners Jörg Roth 294 5.E Die SPIM-Umgebung SPIM ist ein Simulationswerkzeug für MIPS-Prozessoren Es enthält einen Assembler und eine Laufzeitumgebung Da das Wirtsystem

Mehr

1. Übersicht zu den Prozessorfamilien 2 2. Grundlagen der Rechnerorganisation 3

1. Übersicht zu den Prozessorfamilien 2 2. Grundlagen der Rechnerorganisation 3 1. Übersicht zu den Prozessorfamilien 2 2. Grundlagen der Rechnerorganisation 3 2.1. Aufbau eines Rechners in Ebenen 3 2.2. Die Ebene der elektronischen Bauelemente 5 2.3. Die Gatterebene 5 2.3.1 Einfache

Mehr

Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen

Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen Mikroprozessoren Grundlagen Aufbau, Blockschaltbild Grundlegende Datentypen AVR-Controller Anatomie Befehlssatz Assembler Speicherzugriff Adressierungsarten Kontrollstrukturen Stack Input / Output (I/O)

Mehr

Beispiel: A[300] = h + A[300]

Beispiel: A[300] = h + A[300] Beispiel: A[300] = h + A[300] $t1 sei Basisadresse von A und h in $s2 gespeichert. Assembler Code? Maschinen Code (der Einfachheit halber mit Dezimalzahlen)? op rs rt rd adr/shamt funct Instruktion Format

Mehr

Mikroprozessor als universeller digitaler Baustein

Mikroprozessor als universeller digitaler Baustein 2. Mikroprozessor 2.1 Allgemeines Mikroprozessor als universeller digitaler Baustein Die zunehmende Integrationsdichte von elektronischen Schaltkreisen führt zwangsläufige zur Entwicklung eines universellen

Mehr

Helmut Bähring. Mikrorechner Technik. Übungen und Lösungen. Mit 78 Abbildungen und CD-ROM. Springer

Helmut Bähring. Mikrorechner Technik. Übungen und Lösungen. Mit 78 Abbildungen und CD-ROM. Springer Helmut Bähring Mikrorechner Technik Übungen und Lösungen Mit 78 Abbildungen und CD-ROM Springer Inhaltsverzeichnis Vorwort : VII I. Übungen zu Band 1 1 1.1 Grundlagen 1 Aufgabe 1: Zu den Maßeinheiten Kilo,

Mehr

Mikroprozessortechnik. 03. April 2012

Mikroprozessortechnik. 03. April 2012 Klausur 03. April 2012 Name:. Vorname Matr.-Nr:. Studiengang Hinweise: Bitte füllen Sie vor dem Bearbeiten der Aufgaben das Deckblatt sorgfältig aus. Die Klausur besteht aus 6 doppelseitig bedruckten Blättern.

Mehr

Arbeitsfolien - Teil 4 CISC und RISC

Arbeitsfolien - Teil 4 CISC und RISC Vorlesung Informationstechnische Systeme zur Signal- und Wissensverarbeitung PD Dr.-Ing. Gerhard Staude Arbeitsfolien - Teil 4 CISC und RISC Institut für Informationstechnik Fakultät für Elektrotechnik

Mehr

Grundlagen der Rechnerarchitektur. MIPS Assembler

Grundlagen der Rechnerarchitektur. MIPS Assembler Grundlagen der Rechnerarchitektur MIPS Assembler Übersicht Arithmetik, Register und Speicherzugriff Darstellung von Instruktionen Logische Operationen Weitere Arithmetik Branches und Jumps Prozeduren 32

Mehr

Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen

Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen Mikroprozessoren Grundlagen Aufbau, Blockschaltbild Grundlegende Datentypen AVR-Controller Anatomie Befehlssatz Assembler Speicherzugriff Adressierungsarten Kontrollstrukturen Stack Input / Output (I/O)

Mehr

Technische Informatik 2

Technische Informatik 2 W. Schiffmann R. Schmitz Technische Informatik 2 Grundlagen der Computertechnik 3., überarbeitete Auflage mit 146 Abbildungen Ä} Springer Inhaltsverzeichnis 1. Komplexe Schaltwerke 1 1.1 Aufbau eines Schaltwerks

Mehr

Grundlagen der Informationsverarbeitung:

Grundlagen der Informationsverarbeitung: Grundlagen der Informationsverarbeitung: Parallelität auf Instruktionsebene Prof. Dr.-Ing. habil. Ulrike Lucke Durchgeführt von Prof. Dr. rer. nat. habil. Mario Schölzel Maximaler Raum für Titelbild (wenn

Mehr

Notwendigkeit für andere Instruktionsformate

Notwendigkeit für andere Instruktionsformate Notwendigkeit für andere Instruktionsformate add $t0, $s1, $s2 op rs rt rd shamt funct 6 Bit 5 Bit 5 Bit 5 Bit 5 Bit 6 Bit R Typ? lw $t0, 32($s3) I Typ Opcode 6 Bit Source 5 Bit Dest 5 Bit Konstante oder

Mehr

Inhaltsverzeichnis. Inhaltsverzeichnis 3

Inhaltsverzeichnis. Inhaltsverzeichnis 3 Inhaltsverzeichnis Inhaltsverzeichnis 3 1 Einführung 9 1.1 Die Ursprünge der Computertechnik... 10 1.2 Der erste Mikroprozessor... 15 1.3 Schaltungstechniken... 15 1.3.1 Transistor-to-Transistor-Logik...

Mehr

Lehrveranstaltung: PR Rechnerorganisation Blatt 8. Thomas Aichholzer

Lehrveranstaltung: PR Rechnerorganisation Blatt 8. Thomas Aichholzer Aufgabe 8.1 Ausnahmen (Exceptions) a. Erklären Sie den Begriff Exception. b. Welche Arten von Exceptions kennen Sie? Wie werden sie ausgelöst und welche Auswirkungen auf den ablaufenden Code ergeben sich

Mehr

Teil 2: Rechnerorganisation

Teil 2: Rechnerorganisation Teil 2: Rechnerorganisation Inhalt: Zahlendarstellungen Rechnerarithmetik schrittweiser Entwurf eines hypothetischen Prozessors mit Daten-, Adreß- und Kontrollpfad Speicherorganisation Mikroprogrammierung

Mehr

TECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl

Mehr

Neue Prozessor-Architekturen für Desktop-PC

Neue Prozessor-Architekturen für Desktop-PC Neue Prozessor-Architekturen für Desktop-PC Bernd Däne Technische Universität Ilmenau Fakultät I/A - Institut TTI Postfach 100565, D-98684 Ilmenau Tel. 0-3677-69-1433 bdaene@theoinf.tu-ilmenau.de http://www.theoinf.tu-ilmenau.de/ra1/

Mehr

Virtueller Speicher und Memory Management

Virtueller Speicher und Memory Management Virtueller Speicher und Memory Management Speicher-Paradigmen Programmierer ein großer Adressraum linear adressierbar Betriebssystem eine Menge laufender Tasks / Prozesse read-only Instruktionen read-write

Mehr

JR - RA - SS02 Kap

JR - RA - SS02 Kap 3.1 Elementare Datentypen, Operationen und ihre Realisierung (siehe 2.1) 3.2 Mikroprogrammierung 3.3 Einfache Implementierung von MIPS 3.4 Pipelining 3.5 Superskalare Befehlsausführung JR - RA - SS02 Kap.

Mehr

CPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse

CPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse Kapitel 11 Rechnerarchitektur 11.1 Der von-neumann-rechner Wir haben uns bisher mehr auf die logischen Bausteine konzentriert. Wir geben jetzt ein Rechnermodell an, das der physikalischen Wirklichkeit

Mehr

Zusammenfassung: Grundlagen der Informatik Zahlensysteme, b-adische Darstellung, Umrechnung Beispiel: Umrechnung von ( ) 10 ins Dualsystem

Zusammenfassung: Grundlagen der Informatik Zahlensysteme, b-adische Darstellung, Umrechnung Beispiel: Umrechnung von ( ) 10 ins Dualsystem Zusammenfassung: Grundlagen der Informatik - Seite von 6 Zusammenfassung: Grundlagen der Informatik Zahlensysteme, b-adische Darstellung, Umrechnung Beispiel: Umrechnung von (69.59375) 0 ins Dualsystem

Mehr

Rechnernetze und Organisation

Rechnernetze und Organisation Arithmetic Logic Unit ALU Professor Dr. Johannes Horst Wolkerstorfer Cerjak, 9.2.25 RNO VO4_alu Übersicht Motivation ALU Addition Subtraktion De Morgan Shift Multiplikation Gleitkommazahlen Professor Dr.

Mehr

Technische Informatik - Eine Einführung

Technische Informatik - Eine Einführung Martin-Luther-Universität Halle-Wittenberg Fachbereich Mathematik und Informatik Lehrstuhl für Technische Informatik Prof. P. Molitor Technische Informatik - Eine Einführung Rechnerarchitektur Aufgabe

Mehr

JR - RA - SS02 Kap

JR - RA - SS02 Kap 3.1 Elementare Datentypen, Operationen und ihre Realisierung (siehe 2.1) 3.2 Mikroprogrammierung 3.3 Einfache Implementierung von MIPS 3.4 Pipelining 3.5 Superskalare Befehlsausführung JR - RA - SS02 Kap.

Mehr

MikroController und Mikroprozessoren

MikroController und Mikroprozessoren Uwe Brinkschulte Theo Ungerer MikroController und Mikroprozessoren Mit 205 Abbildungen und 39 Tabellen Springer Inhaltsverzeichnis 1 Grundlagen 1 1.1 Mikroprozessoren, MikroController, Signalprozessoren

Mehr

Mikroprozessortechnik Grundlagen 1

Mikroprozessortechnik Grundlagen 1 Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega28 Progammierung in C - Vergleich C und C++ - Anatomie eines µc-programmes

Mehr

Die Mikroprogrammebene eines Rechners

Die Mikroprogrammebene eines Rechners Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.

Mehr

Technische Informatik 1

Technische Informatik 1 Technische Informatik 1 2 Instruktionssatz Lothar Thiele Computer Engineering and Networks Laboratory Instruktionsverarbeitung 2 2 Übersetzung Das Kapitel 2 der Vorlesung setzt sich mit der Maschinensprache

Mehr

24. Februar Name:. Vorname. Matr.-Nr:. Studiengang

24. Februar Name:. Vorname. Matr.-Nr:. Studiengang Klausur 24. Februar 2012 Name:. Vorname Matr.-Nr:. Studiengang Hinweise: Bitte füllen Sie vor dem Bearbeiten der Aufgaben das Deckblatt sorgfältig aus. Die Klausur besteht aus 6 doppelseitig bedruckten

Mehr

32 Bit Konstanten und Adressierung. Grundlagen der Rechnerarchitektur Assembler 78

32 Bit Konstanten und Adressierung. Grundlagen der Rechnerarchitektur Assembler 78 32 Bit Konstanten und Adressierung Grundlagen der Rechnerarchitektur Assembler 78 Immediate kann nur 16 Bit lang sein Erinnerung: Laden einer Konstante in ein Register addi $t0, $zero, 200 Als Maschinen

Mehr

MIPS-Programmierung in der WebSPIM-Umgebung (0.3)

MIPS-Programmierung in der WebSPIM-Umgebung (0.3) MIPS-Programmierung in der WebSPIM-Umgebung (0.3) C. Reichenbach, mailto:reichenbach@cs.uni-frankfurt.de 12. Mai 2013 1 Einführung WebSPIM ist ein Web-basierter MIPS32-Simulator, dessen MIPS-Funktionalität

Mehr

Johann Wolfgang Goethe-Universität

Johann Wolfgang Goethe-Universität Flynn sche Klassifikation SISD (single instruction, single data stream): IS IS CU PU DS MM Mono (Mikro-)prozessoren CU: Control Unit SM: Shared Memory PU: Processor Unit IS: Instruction Stream MM: Memory

Mehr

Stichwortverzeichnis. Matthias Sturm. Mikrocontrollertechnik. Am Beispiel der MSP430-Familie. ISBN (Buch):

Stichwortverzeichnis. Matthias Sturm. Mikrocontrollertechnik. Am Beispiel der MSP430-Familie. ISBN (Buch): Stichwortverzeichnis Matthias Sturm Mikrocontrollertechnik Am Beispiel der MSP430-Familie ISBN (Buch): 978-3-446-42231-5 ISBN (E-Book): 978-3-446-42964-2 Weitere Informationen oder Bestellungen unter http://www.hanser-fachbuch.de/978-3-446-42231-5

Mehr

Vorwort Teil 1: Grundlagen 1. 1 Einleitung Grundbegriffe Einheiten Geschichte Arten von Computern 8

Vorwort Teil 1: Grundlagen 1. 1 Einleitung Grundbegriffe Einheiten Geschichte Arten von Computern 8 Inhaltsverzeichnis Vorwort Teil 1: Grundlagen 1 1 Einleitung 3 1.1 Grundbegriffe 3 1.2 Einheiten 5 1.3 Geschichte 6 1.4 Arten von Computern 8 2 Allgemeiner Aufbau eines Computersystems 15 2.1 Blockdiagramm

Mehr

Teil Rechnerarchitekturen. Repetitorium. Corinna Schmitt

Teil Rechnerarchitekturen. Repetitorium. Corinna Schmitt Teil Rechnerarchitekturen Repetitorium Corinna Schmitt corinna.schmitt@unibas.ch Vorlesungsinhalt Rechnerarchitekturen M01: Architektur, ALU, Flip-Flop M02: Einführung in die Sprache C M03: 2er-Komplement,

Mehr

Kap 4. 4 Die Mikroprogrammebene eines Rechners

Kap 4. 4 Die Mikroprogrammebene eines Rechners 4 Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten (Befehl holen, Befehl dekodieren, Operanden holen etc.).

Mehr

H. Intel x86 CPU. Höhere Informatik. Systemprogrammierung: - Betriebssystemkonzepte, Ein- & Ausgabe

H. Intel x86 CPU. Höhere Informatik. Systemprogrammierung: - Betriebssystemkonzepte, Ein- & Ausgabe H. Intel x86 CPU Historische Entwicklung des x86 Registersatzes. Complex Instruction Set Computer (CISC), Deskriptoren & Adressierung, Cacheausstattung. Höhere Informatik Systemprogrammierung: - Betriebssystemkonzepte,

Mehr

Institut für Informatik Prof. Dr. D. Hogrefe Dipl.-Inf. R. Soltwisch, Dipl.-Inform. M. Ebner, Prof. Dr. D. Hogrefe Informatik II - SS 04.

Institut für Informatik Prof. Dr. D. Hogrefe Dipl.-Inf. R. Soltwisch, Dipl.-Inform. M. Ebner, Prof. Dr. D. Hogrefe Informatik II - SS 04. Kontrollstrukturen Informatik II SS 2004 Teil 4: Assembler Programmierung Sprünge (bedingte und unbedingte) If-then-else, Case Loop (n Durchläufe) While (Abbruchbedingung) Institut für Informatik Prof.

Mehr

x Inhaltsverzeichnis 2. von NEUMANN-Rechner Grundkonzept Interne und externe Busse Prozessorregister Stackpointer

x Inhaltsverzeichnis 2. von NEUMANN-Rechner Grundkonzept Interne und externe Busse Prozessorregister Stackpointer Inhaltsverzeichnis 1. Komplexe Schaltwerke 1 1.1 Zeitverhalten von Schaltwerken 2 1.1.1 Wirk- und Kippintervalle 3 1.1.2 Rückkopplungsbedingungen 6 1.2 Entwurf von Schaltwerken 9 1.3 Kooperierende Schaltwerke

Mehr

Allgemeine Lösung mittels Hazard Detection Unit

Allgemeine Lösung mittels Hazard Detection Unit Allgemeine Lösung mittels Hazard Detection Unit Bildquelle: David A. Patterson und John L. Hennessy, Computer Organization and Design, Fourth Edition, 2012 Grundlagen der Rechnerarchitektur Prozessor 83

Mehr

Rechnerarchitektur. Marián Vajteršic und Helmut A. Mayer

Rechnerarchitektur. Marián Vajteršic und Helmut A. Mayer Rechnerarchitektur Marián Vajteršic und Helmut A. Mayer Fachbereich Computerwissenschaften Universität Salzburg marian@cosy.sbg.ac.at und helmut@cosy.sbg.ac.at Tel.: 8044-6344 und 8044-6315 3. Mai 2017

Mehr

RO-Tutorien 15 und 16

RO-Tutorien 15 und 16 Tutorien zur Vorlesung Rechnerorganisation Tutorienwoche 11 am 06.07.2011 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft

Mehr

Implementierung: Direkt abgebildeter Cache

Implementierung: Direkt abgebildeter Cache Implementierung: Direkt abgebildeter Cache Direkt-abgebildeter Cache von 64 KB mit 16-Byte-Linien (Adress- und Wortlänge 32 Bit, Byteadressierung) Address (showing bit positions) 31 30 29 28..... 19 18

Mehr

Von-Neumann-Architektur

Von-Neumann-Architektur Von-Neumann-Architektur Bisher wichtig: Konstruktionsprinzip des Rechenwerkes und Leitwerkes. Neu: Größerer Arbeitsspeicher Ein- und Ausgabewerk (Peripherie) Rechenwerk (ALU) Steuerwerk (CU) Speicher...ppppp...dddddd..

Mehr

Zusammenhang Interrupt, Befehlszyklus, indirekte Adressierung und Mikroprogramm [Stallings, Kap. 15, S ]

Zusammenhang Interrupt, Befehlszyklus, indirekte Adressierung und Mikroprogramm [Stallings, Kap. 15, S ] 2.1.2 Behandlung von Unterbrechungen (Interrupts) Zusammenhang Interrupt, Befehlszyklus, indirekte Adressierung und Mikroprogramm [Stallings, Kap. 15, S. 582-585] t 1 : MAR (PC) t 2 : MBR Memory[MAR] PC

Mehr

2. Teilklausur Informatik II

2. Teilklausur Informatik II 1. Aufgabe (4 + 6 Punkte) Beweise: n (a) i = (b) i=0 n i 2 = i=0 n (n + 1) 2 n (n + 1) (2n + 1) 6 2. Aufgabe (10 Punkte) Seien a, b {0, 1} n. Wir definieren: a < lex b i {0,..., n 1} : a[n 1 : i + 1] =

Mehr

Teil VIII Von Neumann Rechner 1

Teil VIII Von Neumann Rechner 1 Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only

Mehr

Mikroprozessoren. Aufbau und Funktionsweise. Christian Richter. Ausgewählte Themen der Multimediakommunikation SS 2005

Mikroprozessoren. Aufbau und Funktionsweise. Christian Richter. Ausgewählte Themen der Multimediakommunikation SS 2005 Mikroprozessoren Aufbau und Funktionsweise Christian Richter Ausgewählte Themen der Multimediakommunikation SS 2005 Christian Richter (TU-Berlin) Mikroprozessoren AT MMK 2005 1 / 22 Gliederung Was ist

Mehr

Datenpfad einer einfachen MIPS CPU

Datenpfad einer einfachen MIPS CPU Datenpfad einer einfachen MIPS CPU Die Branch Instruktion beq Grundlagen der Rechnerarchitektur Prozessor 13 Betrachten nun Branch Instruktion beq Erinnerung, Branch Instruktionen beq ist vom I Typ Format:

Mehr

Tutorium Rechnerorganisation

Tutorium Rechnerorganisation Woche 3 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu

Mehr

Geräteentwurf mit Mikroprozessoren 1

Geräteentwurf mit Mikroprozessoren 1 Geräteentwurf mit Mikroprozessoren 1 Vorlesung am Institut für Elektronik der TU Graz Dipl.-Ing. Dr. Gerhard Stöckler SS 2003 Vorausgesetzte Kenntnisse: Grundlagen der Digitaltechnik Binäre Informationsdarstellung

Mehr

Technische Informatik 1 Übung 6 Pipelining (Rechenübung) Andreas Tretter 24./25. November 2016

Technische Informatik 1 Übung 6 Pipelining (Rechenübung) Andreas Tretter 24./25. November 2016 Technische Informatik 1 Übung 6 Pipelining (Rechenübung) Andreas Tretter 24./25. November 2016 Aufgabe 1: Taktrate / Latenz TI1 - Übung 6: Pipelining Einzeltakt-Architektur TI1 - Übung 6: Pipelining Pipelining-Architektur

Mehr

Technische Informatik 1 Übung 8 Instruktionsparallelität (Rechenübung) Andreas Tretter 8./9. Dezember Bitte immer eine Reihe freilassen

Technische Informatik 1 Übung 8 Instruktionsparallelität (Rechenübung) Andreas Tretter 8./9. Dezember Bitte immer eine Reihe freilassen Technische Informatik 1 Übung 8 Instruktionsparallelität (Rechenübung) Andreas Tretter 8./9. Dezember 2016 Bitte immer eine Reihe freilassen Ziele der Übung Verschiedene Arten von Instruktionsparallelität

Mehr

RO-Tutorien 17 und 18

RO-Tutorien 17 und 18 RO-Tutorien 17 und 18 Tutorien zur Vorlesung Rechnerorganisation Christian A. Mandery TUTORIENWOCHE 12 AM 19.07.2012 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der

Mehr

Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega128

Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega128 Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega128 Progammierung in C - Vergleich C und C++ - Anatomie eines µc-programmes

Mehr

Teil 2: Rechnerorganisation

Teil 2: Rechnerorganisation Teil 2: Rechnerorganisation Inhalt: Zahlendarstellungen Rechnerarithmetik schrittweiser Entwurf eines hypothetischen Prozessors mit Daten-, Adreß- und Kontrollpfad Speicherorganisation Mikroprogrammierung

Mehr

Mikrocontroller und Mikroprozessoren

Mikrocontroller und Mikroprozessoren Uwe Brinkschulte Theo Ungerer Mikrocontroller und Mikroprozessoren 3. Auflage 4y Springer Inhaltsverzeichnis Vorwort Vorwort zur 2. Auflage Vorwort zur 3. Auflage Inhaltsverzeichnis VII IX XI XIII 1 Grundlagen

Mehr

Teil 2: Rechnerorganisation

Teil 2: Rechnerorganisation Teil 2: Rechnerorganisation Inhalt: Zahlendarstellungen Rechnerarithmetik schrittweiser Entwurf eines hypothetischen Prozessors mit Daten-, Adreß- und Kontrollpfad Speicherorganisation Mikroprogrammierung

Mehr

Einführung in die Systemprogrammierung

Einführung in die Systemprogrammierung Einführung in die Systemprogrammierung Prof. Dr. Christoph Reichenbach Fachbereich 12 / Institut für Informatik 9. Juli 2015 Der MIPS-Prozessor MIPS R2000, von iamretro.gr Kurze Geschichte der MIPS-Architektur

Mehr

Teil 1: Prozessorstrukturen

Teil 1: Prozessorstrukturen Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium

Mehr

Teil 1: Prozessorstrukturen

Teil 1: Prozessorstrukturen Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium

Mehr

Instruktionssatz-Architektur

Instruktionssatz-Architektur Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Übersicht 1 Einleitung 2 Bestandteile der ISA 3 CISC / RISC Übersicht 1 Einleitung 2 Bestandteile

Mehr

Rechnerarchitektur (RA)

Rechnerarchitektur (RA) 2 Rechnerarchitektur (RA) Sommersemester 27 Pipelines Jian-Jia Chen Informatik 2 http://ls2-www.cs.tu.de/daes/ 27/5/3 Diese Folien enthalten Graphiken mit Nutzungseinschränkungen. Das Kopieren der Graphiken

Mehr

Rechnerarchitektur (RA)

Rechnerarchitektur (RA) 2 Rechnerarchitektur (RA) Sommersemester 26 Pipelines Jian-Jia Chen Informatik 2 http://ls2-www.cs.tu.de/daes/ 26/5/25 Diese Folien enthalten Graphiken mit Nutzungseinschränkungen. Das Kopieren der Graphiken

Mehr

1. Teilklausur zur Vorlesung Grundlagen der Rechnerarchitektur

1. Teilklausur zur Vorlesung Grundlagen der Rechnerarchitektur Universität Koblenz-Landau Montag, 6. Mai 2. Teilklausur zur Vorlesung Grundlagen der Rechnerarchitektur Sommersemester 2 Prof. Dr. Ch. Steigner Name Vorname Mat.-Nr. Studiengang Musterlösung Punkte :

Mehr

Beispiele von Branch Delay Slot Schedules

Beispiele von Branch Delay Slot Schedules Beispiele von Branch Delay Slot Schedules Bildquelle: David A. Patterson und John L. Hennessy, Computer Organization and Design, Fourth Edition, 2012 Grundlagen der Rechnerarchitektur Prozessor 97 Weniger

Mehr

2.2 Rechnerorganisation: Aufbau und Funktionsweise

2.2 Rechnerorganisation: Aufbau und Funktionsweise 2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise

Mehr

CPU. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011

CPU. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011 CPU Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011 CPU 1/62 2012-02-29 CPU Übersicht: Pipeline-Aufbau Pipeline- Hazards CPU

Mehr

Übungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 8 und Präsenzaufgaben Übung 9

Übungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 8 und Präsenzaufgaben Übung 9 Übungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 8 und Präsenzaufgaben Übung 9 Dominik Schoenwetter Erlangen, 30. Juni 2014 Lehrstuhl für Informatik 3 (Rechnerarchitektur)

Mehr

RISC: Reduced Instruction Set Computer. Technische Informatik I Wintersemester 14/15 1. J. Kaiser, IVS-EOS

RISC: Reduced Instruction Set Computer. Technische Informatik I Wintersemester 14/15 1. J. Kaiser, IVS-EOS RISC: Reduced Instruction Set Computer 1 The CMOS Generations: Speedup through Miniaturization 10-fache Leistungssteigerung 2 Was ist ein Reduced Instruction Set Computer (RISC*)? * Der Begriff RISC wurde

Mehr

Musterlösung zur Klausur

Musterlösung zur Klausur Koblenz am 25. Februar 25 Uhr c.t., Hörsaal MD 28 Studiengang Informatik/Computervisualistik Musterlösung zur Klausur TECHNISCHE INFORMATIK B Prof. Dr. Ch. Steigner Name: Vorname: Matrikel-Nr.: Vergessen

Mehr

Rechnergrundlagen SS 2007. 11. Vorlesung

Rechnergrundlagen SS 2007. 11. Vorlesung Rechnergrundlagen SS 2007 11. Vorlesung Inhalt Evaluation der Lehre (Auswertung) Synchroner/asynchroner Systembus Kontrollfluss/Datenfluss RISC vs. CISC Speicherhierarchie Cache Lesen Schreiben Überschreiben

Mehr

Inhaltsangabe. 2.1 DieCPU Der Speicher Die Busse Klassifikation der von-neumann-rechner... 37

Inhaltsangabe. 2.1 DieCPU Der Speicher Die Busse Klassifikation der von-neumann-rechner... 37 2 Rechnerarchitektur - Grundlegende Rechnerarchitektur - Bestandteile eines Rechners - Klassifikation von Rechnern Inhaltsangabe 2.1 DieCPU... 33 2.2 Der Speicher...... 35 2.3 Die Busse........ 37 2.4

Mehr

Inhaltsverzeichnis. Teil I Aufgaben 1

Inhaltsverzeichnis. Teil I Aufgaben 1 iii Teil I Aufgaben 1 1 Grundlagen der Elektrotechnik 3 Aufgabe 1: Punktladungen............................ 3 Aufgabe 2: Elektronenstrahlröhre........................ 3 Aufgabe 3: Kapazität eines Koaxialkabels...................

Mehr

Technische Informatik 1 Übung 7 Pipelining (Rechenübung) Balz Maag 22./23. November 2018

Technische Informatik 1 Übung 7 Pipelining (Rechenübung) Balz Maag 22./23. November 2018 Technische Informatik 1 Übung 7 Pipelining (Rechenübung) Balz Maag 22./23. November 2018 Aufgabe 1: Taktrate / Latenz Einzeltakt-Architektur Pipelining-Architektur Pipelining-Architektur 15 15 120 ps 15

Mehr

Aufbau eines Taschenrechners

Aufbau eines Taschenrechners siehe Skizze Aufbau einer Waage siehe Skizze Speichermöglichkeit Aufbau eines Taschenrechners Speichermöglichkeit Adressbus 65536 (2 16 ) (2 wegen der Zustände =aus und 1=an) => 65536 Möglichkeiten =>

Mehr

Struktur der CPU (1) Die Adress- und Datenpfad der CPU: Befehl holen. Vorlesung Rechnerarchitektur und Rechnertechnik SS Memory Adress Register

Struktur der CPU (1) Die Adress- und Datenpfad der CPU: Befehl holen. Vorlesung Rechnerarchitektur und Rechnertechnik SS Memory Adress Register Struktur der CPU (1) Die Adress- und Datenpfad der CPU: Prog. Counter Memory Adress Register Befehl holen Incrementer Main store Instruction register Op-code Address Memory Buffer Register CU Clock Control

Mehr

Name: Vorname: Matr.-Nr.: 4. a) RISC-Architekturen müssen zur Decodierung von Maschinenbefehlen stets ein mikroprogrammierbares Steuerwerk verwenden.

Name: Vorname: Matr.-Nr.: 4. a) RISC-Architekturen müssen zur Decodierung von Maschinenbefehlen stets ein mikroprogrammierbares Steuerwerk verwenden. Name: Vorname: Matr.-Nr.: 4 Aufgabe 1 (8 Punkte) Entscheiden Sie, welche der folgenden Aussagen zum Thema CISC/RISC-Prinzipien korrekt sind. a) RISC-Architekturen müssen zur Decodierung von Maschinenbefehlen

Mehr

Kap.2 Befehlsschnittstelle. Prozessoren, externe Sicht

Kap.2 Befehlsschnittstelle. Prozessoren, externe Sicht Kap.2 Befehlsschnittstelle Prozessoren, externe Sicht 2 Befehlsschnittstelle 2.1 elementare Datentypen, Operationen 2.2 logische Speicherorganisation 2.3 Maschinenbefehlssatz 2.4 Klassifikation von Befehlssätzen

Mehr

Rechnernetze und Organisation

Rechnernetze und Organisation Memory 1 Übersicht Motivation Speicherarten Register SRAM, DRAM Flash Speicherhierarchie Cache Virtueller Speicher 2 Motivation Speicher ist zentraler Bestandteil eines Computers neben Prozessor CPU Computer

Mehr

3. Grundlagen der Rechnerarchitektur. Praktische Informatik 2. Wolfgang Effelsberg

3. Grundlagen der Rechnerarchitektur. Praktische Informatik 2. Wolfgang Effelsberg 3.1 Architektur des von-neumann-rechners 3.2 Maschinentypen: Einadressmaschine, Zweiadressmaschine 3.3 Befehlsformate und Adressierungstechniken 3.4 Beispiele: Die Prozessoren Texas Instruments MSP 430

Mehr