10. Rechnerarchitektur und Assemblerprogrammierung

Transkript

1 10 Rechnerarchitektur und Assemblerprogrammierung Inhalt: Schichtenmodell Konvertierung zwischen Schichten Neue Funktionen in Hardware oder Software? Rechnerarchitektur Assemblersprache und Einbindung in C Informatik I, Sommersem Schichtenmodell Strukturierung des Rechensystems (Hardware und Software) in mehrere aufeinander liegende Schichten Höhere Schichten benutzen darunter liegende über Schnittstellen Nur die Schnittstellen sind nach oben sichtbar, die Implementierung der zugehörigen Schicht bleibt verborgen ( information hiding ) Schichten können ausgetauscht werden (unter Beibehaltung ihrer Schnittstelle), ohne dass die darüber liegenden Schichten geändert werden müssen Beispiel: Verschiedene Sprachschichten High-level language level (C): A = B + C; Assembly language level (MC68020): MOVEW B, D1 ADDW C, D1 MOVEW D1, A 2

2 Beispiel Machine language level (MC68020) (in bits): 1000: MOVEW (0x2002)W,D : ADDW (0x2004)W,D : MOVEW D1,(0x2000)W : A 2002: B 2004: C 3 Beispiel Die C-Anweisung summe = a + b + c + d; ist für einen Assembler zu kompliziert und muss daher in mehrere einzelne Anweisungen aufgeteilt werden Ein Prozessor kann immer nur zwei Zahlen addieren und das Ergebnis in einer der beiden verwendeten "Variablen" (Akkumulatorregister) speichern Das Programm oben entspricht daher eher einem Assemblerprogramm: summe = a; summe = summe + b; summe = summe + c; summe = summe + d; das würde beim x86 so aussehen: mov eax,[a] add eax,[b] add eax,[c] add eax,[d] 4

3 Schichtenmodell Schnittstelle zu Level 2 entspricht Rechnerarchitektur Schicht Level 1 wird im Allgemeinen zur Hardware gerechnet, obwohl sie auch Mikroprogramme (Firmware) enthalten kann Heute aber meist fest verdrahtete Ablaufsteuerungen (Hardware) Einzelne Schichten sind intern selbst wieder in Schichten unterteilt Systementwurf muss auch Wechselwirkung zwischen Schichten berücksichtigen 5 Konvertierung zwischen Schichten (1) - Compilierung von Programm P high auf P low (Sprache L high auf L low ) (Beispiel: C-Compiler) Source program Compiler Object program Object program P high (L high ) P low (L low ) Hardware Hardware Execution Execution In Visual-Studio wird ein Programm durch Erstellen übersetzt, dh es wird die Compilierung vorgenommen 6

4 Konvertierung zwischen Schichten (2) Interpretation von L high auf L low (Beispiele: Mikroprogramme, Basic- Interpreter) Source program L high Interpreter Machine instructions P high (L high ) L low Hardware Execution Eine umgekehrte Konvertierung von einer tieferen auf eine höhere Schicht ist im Allgemeinen nicht mehr möglich, da Semantik verloren geht ( semantic gap ) 7 Konvertierung zwischen Schichten (3) Level3: Hybride Schicht: Einige Befehle von Level3 (z B ADD) sind identisch mit Level 2 Dazu kommen Betriebssystemaufrufe (system calls) wie open(), write(),gettimeofday() etc, die von L3 interpretiert werden Level2: Die Mikroarchitekur auf Level1 interpretiert die Maschinensprache (per Mikroprogramm oder festverdrahtet) Level1: Die Mikro-Operationen bzw Steuerungen des Leitwerks werden durch die digitalen Schaltkreise aus Schicht Level0 interpretiert ( Hardware-Interpreter ) 8

5 Konvertierung zwischen Schichten (4) Level 5 Level 4 Level 3 Level 2 Level 1 Level 0 Problem-oriented language Translation (compiler) Assembly language Translation (assembler) Operating system machine Partial interpretation (operating system) Instruction set architecture Interpretation (microprogram) or direct execution Microarchitecture Interpretation (Hardware) Digital logic Schichtenmodell kann auch als eine Hierarchie immer abstrakter virtueller Maschinen aufgefasst werden Level5: Eine höhere Programmiersprache wird durch Compilation oder Interpretation auf die Schnittstelle zu Level4 konvertiert Level5 stellt eine virtuelle Maschine dar Level4 stellt eine virtuelle Maschine dar, die dem Benutzer als Schnittstelle Assemblerbefehle plus Systemaufrufe anbietet Level4: Assembler auf Schicht Level4 übersetzt ein Assemblerprogramm in die erweiterte Maschinensprache (inkl Systemaufrufe) Einfache Form von Compilation 9 Implementierung neuer Schichten Beispiel: Spracherweiterung durch Prozeduren in C Hybride Schicht: Schnittstellen der alten Schicht bleiben weiter sichtbar Modulkonzept (Funktionen und Bibliotheken) erlaubt Einführung einer echten Schicht (tiefere Schnittstellen werden in Implementierung verborgen) 10

6 Funktionen in Hardware oder Software? 11 Funktionen in Hardware oder Software? Hardware (Entwicklung eines Mikroprozessors): schnell, aber unflexibel, teurer Software: leicht änderbar, langsamer, billiger Beispiel: Implementierung eines neuen Datentyps mit zugehörigen Operationen als Speicherstruktur mit Funktionen (Softwarebibilothek) als Datentyp der Programmiersprache (Übersetzer) als Maschinendatentyp (Hardware) 12

7 Funktionen in Hardware oder Software? Vergleich: Realisierungsvarianten von Funktionen y[ i] w1 x[ i] w2 x[ i 1] w3 x[ i 2] w4 x[ i 3] Software: Befehlsfolge auf universal- Prozessor (links) Register x1 bis x3 werden nach x2 bis x4 umkopiert Adressrechnung für x[i] Register x1 (x[i]) wird aus Speicher geladen Multiplikationen und Additionen Adressrechnung für y[i] Speichern von y[i] Zugehörige Strukturen und Datenpfad rechts dargestellt 13 Funktionen in Hardware oder Software? y[ i] w1 x[ i] w 2 x[ i 1] w3 x[ i 2] w 4 x[ i 3] Hardware: Funktionsspezifische Realisierung zb durch FPGA 14

8 Rechnerarchitektur Rechnerarchitektur (RA) nach Amdahl/Blaauw/Brooks, 1964 (Architekten des IBM System/360): The term architecture is used here to describe the attributes of a system as seen by the programmer, i e the conceptual structure and functional behavior, as distinct from the organization and data flow and control, the logical design and physical implementation Architektur: Implementierung: Realisierung: Äußeres funktionelles Erscheinungsbild des Rechners, wie es der unmittelbare Benutzer (Maschinenprogrammierer) sieht Logische Struktur (Organisation), mehrere Implementierungen der gleichen Architektur möglich Konkrete Version einer Implementierung in Hardware und evtl Firmware (mehrere Realisierungen einer Implementierung möglich) 15 Rechnerarchitektur Als Rechnerarchitektur verstanden: Äußeres funktionelles Erscheinungsbild Anzahl der Prozessorregister, Registerbreite (32 oder 64 Bit) und Einschränkungen für deren Benutzung Liste der Befehle eines Prozessors Adressierungsarten, dh Art wie Daten von Befehlen adressiert werden können 16

9 Rechnerarchitektur Als Rechnerorganisation verstanden, zt auch als Rechnerarchitektur: Implementierung Art und Anordnung von Hardwarebausteinen, die Funktionen der äußeren Sicht realisieren Beispiel: Implementierung eines einfachen Prozessors: 17 Rechnerarchitektur Nicht zu Rechnerarchitektur gezählt: Konkrete Version einer Implementierung Taktfrequenz eines Prozessors Strukturbreite der Halbleiterstrukturen (Beispiel: CellBE PS3 mit 65nm und CellBE in PS3Slim mit 45nm) Cache-Größe 18

10 Beispiel für Rechnerarchitektur (1) Feldrechnerarchitektur zur datenparallelen Befehlsverarbeitung (zb SIMD Befehlssatzerweiterungen, oder GPUs) Leitwerk u skalare Befehle PE 1 ADD MUL p Rechenwerke (PEs) PE 2 PE p-1 PE p Kontrolleinheit Programmspeicher Privatspeicher Verbindungsnetzwerk 19 Beispiel für Rechnerarchitektur (2) Prozessorpipeline zur schnellen Befehlsverarbeitung S4 ALU Befehlspipeline ALU S1 S2 S3 S6 Instruction fetch unit Instruction decode unit Oberand fetch unit LOAD Write back unit Phasenpipeline STORE Floating point 20

11 Beschleunigung des Speicherzugriffs (1) Von-Neumann-Architektur (gemeinsamer Befehls- und Datenspeicher) Instruction and Data memory Universell, aber Flaschenhals Harvard-Architektur (getrennter Befehls- und Datenspeicher) Instruction memory Data memory CPU VT: Befehle und Daten können gleichzeitig geholt werden NT: Speicher weniger flexibel nutzbar Speicherverschränkung (Memory Interleaving) Einteilung des Speichers in mehrere Module, aus denen gleichzeitig gelesen bzw geschrieben werden kann Verschränkung der unteren Adressbits erlaubt gleichzeitigen Zugriff auf konsekutive Elemente in Modulen 0, 1, 2 m Beschleunigung des Speicherzugriffs (2) Blockschaltbild eines verschränkten Speichers: n - m Address in module m Module Decoder 0 2 m -1 Module 2 m -1 Module 1 Module 0 Interleaving-Faktor: 2 m 22

12 Module 0 Module 2 m - 1 n - m high-order bits 2 m OUT Beschleunigung des Speicherzugriffs (3) Zeitdiagramm Data buffer Data buffer Multiplexer n m - m low high-order Bits bits Access 1 Access 2 Access 1 Access 2 M 0 M 1 M 2 m 1 0 Transfer data of access 1 M Single-word bus Bei entsprechend schnellem Bus und Zugriff auf konsekutive Speicherzellen (z B Vektoren) erscheint der Speicher um den Interleaving-Faktor schneller Typische Interleaving- Faktoren: 4 64 Interleaving oft kombiniert mit dem Blockzugriff von Cache-Speichern Time 0 t 2t 23 Cache-Speicher (1) Lokalitätsprinzip: Lokalität ist der Umstand, dass die innerhalb eines kurzen Zeitintervalls eintretenden Speicherreferenzen die Tendenz aufweisen, sich nur auf einen kleinen Teil des gesamten Speicherraums zu beziehen (10/90) Regel: zu 90% der Programmlaufzeit wird auf 10% des Speicherbereichs eines Prozesses zugegriffen Cache: ein schneller Zwischenspeicher zwischen CPU und Hauptspeicher; um ein Vielfaches schneller als Hauptspeicher durch engere Anbindung an Verarbeitungseinheiten und durch bessere Technologie wesentlich kleiner als Hauptspeicher 24

13 Cache-Speicher (1) Prinzip (Cache für physikalische Adressen): Platzierung des Caches im Speicherpfad Treffer (Cache Hit): Auslesen bzw Einschreiben der Daten kein Treffer (Miss): Nachladen aus Hauptspeicher 25 Meist Einteilung in Blöcke (Linien) à mehreren Worten (Cache Lines), d h Aufteilung der Adressen in Linienadresse (Tag) und Adresse innerhalb der Linie Adresse:: MSB Cache-Speicher (2) Tag Bereich für Platzierung bzgl Cache-Teilbereiche Adresse innerh Linie LSB Reale Linienadresse (Requested Tag) wird mittels assoziativem Speicher mit Tags der Linien im Cache verglichen Tag 0 Tag memory Requested tag Tag 1 Line 0 Line 1 Data memory Tag N Line N Miss Data 26

14 Cache-Speicher (3) Aufgrund der Lokalität (räumlich und zeitlich) von Programmen sehr hohe Trefferraten (95-98 %) Oft Kombination mit verschränktem Speicher (stets Transfer ganzer Blöcke) Heute meist ausgefeilte Cache-Hierarchien, zum Beispiel: Level 1-Cache (on chip): Level 2-Cache (extern o on chip): (64128 KByte) (512 KByte8 MByte) Level 1-Caches oft in Daten- und Befehlscaches getrennt (Split-Caches, Harvard-Architektur) Teilweise auch Level 3-Caches Caches konnten im physikalischen Adressraum (hinter der MMU) oder im logischen Adressraum (vor der MMU) angeordnet sein 27 Ablauf eines Speicherzugriffs Real address Search cache tag memory Cache hit NO YES Update line status Get line from cache Send real address to main memory Select cache entry for replacement Receive line Select requested bytes Store line in cache Output to CPU 28

15 Platzierungsstrategien Wo im Cache ist welcher Teil der Hauptspeicherdaten (Cache Linie) unterzubringen? Ort ist nicht fest vorgegeben, da die Hauptspeicherdaten zusammen mit ihrer Adresse im Cache abgelegt werden Voll-assoziativer Cache Dennoch ist Ortsvorgabe/ bzw Einschränkung der möglichen Orte sinnvoll: Direkt abgebildeter Cache Mengenassoziativer Cache 29 Voll-assoziativer Cache (fully associative) Platzierungsstrategien (Placement Policies) (Beispiel: 1 MByte Hauptspeicher, 16 KByte Cache) Tag Cache Data Line 0 Line 1 Line 1023 Main memory Line 0 Line 1 Line Line Jede Cache-Linie kann jede beliebige Linie aus dem Hauptspeicher aufnehmen Da Reihenfolge der Linien im Cache beliebig, ist ein Assoziativspeicher für die Tags erforderlich Hohe Trefferrate, aber hoher Aufwand: entweder zusätzlicher Zeitbedarf durch assoziative Suche oder hohe Anzahl von Komparatoren 30

16 Direkt abgebildeter Cache (direct mapped) Tag Cache Data Line 0 Line 1 Line 1022 Line 1023 Main memory Line 0 Line 1 Line 2 Line 1023 Line 1024 Line 1025 Line Line Line Line Jeder Cache-Eintrag i kann nur Linien mit Adressen A aufnehmen, für die gilt A mod M = i ; (Restklassen-Einteilung) M: Anzahl Linien pro Cache Kein assoziativer Speicher erforderlich: Mittels Adressteil Line wird der zugehörige Eintrag im Cache direkt ausgewählt Stimmt Tag überein, so liegt ein Treffer (Hit) vor Vorteile: Leicht implementierbar Aufwandsarmer Zugriff, da keine assoziative Suche erforderlich ist Nachteil: Geringe Trefferraten wenn Speicherzellen aus gleicher Restklasse benötigt werden 31 Mengen-assoziativer Cache (set-associative) Cache Main memory Set 255 Set 0 Tag Data Line 0 Line 1 Line 2 Line 3 Line 4 Line 1022 Line 1022 Line 1022 Line 1023 Line 0 Line 255 Line 256 Line Line Cache wird in S Mengen eingeteilt Wie bei direkter Abbildung Zuordnung der Adressen A mit A mod S = i zu Menge i Da L = M/S Linien pro Menge vorhanden, assoziative Suche mittels Tag, ob gewünschte Linie im Cache liegt Spezialfälle: S = 1: voll-assoziativer Cache L = 1: direkt abgebildeter Cache M: Anzahl Linien pro Cache A: Adresse Line Guter Kompromiss, in der Praxis häufig eingesetzt 32

17 Cache Ersetzungsstrategien Ersetzungsstrategien (Replacement Policies) Bei (voll-/mengen-)assoziativen Caches muss entschieden werden, welche Cache-Linie beim Einlagern einer neuen Linie ausgelagert wird: Häufigste Strategien: - Random: Auszulagernde Linie wird zufällig ausgewählt - LRU (Least Recently Used): Diejenige Linie wird ausgelagert, die am längsten nicht referenziert worden ist LRU ist schwieriger zu implementieren (zusätzlicher Zähler je Cache Linie) In einer Studie wurde festgestellt Dass bei einem 2-fach assoziativen Cache die Hit Rate nur 11 mal höher ist als für Random Für große Caches und damit kleine Miss Rate ist der Unterschied nur noch gering 33 Cache Rückspeicherstrategien Behandlung von Schreibzugriffen: Write-Through: Rückspeichern bei jedem Schreiben auf den Cache (Konsistenz bleibt erhalten!) Write-Back (Copy Back):Rückspeichern nur bei Ersetzen einer Cache-Linie (zeitweise Inkonsistenz zwischen Cache und Hauptspeicher) Vorteile von Write-Back: - Prozessor kann mit Cache-Rate schreiben (bei Write Hit), nicht nur mit Hauptspeicher-Rate - Mehrfaches Schreiben in die gleiche Linie erfordert nur einmal das Rückschreiben in den Hauptspeicher - Beim Rückspeichern der Linie kann von Techniken zur Erhöhung der Speicherbandbreite wie zb Speicherverschränkung gemacht werden 34

18 Cache Rückspeicherstrategien Vorteile von Write-Through: - Write-Through ist einfacher zu implementieren Zur Erhöhung der Geschwindigkeit kann ein Write Buffer eingesetzt werden, d h das langsame Speichern in den Hauptspeicher wird von einem Puffer aus abgewickelt, während der Prozessor nach einem Write Hit bereits weiterläuft - Konsistenz mit Hauptspeicher ist vorteilhaft, wenn auch andere Einheiten (z B I/O-Einheiten, andere Prozessoren) auf den Hauptspeicher zugreifen Multiprozessoren und Cache-Konsistenz/Kohärenz 35