Hardwarepraktikum WS 1997/98. Versuch 4. Sequentielle Systeme I

Save this PDF as:
 WORD  PNG  TXT  JPG

Größe: px
Ab Seite anzeigen:

Download "Hardwarepraktikum WS 1997/98. Versuch 4. Sequentielle Systeme I"

Transkript

1 Hardwarepraktikum W 997/98 hemnitz, Hardwarepraktikum W 997/98 Versuch 4 equentielle ysteme I Jan Horbach, 758 hris Hübsch, 7543 Lars Jordan, 7560 eite

2 Hardwarepraktikum W 997/98 hemnitz, Aufgabe Untersuchen ie theoretisch und praktisch die Wirkungsweise des nachfolgend dargestellten taktzustandsgesteuerten -FF! Vergleichen ie das Verhalten der beiden Varianten! Anm.: ie Negatoren und der AN-O-Inverter sollen die gleiche Verzögerungszeit von 2 ns besitzen. Variante : N Variante 2: 2 N NN 2 Vorbetrachtung: Zur theoretischen Untersuchung dieser beiden chaltungsvarianten eignet sich am besten eine Beschreibung und imulation in VHL. ie VHL-Beschreibung kann wie folgt realisiert werden: entity vnot is generic (tverz : time := 2 ns); port (x : in bit; z : out bit); end vnot; architecture verh of vnot is z <= not x after tverz; end verh; entity vandnor is generic (tverz : time := 2 ns); port (x,x2,y,y2 : in bit; z : out bit); end vandnor; eite 2

3 Hardwarepraktikum W 997/98 hemnitz, architecture verh of vandnor is signal a,a2 : bit; a <= x and x2; a2 <= y and y2; z <= a nor a2 after tverz; end verh; entity schaltung is port (c,d : in bit; f,fn : out bit); end schaltung; architecture variante of schaltung is component vnot generic (tverz : time := 2 ns); port (x : in bit; z : out bit); component vandnor generic (tverz : time := 2 ns); port (x,x2,y,y2 : in bit; z : out bit); for all: vnot use entity work.vnot (verh); for all: vandnor use entity work.vandnor (verh); signal cn,q,qn : bit; n: vnot port map (c,cn); an: vandnor port map (c,d,cn,q,qn); n3: vnot port map (qn,q); f <= q; fn <= qn; end variante; architecture variante2 of schaltung is component vnot generic (tverz : time := 2 ns); port (x : in bit; z : out bit); component vandnor generic (tverz : time := 2 ns); port (x,x2,y,y2 : in bit; z : out bit); for all: vnot use entity work.vnot (verh); for all: vandnor use entity work.vandnor (verh); signal cn, cnn, s, s2, q2, q2n : bit; n: vnot port map (c,cn); n2: vnot port map (cn,cnn); an: vandnor port map (cnn,d,cn,q2,q2n); n3: vnot port map (q2n,q2); f <= q2; fn <= q2n; end variante2; entity test is end test; architecture test of test is component schaltung port (c,d : in bit; f,fn : out bit); for v: schaltung use entity work.schaltung (variante); for v2: schaltung use entity work.schaltung (variante2); signal c,d,q,qn,q2,q2n : bit; v: schaltung port map (c,d,q,qn); v2: schaltung port map (c,d,q2,q2n); end test; eite 3

4 Hardwarepraktikum W 997/98 hemnitz, abei erhielten wir folgende ignalverläufe: ns c d q qn q2 q2n Bedeutung Anfangszustand vor imulationsn : : : : : : : : : : : : : : : : : : : : : Beide Varianten schwingen. ieser Fall dürfte allerdings im Experiment nicht eintreten, da hier ein Zustand vorliegt, in dem der Wert am Ausgang gleich dem am negierten Ausgang ist. In Wirklichkeit übernimmt der Ausgang nach 2 ns den negierten Wert des negierten Ausgangs, so daß dort unterschiedliche Belegungen herrschen. Hier stellt sich nach einer Einschwingzeit von 2 bzw. 8 ns ein stabiler Wert an den Ausgängen ein. Variante schwingt. ieser Fall müßte im Experiment nachzuweisen sein, da hier eine gültige Ausgangsbelegung herrscht, und das eine Flip-Flop trotzdem schwingt. as liegt daran, daß wegen periodisch schwingt, und diese Pegel nach 2 ns negiert übernimmt, aber nach dieser Zeit bereits wieder umgeschalten hat, da es vom alten Zustand von beeinflußt wurde (siehe auch unten). Variante schwingt weiter, während Variante 2 immer noch stabil bleibt. Nach einer Einschwingzeit von 4 bzw. 6 ns gehen beide Varianten in einen stabilen Zustand über. Hier beträgt die Einschwingzeit bei beiden 4 ns, und wieder stellt sich ein stabiler Zustand ein. Nach 4 ns sind beide Varianten wieder in einem stabilen Zustand......der in diesen beiden Fällen auch erhalten bleibt. en Fall, in dem Variante schwingt, kann man auch theoretisch herleiten. Man geht dabei davon aus, daß, wenn überhaupt ein solcher Fall möglich ist, eine Art Transportbedingung erfüllt sein muß, d.h. eine Pegeländerung an muß beeinflussen und umgekehrt. In unserem Fall bedeutet das, daß N= (=0) sein muß, damit eine Änderung an überhaupt durch das obere AN weitergeleitet werden kann. Weiterhin darf das untere AN nicht ständig liefern, damit das NO dahinter nicht ständig 0 liefert. as ist aber durch =0 bereits erfüllt. Untersucht man nun diesen Fall, erkennt man: eite 4

5 Hardwarepraktikum W 997/98 hemnitz, t N ie Verzögerung bei führt N dazu, daß zum erstenmal schwingt, was einen chwingvorgang bei auslöst, was wiederum beeinflußt. Bei Variante 2 kann das nicht passieren, wie man leicht aus folgendem iagramm sieht: t N NN 2 2 ie zusätzliche Verzögerung bei NN bewirkt, daß der Anfangszeitpunkt zum Beginn der chwingung verpaßt wird, so daß solch eine chwingung gar nicht erst auftreten kann. urchführung Bei der praktischen urchführung ergaben sich genau die erwarteten Ergebnisse. en chwingungsfall erreichten wir mit folgendem Versuchsaufbau: Variante : Kabellänge in cm N eite 5

6 Hardwarepraktikum W 997/98 hemnitz, Aufgabe 2 Vergleichen ie theoretisch und praktisch ein als JK-FF beschaltetes taktflankengesteuertes -FF mit einem JK-M-FF. Als -FF soll eine Hälfte des TTL-chaltkreises N7474, als JK- M-FF ein TTL-chaltkreis N7472 zum Einsatz kommen. ie Flip-Flops seien durch die nachfolgend dargestellten Ersatzschaltungen beschrieben. Aufgabe 2. Gegenstand der Aufgabe 2 sind 2 Flip-Flops, ein als JK- beschaltetes taktpegelgesteuertes - FF (N7474) und ein JK-M-Flip-Flop (N7472). Im ersten Teil der Aufgabe sind bei beiden die Funktionen etzen, ücksetzen, peichern sowie Toggeln anzulegen, wobei bei dem JK-M-FF eine Änderung der aten nur erfolgen soll, wenn der Master gesperrt ist. Vorüberlegung Um ein taktpegelgesteuertes -FF so zu beschalten, daß es wie ein JK-FF reagiert, ist es notwendig, erst einmal die chalttabelle des JK-FF zu untersuchen. J t K t t t t Aus dieser Tabelle ergibt sich folgende chaltfunktion: + = J K J K JK t t t t t t t t t abei ist zu beachten, daß der Wert von t + beim Toggeln auch von t abhängt. Aus dieser chaltfunktion ergibt sich folgende kombinatorische chaltung (Adapter), die vor das -FF zu setzen ist: J K eite 6

7 Hardwarepraktikum W 997/98 hemnitz, eite 7 urchführung Für den theoretischen Vergleich der beiden Flip-Flops wurden in VHL folgende chaltungen beschrieben: N7474 J K N7472

8 Hardwarepraktikum W 997/98 hemnitz, J K J K Adapter N7474 J N K 2 er Negator vor dem N7472 ist dafür da, daß beide Flip-Flops mit der gleichen Flanke schalten. Nun wurden an die ateneingänge die geforderten Belegungen angelegt. Als Ergebnis kann gesagt werden, daß beide Flip-Flops gleich reagieren. er praktische Versuch hat das theoretische Ergebnis bestätigt. J K t+ t+ 2 t+ 2 t+ 0 0 t+ t+ 2 t+ 2 t t+ t+ 2 t+ 2 t+ eite 8

9 Hardwarepraktikum W 997/98 hemnitz, Aufgabe 2.2 urchführung Im zweiten Teil ist an beide Flip-Flops eine Testfolge anzulegen. azu ist eine geringfügige Änderung an der Verleichsschaltung notwendig. ie ignale J, K und werden zu internen ignalen und es kommen noch zwei ignale intern hinzu: und. An diese ignale wird nun folgende Testfolge angelegt: K 0 J 0 t ie imulation mit VHL lieferte folgendes Ergebnis: t K J Es ist zu beobachten, daß sich die beiden Flip-Flops unterschiedlich verhalten. Bei dem als JK-beschalteten -FF tritt keine Änderung an den Ausgängen ( und ) auf, da der Takt dort auf 0 liegt. Bei dem JK-M-FF verhält es sich etwas anders. urch den vorgeschalteten eite 9

10 Hardwarepraktikum W 997/98 hemnitz, Negator wird der Master bei =0 aktiv. adurch wird die Änderung an J wirksam (der Master wird gesetzt). as anschließende auf 0 etzen von J bewirkt, daß der Master den vorherigen Zustand speichert (K ist die ganze Zeit auf 0). Beim Wechsel des Pegels von auf wird der Master inaktiv und das intern gespeicherte Ergebnis wird von lave auf die Ausgänge 2 und 2 durch geschaltet. ieses Ergebnis unterscheidet sich natürlich von den Werten, die an dem -FF anliegen. entity gnand3 is generic (tverz:time:=0 ns); port (x, x2, x3: in bit; end gnand3; architecture dfluss of gnand3 is y <= not (x and x2 and x3) after tverz; entity gnand2 is generic (tverz:time:=0 ns); port (x, x2: in bit; end gnand2; architecture dfluss of gnand2 is y <= not (x and x2) after tverz; entity gnot is generic (tverz:time:=0 ns); port (x: in bit; end gnot; architecture dfluss of gnot is y <= not x after tverz; dies ist das -FF entity N7474 is port (q,,, q: in bit;, q: out bit); end N7474; architecture struct of N7474 is component gnand3 generic (tverz:time); port (x, x2, x3: in bit; for all: gnand3 use entity work.gnand3(dfluss); signal s, s2, s3, s4, s5, s6:bit; eite 0

11 Hardwarepraktikum W 997/98 hemnitz, u: gnand3 generic map ( 9 ns) port map(s2, q, s4, s); u2: gnand3 generic map ( ns) port map(, q, s5, s4); u3: gnand3 generic map ( 9 ns) port map(q, s,, s2); u4: gnand3 generic map ( ns) port map(s2, s4,, s5); u5: gnand3 generic map ( 9 ns) port map(q, s2, s6, s3); u6: gnand3 generic map ( ns) port map(s3, s5, q, s6); <= s3; q <= s6; dies ist das JK-M-FF entity N7472 is port (q, J,, K, q: in bit;, q: out bit); end N7472; architecture struct of N7472 is component gnand3 generic (tverz:time); port (x, x2, x3: in bit; component gnand2 generic (tverz:time); port (x, x2: in bit; component gnot generic (tverz:time); port (x: in bit; for all: gnand3 use entity work.gnand3(dfluss); for all: gnand2 use entity work.gnand2(dfluss); for all: gnot use entity work.gnot(dfluss); signal s, s2, s3, s4, s5, s6, s7, s8, cq :bit; u: gnand3 generic map (0 ns) port map(s8, J,, s); u2: gnand3 generic map (0 ns) port map(, K, s4, s5); u3: gnand3 generic map ( ns) port map(q, s, s6, s2); u4: gnand3 generic map ( 9 ns) port map(s2, s5, q, s6); u5: gnand2 generic map (0 ns) port map(s2, q, s3); u6: gnand2 generic map (0 ns) port map(q, s6, s7); u7: gnand3 generic map ( ns) port map(q, s3, s8, s4); u8: gnand3 generic map ( 9 ns) port map(s4, s7, q, s8); u9: gnot generic map (0 ns) port map(, cq); <= s4; q <= s8; der Adapter vor dem -FF entity adapter is port (, J, K, q: in bit; : out bit); end adapter; eite

12 Hardwarepraktikum W 997/98 hemnitz, architecture struct of adapter is component gnand2 generic (tverz:time); port (x, x2: in bit; component gnot generic (tverz:time); port (x: in bit; for all: gnand2 use entity work.gnand2(dfluss); for all: gnot use entity work.gnot(dfluss); signal s, s2, s3: bit; u: gnand2 generic map (0 ns) port map (q, J, s); u2: gnand2 generic map (0 ns) port map (s, s3, ); u3: gnot generic map (0 ns) port map (K, s2); u4: gnand2 generic map (0 ns) port map (s2,, s3); entity compare is port (J, K, : in bit;, q, 2, q2: out bit); end compare; architecture struct of compare is component N7472 port (q, J,, K, q: in bit;, q: out bit); component adapter port (, J, K, q: in bit; : out bit); component N7474 port (q,,, q: in bit;, q: out bit); signal s, s2, s3, s4: bit; signal one:bit:=''; process (c) s4 <= not ; end process; u_sn7472 : N7472 port map(one, J, s4, K, one, 2, q2); u_adapter: adapter port map(s2, J, K, s3, s); u_sn7474 : N7474 port map(one, s,, one, s2, s3); <= s2; q <= s3; entity compare2 is port (, q, 2, q2: out bit); end compare2; eite 2

13 Hardwarepraktikum W 997/98 hemnitz, architecture struct of compare2 is component N7472 port (q, J,, K, q: in bit;, q: out bit); component adapter port (, J, K, q: in bit; : out bit); component N7474 port (q,,, q: in bit;, q: out bit); signal s, s2, s3, s4: bit; signal sq, rq, c, j, k:bit; process (c) s4 <= not ; end process; Testfolge laut kript sq <= ''; rq <= '0', '' after 000 ns; c <= '0', '' after 4000 ns; k <= '0'; j <= '0', '' after 2000 ns, '0' after 3000 ns; u_sn7472 : N7472 port map(sq, J, s4, K, rq, 2, q2); u_adapter: adapter port map(s2, J, K, s3, s); u_sn7474 : N7474 port map(sq, s,, rq, s2, s3); <= s2; q <= s3; eite 3

Wintersemester 2001/2002. Hardwarepraktikum. Versuch 4: Sequentielle Systeme 1. - Toralf Zemlin - Swen Steinmann - Sebastian Neubert

Wintersemester 2001/2002. Hardwarepraktikum. Versuch 4: Sequentielle Systeme 1. - Toralf Zemlin - Swen Steinmann - Sebastian Neubert Hardwarepraktikum Wintersemester 2001/2002 Versuch 4: Sequentielle Systeme 1 - Toralf Zemlin - Swen Steinmann - Sebastian Neubert Aufgabenstellung: 2.1. Untersuchen Sie theoretisch und praktisch die Wirkungsweise

Mehr

Hardwarepraktikum WS 2001/02

Hardwarepraktikum WS 2001/02 Hardwarepraktikum W / Versuch equentielle ysteme III Gruppe 68: enise Baldauf, 474 Thomas Winter, 4778 Michael Grieswald, 496 hemnitz, den.. Aufgabenstellungen zur Vorbereitung Aufgabe >> Beschreiben ie

Mehr

Arbeitsbereich Technische Aspekte Multimodaler Systeme. Praktikum der Technischen Informatik T1 2. Flipflops. Name:...

Arbeitsbereich Technische Aspekte Multimodaler Systeme. Praktikum der Technischen Informatik T1 2. Flipflops. Name:... Universität Hamburg, Fachbereich Informatik Arbeitsbereich Technische Aspekte Multimodaler Systeme Praktikum der Technischen Informatik T1 2 Flipflops Name:... Bogen erfolgreich bearbeitet:... Versuch

Mehr

Gruppe 108: Janina Bär Christian Hörr Robert Rex

Gruppe 108: Janina Bär Christian Hörr Robert Rex TEHNIHE UNIVEITÄT HEMNITZ FAULTÄT FÜ INFOMATI Hardwarepraktikum im W /3 Versuch 3 equetielle ysteme I Gruppe 8: aia Bär hristia Hörr obert ex hemitz, 7. November Hardwarepraktikum equetielle ysteme I Aufgabe

Mehr

Computertechnik 1. 4.3 Schaltwerke, Sequentielle Schaltungen. Flip-Flops (FF) 4.3.1 Flip-Flops (FF) Dr. Wolfgang Koch

Computertechnik 1. 4.3 Schaltwerke, Sequentielle Schaltungen. Flip-Flops (FF) 4.3.1 Flip-Flops (FF) Dr. Wolfgang Koch omputertechnik r. Wolfgang Koch 4.3 chwerke, equentielle chungen peicher, egister... : Frühere Eingaben (innere Zustände) spielen eine olle (werden gespeichert) Friedrich chiller University ena epartment

Mehr

FAKULTÄT FÜR INFORMATIK

FAKULTÄT FÜR INFORMATIK FAKULTÄT FÜ INFOMATIK TECHNICHE UNIVEITÄT MÜNCHEN Lehrstuhl für echnertechnik und echnerorganisation Prof. Dr. Arndt Bode Einführung in die echnerarchitektur Wintersemester 2015/2016 Zentralübung 10 08.01.2016

Mehr

2.5.1 Das Basis-Flipflop

2.5.1 Das Basis-Flipflop 2.5 Die Flipflops 137 2.5.1 Das Basis-Flipflop Basis-Flipflops sind nicht taktgesteuerte FF. ie sollen die Funktionen etzen, Löschen und peichern aufweisen. 1 - etzeing. (et) - Löscheing. (eset) 2 etzen:

Mehr

Flip Flops allgemein - Digitale Signalspeicher

Flip Flops allgemein - Digitale Signalspeicher INFORMATION: Flip Flops allgemein - Digitale Signalspeicher Jede elektronische Schaltung, die zwei stabile elektrische Zustände hat und durch entsprechende Eingangssignale von einem Zustand in einen anderen

Mehr

Technische Informatik Basispraktikum Sommersemester 2001

Technische Informatik Basispraktikum Sommersemester 2001 Technische Informatik Basispraktikum Sommersemester 2001 Protokoll zum Versuchstag 4 Datum: 21.6.2001 Gruppe: David Eißler/ Autor: Verwendete Messgeräte: - digitales Experimentierboard (EB6) - Netzgerät

Mehr

Übung 1 RS-FFs mit NOR- oder NAND-Gattern

Übung 1 RS-FFs mit NOR- oder NAND-Gattern Übung 1 RS-FFs mit NOR- oder NAND-Gattern Übungsziel: Aufbau eines RS-Flipflops mit NOR- oder NAND-Gattern Wahrheitstabelle: S (Setzen) R (Rücksetzen) Q m (Aktueller Zustand) Q m+1 (Nächster Zustand) 0

Mehr

Praktikum Digitaltechnik

Praktikum Digitaltechnik dig Datum : 1.06.2009 A) Vorbereitungsaufgaben 1) Was unterscheidet sequentielle und kombinatorische Schaltungen? Kombinatorische ~ Sequentielle ~ Ausgänge sind nur vom Zustand der Eingangsgrößen abhängig

Mehr

9 Flipflops (FF) Basis-FF. (Auffang-FF, Latch) praxis verstehen chancen erkennen zukunft gestalten 9-1

9 Flipflops (FF) Basis-FF. (Auffang-FF, Latch) praxis verstehen chancen erkennen zukunft gestalten 9-1 9 Flipflops (FF) Digitale chaltungen Unterteilung der Flipflops: Es gibt bistabile, monostabile und astabile Kippstufen. Bistabile FF s werden als Flipflops bezeichnet. FF s weisen zwei stabile Zustände

Mehr

Speicherung von Signalen - Flipflops, Zähler, Schieberegister

Speicherung von Signalen - Flipflops, Zähler, Schieberegister Lehrbehelf für Prozessregelung und echnerverbund, 3. Klasse HTL Speicherung von Signalen - Flipflops, Zähler, Schieberegister S - Flipflop Sequentielle Schaltungen unterscheiden sich gegenüber den kombinatorischen

Mehr

Hardwarepraktikum WS05/06

Hardwarepraktikum WS05/06 Hardwarepraktikum WS5/6 Sven Eckelmann 2..26 Inhaltsverzeichnis Versuch Komb. NANDNANDRealisierung.......................2 NORNORRealisierung.........................3 Schaltung................................

Mehr

Hardwarepraktikum WS 1997/98. Versuch 2. Kombinatorische Systeme I

Hardwarepraktikum WS 1997/98. Versuch 2. Kombinatorische Systeme I Harwarepraktikum WS 1997/98 Versuch 2 Kombinatorische Systeme I Jan Horbach, 17518 Chris Hübsch, 17543 Lars Joran, 17560 Seite 1 1. Aufgabe: Gegenstan es Versuchs ist ie BOOLEsche Funktion f = x1 x2 x3

Mehr

Protokoll Flip-Flops. Protokollanten: Torsten Görig und Michael Horstmann

Protokoll Flip-Flops. Protokollanten: Torsten Görig und Michael Horstmann Protokoll Flip-Flops Protokollanten: Torsten Görig und Michael Horstmann Versuchsdatum: 15.06.2001 1 Protokollvorbereitung 1.1 Flipflop 1.1.1 Schaltung des SR-Flipflops mit zwei NOR-Gattern 1.1.2 Schaltung

Mehr

Übungen zu Architektur Eingebetteter Systeme. Teil 1: Grundlagen. Blatt 5 1.1: VHDL 28./29.05.2009

Übungen zu Architektur Eingebetteter Systeme. Teil 1: Grundlagen. Blatt 5 1.1: VHDL 28./29.05.2009 Übungen zu Architektur Eingebetteter Systeme Blatt 5 28./29.05.2009 Teil 1: Grundlagen 1.1: VHDL Bei der Erstellung Ihres Softcore-Prozessors mit Hilfe des SOPC Builder hatten Sie bereits erste Erfahrungen

Mehr

III. Asynchrone und synchrone Schaltwerke

III. Asynchrone und synchrone Schaltwerke Ein asynchrones Schaltwerk entsteht dadurch, daß an bei eine Schaltnetz SN1 indestens eine Ausgang auf die Eingänge rückkoppelt. Das Verhalten des Schaltwerks ist dait nicht nur von den Eingangsgrößen

Mehr

Füllstandsregelung. Technische Informatik - Digitaltechnik II

Füllstandsregelung. Technische Informatik - Digitaltechnik II Füllstandsregelung Kursleiter : W. Zimmer 1/18 Zwei Feuchtigkeitsfühler (trocken F=0; feucht F=1) sollen zusammen mit einer geeigneten Elektronik dafür sorgen, dass das Wasser im Vorratsbehälter niemals

Mehr

Speicherung digitaler Signale

Speicherung digitaler Signale Speicherung digitaler Signale von Fabian K. Grundlagen Flipflops Bisher: Schaltungen ohne Speichermöglichkeit Jetzt: Speichermöglichkeit durch Flipflops Flipflops Grundlagen Flipflops Was sind Flipflops?

Mehr

Protokoll zu Grundelemente der Digitaltechnik

Protokoll zu Grundelemente der Digitaltechnik Protokoll zu Grundelemente der Digitaltechnik Ronn Harbich 22. uli 2005 Ronn Harbich Protokoll zu Grundelemente der Digitaltechnik 2 Vorwort Das hier vorliegende Protokoll wurde natürlich mit größter Sorgfalt

Mehr

Übungsblatt 8 Lösungen:

Übungsblatt 8 Lösungen: Übungsblatt 8 Lösungen: Aufgabe 71: VHDL Halbaddierer Schnittstellenbeschreibung und Modellbeschreibung(Verhaltensmodell) eines Halbaddierers: ENTITY halbaddierer IS GENERIC (delay: TIME := 10 ns); PORT

Mehr

Fachhochschule Bielefeld Fachbereich Elektrotechnik. Versuchsbericht für das elektronische Praktikum. Praktikum Nr. 2. Thema: Widerstände und Dioden

Fachhochschule Bielefeld Fachbereich Elektrotechnik. Versuchsbericht für das elektronische Praktikum. Praktikum Nr. 2. Thema: Widerstände und Dioden Fachhochschule Bielefeld Fachbereich Elektrotechnik Versuchsbericht für das elektronische Praktikum Praktikum Nr. 2 Name: Pascal Hahulla Matrikelnr.: 207XXX Thema: Widerstände und Dioden Versuch durchgeführt

Mehr

Zeitabhängige binäre Schaltungen. Prof. Metzler

Zeitabhängige binäre Schaltungen. Prof. Metzler Zeitabhängige binäre Schaltungen Prof. Metzler 1 Bistabile Kippstufe Flipflop Eine bistabile Kippschaltung hat zwei Eingänge und zumeist zwei Ausgänge. Mit einem Signal am Eingang E1 wird das Flipflop

Mehr

- Strukturentwurf elementarer Rechenwerke - Grund-Flipflop (RS-Flipflop) - Register, Schieberegister, Zähler

- Strukturentwurf elementarer Rechenwerke - Grund-Flipflop (RS-Flipflop) - Register, Schieberegister, Zähler 3.Übung: Inhalte: - binäre Logik, boolsche Gleichungen - logische Grundschaltungen - trukturentwurf elementarer echenwerke - Grund-Flipflop (-Flipflop) - egister, chieberegister, Zähler Übung Informatik

Mehr

Schaltwerke Schaltwerk

Schaltwerke Schaltwerk Schaltwerke Bisher habe wir uns nur mit Schaltnetzen befasst, also Schaltungen aus Gattern, die die Ausgaben als eine Funktion der Eingaben unmittelbar (durch Schaltvorgänge) berechnen. Diese Schaltnetze

Mehr

10. Elektrische Logiksysteme mit

10. Elektrische Logiksysteme mit Fortgeschrittenenpraktikum I Universität Rostock - Physikalisches Institut 10. Elektrische Logiksysteme mit Rückführung Name: Daniel Schick Betreuer: Dipl. Ing. D. Bojarski Versuch ausgeführt: 22. Juni

Mehr

RS-Flip Flop, D-Flip Flop, J-K-Flip Flop, Zählschaltungen

RS-Flip Flop, D-Flip Flop, J-K-Flip Flop, Zählschaltungen Elektronik Praktikum / Digitaler Teil Name: Jens Wiechula, Philipp Fischer Leitung: Prof. Dr. U. Lynen Protokoll: Philipp Fischer Versuch: 3 Datum: 24.06.01 RS-Flip Flop, D-Flip Flop, J-K-Flip Flop, Zählschaltungen

Mehr

Sequentielle Schaltungen (10a)

Sequentielle Schaltungen (10a) equentielle chaltungen (a) chaltung des -FF: Master lave (lock) Vorteil: das Problem mit dem instabilen Zustand ist beseitigt Nachteil: längere (verzögerte) chaltungsdurchlaufzeit + höherer Aufwand (2

Mehr

Basisinformationstechnologie I

Basisinformationstechnologie I Basisinformationstechnologie I Wintersemester 2012/13 28. November 2012 Rechnertechnologie III Universität zu Köln. Historisch-Kulturwissenschaftliche Informationsverarbeitung Jan G. Wieners // jan.wieners@uni-koeln.de

Mehr

Grundtypen Flip-Flops

Grundtypen Flip-Flops FLIP-FLOPs, sequentielle Logik Bei den bislang behandelten Logikschaltungen (chaltnetzen) waren die Ausgangsgrößen X, Y... zu jeder Zeit in eindeutiger Weise durch die Kombination der Eingangsvariablen

Mehr

Praktikum Grundlagen der Elektronik

Praktikum Grundlagen der Elektronik Praktikum Grundlagen der Elektronik Versuch EP 7 Digitale Grundschaltungen Institut für Festkörperelektronik Kirchhoff - Bau K1084 Die Versuchsanleitung umfasst 7 Seiten Stand 2006 Versuchsziele: Festigung

Mehr

Zeitabhängige binäre Schaltungen. Prof. Metzler 1

Zeitabhängige binäre Schaltungen. Prof. Metzler 1 Zeitabhängige binäre Schaltungen 1 Bistabile Kippstufe Flipflop Eine bistabile Kippschaltung hat zwei Eingänge und zumeist zwei Ausgänge. Mit einem Signal am Eingang E1 wird das Flipflop in den gesetzten

Mehr

Schaltungen Jörg Roth 197

Schaltungen Jörg Roth 197 Schaltungen Jörg Roth 197 2.2.2 Flipflops Flipsflops sind einfache rückgekoppelte Schaltungen, die jeweils ein einzelnes Bit speichern können. Es gibt verschiedene Typen, die sich im "Komfort" der Ansteuerung

Mehr

Eigenschaften von Zählerschaltungen (1) 1 1. Richtung

Eigenschaften von Zählerschaltungen (1) 1 1. Richtung Eigenschaften von Zählerschaltungen (1) 1 1. Richtung Vorwärts Vorwärtszählen entspricht einer fortlaufenden 1-Addition Rückwärts Rückwärtszählen entspricht einer fortlaufenden 1-Subtraktion 2. Verwendeter

Mehr

Versuch 3: Sequenzielle Logik

Versuch 3: Sequenzielle Logik Versuch 3: Sequenzielle Logik Versuchsvorbereitung 1. (2 Punkte) Unterschied zwischen Flipflop und Latch: Ein Latch ist transparent für einen bestimmten Zustand des Taktsignals: Jeder Datensignalwechsel

Mehr

Flipflops. asynchron: Q t Q t+t

Flipflops. asynchron: Q t Q t+t Flipflops Ein Flipflop ist ein elementares Schaltwerk, das jeweils einen von zwei Zuständen ( 0 und 1 ) annimmt. Es hat zwei komplementäre Ausgänge ( Q und Q ), die den internen Zustand anzeigen. (Falls

Mehr

Vorbereitung zum Versuch

Vorbereitung zum Versuch Vorbereitung zum Versuch Schaltlogik Armin Burgmeier (1347488) Gruppe 15 6. Januar 2008 1 Gatter aus diskreten Bauelementen Es sollen logische Bausteine (Gatter) aus bekannten, elektrischen Bauteilen aufgebaut

Mehr

1. Praktische Übung zur Vorlesung Technische Informatik I

1. Praktische Übung zur Vorlesung Technische Informatik I Friedrich-Alexander-Universität Erlangen-Nürnberg Informatik 12 Am Weichselgarten 3 91058 Erlangen 1. Praktische Übung zur Vorlesung Technische Informatik I Aufgabe 1 (NAND-chaltfunktion) Es soll ein chalternetzwerk

Mehr

Digitaltechnik und Rechnerarchitektur Vorlesung Kapitel 3: Digitale Grundschaltungen FH Osnabrück

Digitaltechnik und Rechnerarchitektur Vorlesung Kapitel 3: Digitale Grundschaltungen FH Osnabrück igitaltechnik und echnerarchitektur Vorlesung Kapitel 3: igitale Grundschaltungen FH Osnabrück Prof. r.-ing. B. Lang. Version vom 27.3.3 Inhalt des Abschnitts 3 IGITALE GUNCHALTUNGEN... 3 3. MULTIPLEXE

Mehr

3 Arithmetische Schaltungen

3 Arithmetische Schaltungen . Schaltungselemente Arithmetische Schaltungen. Schaltungselemente Logikgatter Treiber; gibt am Ausgang denselben Logikpegel aus, der auch am Eingang anliegt Inverter; gibt am Ausgang den Logikpegel des

Mehr

16 Latches und Flipflops (Bistabile Kippstufen)

16 Latches und Flipflops (Bistabile Kippstufen) 6 Latches und Flipflops (Bistabile Kippstufen) Latches und Flipflops dienen als Speicherelemente in sequentiellen Schaltungen. Latches werden durch Pegel gesteuert (Zustandssteuerung). Bei der VHDL-Synthese

Mehr

Wir benutzen im nachfolgenden Versuch ein PLA zur Implementierung zweier boolscher Funktionen. Dazu einige Vorüberlegungen.

Wir benutzen im nachfolgenden Versuch ein PLA zur Implementierung zweier boolscher Funktionen. Dazu einige Vorüberlegungen. Kapitel 3 Programmable Logic Array (PLA) Die Idee eines PLA ist, dass bei der Chipherstellung ein homogenes Feld von Transistoren erzeugt wird. Die eigentliche Funktionalität wird dann durch Konfiguration

Mehr

Elektronikpraktikum - SS 2014 H. Merkel, D. Becker, S. Bleser, M. Steinen Gebäude 02-413 (Anfängerpraktikum) 1. Stock, Raum 430

Elektronikpraktikum - SS 2014 H. Merkel, D. Becker, S. Bleser, M. Steinen Gebäude 02-413 (Anfängerpraktikum) 1. Stock, Raum 430 Elektronikpraktikum - SS 24 H. Merkel, D. Becker, S. Bleser, M. Steinen Gebäude 2-43 (Anfängerpraktikum). Stock, Raum 43 Serie 7: Digitale Schaltungen./.7.24 I. Ziel der Versuche Verständnis für Entwurf

Mehr

Klassifizierung der Halbleiterspeicher

Klassifizierung der Halbleiterspeicher Klassifizierung der Halbleiterspeicher Halbleiterspeicher nicht flüchtig flüchtig AM nicht löschbar OM POM löschbar EPOM EEPOM statisch AM dynamisch AM abei bedeuten die Abürzungen: OM AM POM EPOM EEPOM

Mehr

Zu DT Übung 11.1 FF oben links. (Lösungsvorschlag)

Zu DT Übung 11.1 FF oben links. (Lösungsvorschlag) Zu DT Übung 11.1 FF oben links RS-FF ungetaktet, dominierender Setzeingang A Kein Takteingang und keine direkt wirkenden Setz- und Rücksetzeingänge. Die Signale T und C haben deshalb hier keine Wirkung.

Mehr

Aufgaben. 2.1. Leiten Sie die Formeln (9) und (10) her! Vorbetrachtungen. Der High-Fall

Aufgaben. 2.1. Leiten Sie die Formeln (9) und (10) her! Vorbetrachtungen. Der High-Fall Aufgaben 2.1. Leiten Sie die Formeln (9) und (10) her! Vorbetrachtungen I. Die open-collector-gatter auf der "in"-seite dürfen erst einen High erkennen, wenn alle open-collector-gatter der "out"-seite

Mehr

<ruske.s@web.de> Oliver Liebold. NAND (negierte Undverknüpfung) L L H L H H H L H H H L

<ruske.s@web.de> Oliver Liebold. NAND (negierte Undverknüpfung) L L H L H H H L H H H L Elektronische Grundlagen Versuch E7, Grundelemente der Digitaltechnik Praktikumsgruppe IngIF, 04. Juni 2003 Stefan Schumacher Sandra Ruske Oliver Liebold

Mehr

Grundlagen der Digitaltechnik GD. Aufgaben und Musterlösungen

Grundlagen der Digitaltechnik GD. Aufgaben und Musterlösungen DIGITALTECHNIK GD KLAUSUR VOM 16. 7. 2015 AUFGABEN UND MUSTERLÖSUNGEN SEITE 1 VON 7 FH Dortmund FB Informations- und Elektrotechnik Grundlagen der Digitaltechnik GD Klausur vom 16. 7. 2015 Aufgaben und

Mehr

Praktikum Digitaltechnik

Praktikum Digitaltechnik b J K Q Q Praktikum igitaltechnik Q Q achelor-studium KoSI Praktikumsunterlagen Versuch GT Grundlagen der kombinatorischen Logik.Praxisnahes Kenne nlernen eines Is. Gegeben sind die PIN-elegungen von 4

Mehr

18 Schieberegister. Serieller Serieller Eingang 5 Stufen Ausgang. 1. Takt. 2. Takt

18 Schieberegister. Serieller Serieller Eingang 5 Stufen Ausgang. 1. Takt. 2. Takt 8 Schieberegister In Schieberegistern wird die Eingangsinformation am Schiebeeingang SE in einer Kette von Flipflops bei jeder Taktflanke eingelesen und weiter geschoben. Sie erscheint schließlich nach

Mehr

9 Multiplexer und Code-Umsetzer

9 Multiplexer und Code-Umsetzer 9 9 Multiplexer und Code-Umsetzer In diesem Kapitel werden zwei Standard-Bauelemente, nämlich Multiplexer und Code- Umsetzer, vorgestellt. Diese Bausteine sind für eine Reihe von Anwendungen, wie zum Beispiel

Mehr

Praktikum Digitaltechnik SS 2009. Versuchsbeschreibungen

Praktikum Digitaltechnik SS 2009. Versuchsbeschreibungen Praktikum Digitaltechnik SS 2009 Versuch 1 1 Gesamtablauf: Praktikum Digitaltechnik SS 2009 1. Versuch Herkömmlicher Schaltungsaufbau durch Stöpseln 2. Versuch Rechnergestütztes Entwerfen über Schaltplan

Mehr

Simulation LIF5000. Abbildung 1

Simulation LIF5000. Abbildung 1 Simulation LIF5000 Abbildung 1 Zur Simulation von analogen Schaltungen verwende ich Ltspice/SwitcherCAD III. Dieses Programm ist sehr leistungsfähig und wenn man weis wie, dann kann man damit fast alles

Mehr

Einstellige binäre Addierschaltung (Addierer)

Einstellige binäre Addierschaltung (Addierer) VHDL Addierer 1 Einstellige binäre Addierschaltung (Addierer) Schnittstelle: Ports mit Modus IN bzw. OUT Signale Funktionsnetz: Ports, Funktionsblöcke, Verbindungen Signale für Ports und Verbindungen VHDL

Mehr

5. Schaltwerke und Speicherelemente S Q

5. Schaltwerke und Speicherelemente S Q 5. chaltwerke und peicherelemente T chaltwerke Takt, peicherelemente, Flip-Flops Verwendung von Flip-Flops peicherzellen, egister Kodierer, peicher 72 chaltwerke vs. chaltkreise chaltkreise bestehen aus

Mehr

5. Schaltwerke und Speicherelemente

5. Schaltwerke und Speicherelemente 5. chaltwerke und peicherelemente T chaltwerke Takt, peicherelemente, Flip-Flops Verwendung von Flip-Flops peicherzellen, egister Kodierer, peicher 74 chaltwerke vs. chaltkreise chaltkreise bestehen aus

Mehr

Musterlösungen. zu den Übungsaufgaben vom

Musterlösungen. zu den Übungsaufgaben vom GRUNDLAGEN DER DIGITALTECHNIK GD MUSTERLÖSUNGEN ZUM MERKBLATT VOM 2. 2. 07 1 Musterlösungen zu den Übungsaufgaben vom 2. 2. 07 1. Geben Sie an (Skizze, ggf. Funktionserläuterung), wie ein D-Flipflop auf

Mehr

Einteilung der Kippschaltungen (Schaltwerke) (=Flipflops)

Einteilung der Kippschaltungen (Schaltwerke) (=Flipflops) 6. Sequentielle Schaltungen: 6.1. Grundsätzliche Aussage zu Flipflop Unterschiede zwischen kombinatorischen und sequentiellen Schaltungen: Kombinatorische Schaltungen: - Ausgänge sind nur vom Zustand der

Mehr

HARDWARE-PRAKTIKUM. Versuch T-1. Kontaktlogik. Fachbereich Informatik. Universität Kaiserslautern

HARDWARE-PRAKTIKUM. Versuch T-1. Kontaktlogik. Fachbereich Informatik. Universität Kaiserslautern HARDWARE-PRATIUM Versuch T-1 ontaktlogik Fachbereich Informatik Universität aiserslautern eite 2 Versuch T-1 Versuch T-1 Vorbemerkungen chaltnetze lassen sich in drei lassen einteilen: 1. chaltnetze vom

Mehr

a) Wie viele ROM-Bausteine benötigen Sie für den Aufbau des 64x16 ROMs? c) Wie viele Bytes Daten können im 64x16 ROM insgesamt gespeichert werden?

a) Wie viele ROM-Bausteine benötigen Sie für den Aufbau des 64x16 ROMs? c) Wie viele Bytes Daten können im 64x16 ROM insgesamt gespeichert werden? VU Technische Grundlagen der Informatik Übung 4: Schaltwerke 83.579, 24W Übungsgruppen: Mo., 24.. Mi., 26..24 Aufgabe : ROM-Erweiterung Ein 64x6 ROM soll aus mehreren 32x4 ROMs (vgl. Abbildung rechts:

Mehr

Angewandte Physik II: Elektronik

Angewandte Physik II: Elektronik Elektronik für Physiker Prof. Brunner SS 26 Angewandte Physik II: Elektronik 9. Schaltwerke. Monostabile Kippschaltung: Univibrator 2. Astabile Kippschaltung: Multivibrator 3. Bistabile Kippschaltung:

Mehr

Erstellung eigener Hot-Spot-Karten

Erstellung eigener Hot-Spot-Karten mit der Lernwerkstatt 7 Lieber Lernwerkstatt-User! Die Hot-Spot-Umgebung der Lernwerkstatt 7 bietet den Lehrern zukünftig viele weitere Möglichkeiten, den Computer als Medium in den eigenen Lehrplan zu

Mehr

Lösung 3.1 Schaltalgebra - Schaltnetze (AND, OR, Inverter)

Lösung 3.1 Schaltalgebra - Schaltnetze (AND, OR, Inverter) Lösung 3.1 Schaltalgebra - Schaltnetze (AND, OR, Inverter) Folgende Darstellung der Funktionen als Zusammenschaltung von AND-, OR- und Invertergattern ist möglich: a) F = X ( Y Z) b) F = EN ( X Y) ( Y

Mehr

Versuch P1-63 Schaltlogik Vorbereitung

Versuch P1-63 Schaltlogik Vorbereitung Versuch P1-63 Schaltlogik Vorbereitung Gruppe Mo-19 Yannick Augenstein Versuchsdurchführung: 16. Januar 2012 1 Inhaltsverzeichnis Einführung 3 1 Grundschaltungen 3 1.1 AND.......................................

Mehr

Datensicherung. Beschreibung der Datensicherung

Datensicherung. Beschreibung der Datensicherung Datensicherung Mit dem Datensicherungsprogramm können Sie Ihre persönlichen Daten problemlos Sichern. Es ist möglich eine komplette Datensicherung durchzuführen, aber auch nur die neuen und geänderten

Mehr

Versuch Nr. 8c Digitale Elektronik I

Versuch Nr. 8c Digitale Elektronik I Institut für ernphysik der Universität zu öln Praktikum M Versuch Nr. 8c Digitale Elektronik I Stand 14. Oktober 2010 INHALTSVERZEICHNIS 1 Inhaltsverzeichnis 1 Einführung 2 1.1 Motivation....................................

Mehr

Entwurf und Simulation einfacher Logikelemente

Entwurf und Simulation einfacher Logikelemente Entwurf und Simulation einfacher Logikelemente Philipp Fischer 10. Dezember 2002 1 Inhaltsverzeichnis I Theoretische Grundlagen 3 Einleitung 3 Entwurf einer Schaltung 3 Entitys und Architectures.........................

Mehr

a n + 2 1 auf Konvergenz. Berechnen der ersten paar Folgenglieder liefert:

a n + 2 1 auf Konvergenz. Berechnen der ersten paar Folgenglieder liefert: Beispiel: Wir untersuchen die rekursiv definierte Folge a 0 + auf Konvergenz. Berechnen der ersten paar Folgenglieder liefert: ( ) (,, 7, 5,...) Wir können also vermuten, dass die Folge monoton fallend

Mehr

Grundlagenlabor Digitaltechnik GRUNDLAGENLABOR DIGITALTECHNIK VERSUCH 4 VERSUCHSTHEMA FLIP-FLOPS ALS ZÄHLER PROTOKOLLANT/ -IN

Grundlagenlabor Digitaltechnik GRUNDLAGENLABOR DIGITALTECHNIK VERSUCH 4 VERSUCHSTHEMA FLIP-FLOPS ALS ZÄHLER PROTOKOLLANT/ -IN Grundlagenlabor Digitaltechnik Prof. Dr.-Ing. Walter Anheier Institut für Theoretische Elektrotechnik und Mikroelektronik Universität Bremen ITEM GUNDLAGENLABO DIGITALTEHNI VEUH 4 VEUHTHEMA FLIP-FLOP AL

Mehr

Einführung in. Logische Schaltungen

Einführung in. Logische Schaltungen Einführung in Logische Schaltungen 1/7 Inhaltsverzeichnis 1. Einführung 1. Was sind logische Schaltungen 2. Grundlegende Elemente 3. Weitere Elemente 4. Beispiel einer logischen Schaltung 2. Notation von

Mehr

Bauanleitung für den Kronleuchter des Grafen Zahl

Bauanleitung für den Kronleuchter des Grafen Zahl Bauanleitung für den Kronleuchter des Grafen Zahl Grundschaltung: Masse ( ) 0k 0k Wechseltaster zwei Widerstände nach R S RS-NAND-Flipflop (RS-Latch) zum Entprellen der Wechseltaster (CMOS-IC 0) ODER-Gatter

Mehr

Elektrische Logigsystem mit Rückführung

Elektrische Logigsystem mit Rückführung Mathias Arbeiter 23. Juni 2006 Betreuer: Herr Bojarski Elektrische Logigsystem mit Rückführung Von Triggern, Registern und Zählern Inhaltsverzeichnis 1 Trigger 3 1.1 RS-Trigger ohne Takt......................................

Mehr

Aufbau eines Digitalzählers

Aufbau eines Digitalzählers INTITUT FÜ NGWNDT PHYIK Physikalisches Praktikum für tudierende der Ingenieurswissenschaften Universität Hamburg, Jungiusstraße ufbau eines Digitalzählers inleitung Jede beliebige Information kann zerlegt

Mehr

Übung 5 : G = Wärmeflussdichte [Watt/m 2 ] c = spezifische Wärmekapazität k = Wärmeleitfähigkeit = *p*c = Wärmediffusität

Übung 5 : G = Wärmeflussdichte [Watt/m 2 ] c = spezifische Wärmekapazität k = Wärmeleitfähigkeit = *p*c = Wärmediffusität Übung 5 : Theorie : In einem Boden finden immer Temperaturausgleichsprozesse statt. Der Wärmestrom läßt sich in eine vertikale und horizontale Komponente einteilen. Wir betrachten hier den Wärmestrom in

Mehr

Rechnerarchitektur. Zustand Anzeige Untergeschoss U Erdgeschoss E 1. Stock 1

Rechnerarchitektur. Zustand Anzeige Untergeschoss U Erdgeschoss E 1. Stock 1 Prof. Dr. K. Wüst WS 2006/2007 FH Gießen Friedberg, FB MNI Studiengang Informatik Rechnerarchitektur 1. Hausübung, WS 2006/2007 Aufg.1: Entwurf einer Zustandsanzeige für einen Aufzug An der Einstiegsstelle

Mehr

Praktikumsbericht. Gruppe 6: Daniela Poppinga, Jan Christoph Bernack, Isaac Paha. Betreuerin: Natalia Podlaszewski 28.

Praktikumsbericht. Gruppe 6: Daniela Poppinga, Jan Christoph Bernack, Isaac Paha. Betreuerin: Natalia Podlaszewski 28. Praktikumsbericht Gruppe 6: Daniela Poppinga, Jan Christoph Bernack, Isaac Paha Betreuerin: Natalia Podlaszewski 28. Oktober 2008 1 Inhaltsverzeichnis 1 Versuche mit dem Digital-Speicher-Oszilloskop 3

Mehr

Warum braucht es Blutvergiessen für r die Sündenvergebung, wenn doch alles Gnade ist? wenn doch alles Gnade ist?

Warum braucht es Blutvergiessen für r die Sündenvergebung, wenn doch alles Gnade ist? wenn doch alles Gnade ist? Warum braucht es Blutvergiessen für r die ündenvergebung, Warum braucht es Blutvergiessen für r die ündenvergebung, Die Frage ergibt sich aus folgender telle: Auf was geht diese Aussage zurück? 1 Warum

Mehr

Weniger ist mehr. Funktion eines Triggers. Messen + Testen

Weniger ist mehr. Funktion eines Triggers. Messen + Testen Messen + Testen Weniger ist mehr Ein Oszilloskop ist dumm, es unterscheidet nicht die Relevanz der Daten. Um der erfassten Datenflut Herr zu werden fischt der geschickte Anwender die relevanten Daten mit

Mehr

Contao (Teil 37): Suchmaschinenoptimierung (1)

Contao (Teil 37): Suchmaschinenoptimierung (1) Web >> Contao Contao (Teil 37): Suchmaschinenoptimierung (1) Autor: daniel_koch Inhalt: Webseiten können eigentlich nur erfolgreich sein, wenn sie auch vernünftig über Suchmaschinen gefunden werden. Grund

Mehr

Grundlagen der Theoretischen Informatik, SoSe 2008

Grundlagen der Theoretischen Informatik, SoSe 2008 1. Aufgabenblatt zur Vorlesung Grundlagen der Theoretischen Informatik, SoSe 2008 (Dr. Frank Hoffmann) Lösung von Manuel Jain und Benjamin Bortfeldt Aufgabe 2 Zustandsdiagramme (6 Punkte, wird korrigiert)

Mehr

Grundlagen der Digitaltechnik GD. Aufgaben und Musterlösungen

Grundlagen der Digitaltechnik GD. Aufgaben und Musterlösungen DIGITALTECHNIK GD KLAUSUR VOM 19. 3. 2014 AUFGABEN UND MUSTERLÖSUNGEN SEITE 1 VON 9 Name: FH Dortmund Matr.-Nr.: FB Informations- und Elektrotechnik Grundlagen der Digitaltechnik GD Klausur vom 19. 3.

Mehr

Digital-Technik. Grundlagen und Anwendungen. Teil IV

Digital-Technik. Grundlagen und Anwendungen. Teil IV Digital-Technik Grundlagen und Anwendungen Teil IV Übersicht 10-11 10 Zeitabhängige binäre Schaltungen 10.1 B i s t a b i l e Kippstufen (Flipflops) 10.2 Zeitablaufdiagramme 1 0. 3 M o n o s t a b i l

Mehr

GT- Labor. Inhaltsverzeichnis

GT- Labor. Inhaltsverzeichnis Inhaltsverzeichnis Seite 1. Versuchsvorbereitung 2 1.1 Qualitatives Spektrum der Ausgangsspannung des Eintaktmodulators 2 1.2 Spektrum eines Eintaktmodulators mit nichtlinearem Element 2 1.3 Bandbreite

Mehr

Computertechnik 1. 4.3 Schaltwerke, Sequentielle Schaltungen. 4.3.2 Register. Register. Dr. Wolfgang Koch

Computertechnik 1. 4.3 Schaltwerke, Sequentielle Schaltungen. 4.3.2 Register. Register. Dr. Wolfgang Koch omutertechnik r. Wolfgang Koch 4.3 Schaltwerke, Sequentielle Schaltungen Seicher, Register... : Frühere Eingaben (innere Zustände) sielen eine Rolle (werden geseichert) Friedrich Schiller University Jena

Mehr

Grundlagen der Informatik 2. Grundlagen der Digitaltechnik. 5. Digitale Speicherbausteine

Grundlagen der Informatik 2. Grundlagen der Digitaltechnik. 5. Digitale Speicherbausteine Grundlagen der Informatik 2 Grundlagen der Digitaltechnik 5. Digitale Speicherbausteine Prof. Dr.-Ing. Jürgen Teich Dr.-Ing. Christian Haubelt Lehrstuhl für Hardware-Software Software-Co-Design Grundlagen

Mehr

Installation von Updates

Installation von Updates Installation von Updates In unregelmässigen Abständen erscheinen Aktualisierungen zu WinCard Pro, entweder weil kleinere Verbesserungen realisiert bzw. Fehler der bestehenden Version behoben wurden (neues

Mehr

MICROS-FIDELIO GmbH. Informationen zum Support mit der BOMGAR Software

MICROS-FIDELIO GmbH. Informationen zum Support mit der BOMGAR Software Support & Services MICROS-FIDELIO GmbH Informationen zum Support mit der BOMGAR Software 2010 MICROS-FIDELIO GmbH Europadamm 2-6 41460 Neuss Deutschland Alle Rechte vorbehalten. Ohne vorherige schriftliche

Mehr

Grundtypen Flip-Flops

Grundtypen Flip-Flops FLIP-FLOPs, sequentielle Logik Bei den bislang behandelten Logikschaltungen (Schaltnetzen) waren die Ausgangsgrößen X, Y... zu jeder Zeit in eindeutiger Weise durch die Kombination der Eingangsvariablen

Mehr

Zimmertypen. Zimmertypen anlegen

Zimmertypen. Zimmertypen anlegen Zimmertypen anlegen Hier legen Sie Ihre Zimmer an, damit sie auf der Homepage dargestellt werden und online buchbar gemacht werden können. Wobei wir ausdrücklich darauf hinweisen möchten, dass es ganz

Mehr

Versuch D3: Busse, Speicher und Ampelsteuerung mit Speicher

Versuch D3: Busse, Speicher und Ampelsteuerung mit Speicher Versuch D3: Busse, Speicher und Ampelsteuerung mit Speicher Version D3_16 vom 25.05.2016 Ziel dieses Versuches: Entwicklung einer Ablaufsteuerung mit einem 32 * 4 bit Speicherbaustein, um eine flexible

Mehr

Laborübung 4. Zustandsautomaten (Finite State Machines)

Laborübung 4. Zustandsautomaten (Finite State Machines) Laborübung 4 Zustandsautomaten (Finite State Machines) Für den Entwurf und die Beschreibung von digitalen Systemen bilden Zustandsautomaten (Finite State Maschines; FSMs) eine wesentliche Grundlage. Mit

Mehr

GTI ÜBUNG 10 FLIPFLOPS UND AUTOMATEN

GTI ÜBUNG 10 FLIPFLOPS UND AUTOMATEN GTI ÜBUNG FLIPFLOPS UND AUTOMATEN Aufgabe Flipflps 2 Beschreibung In dieser Aufgabe sllen die Eigenschaften ausgesuchter Flipflpschaltungen untersucht werden. Die Verzögerungszeit eines jeden Lgikgatters

Mehr

Versuch: D1 Gatter und Flipflops

Versuch: D1 Gatter und Flipflops Versuch: D1 Gatter und Flipflops Vorbemerkung Es ist nicht beabsichtigt, daß Sie einfach eine vorgegebene Versuchsanordnung abarbeiten. Sie sollen die hier angewendeten Zusammenhänge erkennen und verstehen.

Mehr

Ein Scan basierter Seitenangriff auf DES

Ein Scan basierter Seitenangriff auf DES Ein Scan basierter Seitenangriff auf DES Seminar Codes & Kryptographie SS04 Tobias Witteler 29.06.2004 Struktur des Vortrags 1. Einführung / Motivation 2. Struktur von DES 3. Die Attacke Begriffsklärung:

Mehr

Das große All-in-All CPLD/FPGA Tutorial

Das große All-in-All CPLD/FPGA Tutorial Das große All-in-All CPLD/FPGA Tutorial Mit diesem Tutorial sollen die ersten Schritte in die Welt der programmierbaren Logik vereinfacht werden. Es werden sowohl die Grundlagen der Logik, die benötigte

Mehr

1.4.1 Lernen mit Podcasts

1.4.1 Lernen mit Podcasts 20 Die Bachelorarbeit er gut gefallen hat oder auch nicht). Hier nun kurz skizziert die drei Beispiele, die wir im Verlauf dieses Buchs immer wieder heranziehen werden: Waltraud und Valerie 1.4.1 Lernen

Mehr

Getaktete Schaltungen

Getaktete Schaltungen Getaktete Schaltung DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite Sequtielle Logik Zum Speichern des Zustands eines Systems sind Speicherelemte notwdig Abhängig vom Zustand

Mehr

Anleitung zum Einrichten der OE9-YAHOO-Gruppe

Anleitung zum Einrichten der OE9-YAHOO-Gruppe Anleitung zum Einrichten der OE9-YAHOO-Gruppe Die Yahoo-Gruppen sind eine schöne Informationsquelle über verschiedene Bereiche. Es sind dort mehrere Gruppen für verschiedene Belange, auch für den Amateurfunk

Mehr

Tietze, Schenk: Halbleiterschaltungstechnik (Kap. 10) Keller / Paul: Hardwaredesign (Kap. 5) L. Borucki: Digitaltechnik (Kap.

Tietze, Schenk: Halbleiterschaltungstechnik (Kap. 10) Keller / Paul: Hardwaredesign (Kap. 5) L. Borucki: Digitaltechnik (Kap. 6 Versuch Nr. 5 6.1 Anmerkungen zum Versuch Nr. 5 In den bisherigen Versuchen haben Sie sich mit kombinatorischen Schaltkreisen beschäftigt, in denen die Ausgänge bisher nicht auf die Eingänge zurückgeführt

Mehr