Eingebettete gedünnte Silizium-Halbleiter in FR-4 Multilayer-Leiterplatten

Transkript

1 Naturwissenschaft Andreas Franz Eingebettete gedünnte Silizium-Halbleiter in FR-4 Multilayer-Leiterplatten Diplomarbeit

2

3 3 Diplomarbeit im Studiengang Physikalische Technik Studienschwerpunkt: Mikrosystemtechnik Eingebettete gedünnte Silizium-Halbleiter in FR-4 Multilayer-Leiterplatten Erstellt von: A. Franz München, September 2004

4

5 Kurzfassung 3 Kurzfassung Gegenstand dieser Arbeit ist es den Prozess der Einbettung von aktiven Halbleiterbauteilen in FR-4-Leiterplatten zu untersuchen. Um zu zeigen, dass deutlich höhere Integrationsdichten mit diesem Verfahren möglich und praktikabel sind, wird ein Vergleich mit anderen üblichen Techniken der Leiterplattenbestückung gemacht. Des weiteren werden Randbedingungen, wie etwa die Bestückungsgenauigkeit oder die Chipdicken, erfasst und gegebenenfalls nach Problemanalysen an eingebetteten Chips optimiert. Die Erstellung eines einfachen mathematischen Modells zur Berechnung des Anteils akzeptabler Durchkontaktierungen, zwischen der Leiterplatte und dem eingebetteten Chip, ermöglicht Voraussagen über Designregeln für Chip- und Leiterplattenhersteller. Abstract Subject of this thesis is to examine the embedding process of active semiconductor components into FR-4 multi layer printed circuit boards. In order to show that far higher integration densities are possible and practical with this procedure, an arrangement with other usual techniques of the loading a printed circuit board is done. Furthermore limiting conditions, for example the positioning accuracy or the thickness of the chips, are registered and optimised after analyses at embedded chips. The preparation of a simple mathematical model, in order to calculate the part of acceptable vias of the printed circuit board, allows predictions about design rules for the manufacturers of chips and printed circuit boards.

6 Inhaltsverzeichnis 4 Inhaltsverzeichnis Kurzfassung... 3 Abstract... 3 Inhaltsverzeichnis Einleitung Was ist ein eingebetteter Die Embedded-Die im Vergleich zu anderen üblichen Techniken Methoden zur Erreichung höherer Integrationsdichten Der technische Anspruch der Einbettung Möglichkeiten der PCB-Hersteller Ermittlung von Randbedingungen Positionierungsgenauigkeit der eingebetteten Chips Einfluss der Klebertrocknung auf die Chipposition Positionsänderung der Justagekreuze durch das Ausheizen des Klebers Messungen zur Verwölbung des Substrates Kontrolle der Chipdicke Problemerfassung an eingebetteten Die Auswertung der Röntgenaufnahmen Überprüfung der Vias und der Die-Position Überprüfung der Homogenität des Kleberbettes: Fehlersuche anhand von Schliffen an eingebetteten Die Gebrochener Die Inhomogenes Kleberbett Via durchdringt das Chippad Delamination zweier Schichten Schlechte Planarisierung des Redistributionlayers Statistische Abschätzung der zu erwartenden Ausbeute Grundgedanke Die relevanten Prozessschritte Ausarbeitung Positionsmessungen der Vias Sigma Performance Diskussion... 70

7 Inhaltsverzeichnis 5 9 Zusammenfassung Anhang A: ITRS Anhang B: Bestimmung der maximal verdrahtbaren Anschlüsse Anhang C: Herleitung der Berechnungsformeln für die Verdrehung und den Versatz. 79 Anhang D: Chipversatz bezüglich des Schwerpunktes und der Ecken Anhang E: Überprüfung von Datenreihen auf Gaußsche Normalverteilung Anhang F: Ungenauigkeit der Bilderkennung Glossar Literaturverzeichnis Bilderquellen... 93

8 1 Einleitung 6 1 Einleitung Der Trend zu immer kleineren und leistungsfähigeren elektronischen Geräten, wie zum Beispiel bei Handys, Notepads oder Laptops, führt schon seit Jahren zu einer steigenden Integrationsdichte auf Leiterplatten. Eine Abhilfe dies zu erreichen war in der Vergangenheit unter anderem die Reduktion der Abstände zwischen den Anschlusskontakten (Pins) der elektronischen Bauteile. Gleichzeitig stieg aber die Funktionalität der ICs (Integrated Circuit) stark an, so dass auch mehr Pins pro IC nötig waren. Aus diesem Grund wurde auch die Anordnung der Pins verändert, um eine höhere Anschlussdichte zu erreichen. So entwickelte sich der traditionelle "Chip-Käfer", das Dual Inline Package (DIP) mit Pins an zwei Seiten, über das Quad Flat Pack (QFP) mit Pins an allen vier Rändern, bis zum Ball Grid Array (BGA) mit flächiger Pinanordnung. Parallel dazu ging man von einseitig bestückten Leiterplatten über zu doppelseitigen. Auch die passiven Bauteile wurden immer kleiner und entwickelten sich bis zu den heute üblichen Surface-Mount-Device-Bauteilen (SMD) mit Abmessungen im Millimeterbereich und darunter. Nun, da man nahe an die Grenze der maximalen Bestückungsdichte einer Leiterplatte gestoßen ist, ist es notwendig neue Verfahren zur Integration von elektrischen Elementen egal ob für ein Computer, einen Rasierapparat oder ein Hörgerät, zu erarbeiten. Passive Bauteile können bereits mittels Dünnschichttechnik in die Leiterplatte integriert werden, und zur Einbettung von ungehäusten aktiven Halbleiter Bauteilen (sogenannte Die) gibt es bereits Anstrengungen verschiedener Firmen und Institutionen. Ein Beispiel für ein solches Verfahren ist die Integrated Module Board (IMB) Technologie der Technischen Universität von Helsinki [1]. Dort werden Chips in das Kernsubstrat von Leiterplatten eingeklebt. Im Rahmen eines Gemeinschaftsprojektes eines Halbleiterherstellers und einem Leiterplattenhersteller, soll nun ein ähnliches Verfahren zur Integration von ICs in Leiterplatten, sogenannten Printed Circuit Boards (PCB) erprobt werden. Hierbei sind ungehäuste Chips auf den Kern einer Leiterplatte zu kleben und erst danach die Leiterbahnschichten aufzubringen. Die Kontaktierung des Die erfolgt, genau wie auch die einzelnen Schichten einer Multi-Layer- Leiterplatte miteinander verbunden werden, durch senkrechte Kontaktlöcher, sogenannte Vias. Ziel dieser Diplomarbeit ist es, diese Technik mit anderen Standardtechniken in Bezug auf die erzielbare Anschlussdichte zu vergleichen und die besonderen Ansprüche dieses neuen Verfahrens aufzuzeigen. Neben dem Erfassen von Randbedingungen müssen auch die auftretenden Probleme dargestellt, und gegebenenfalls Abhilfen dafür gefunden werden. Zuletzt soll ein mathematisches Modell erstellt werden, welches die Berechnung der Ausbeute an funktionsfähigen eingebetteten Die, abhängig von verschiedenen Randbedingungen erlaubt.

9 2 Was ist ein eingebetteter Die 7 2 Was ist ein eingebetteter Die Ein eingebettetes Halbleiter-Bauteil (engl.: embedded die) ist ein ungehäuster Chip der in die Leiterplatte integriert wurde. Es gibt die unterschiedlichsten Möglichkeiten dies zu realisieren. Zum Beispiel kann der Die in den Kern einer Leiterplatte gesetzt werden (siehe Abbildung 2-1) oder auf den Kern einer Leiterplatte geklebt, wie es Abbildung 2-2 zeigt. Abbildung 2-1 (In den Kern einer Leiterplatte integrierter Chip.) (1) Abbildung 2-2 (Auf den Kern einer Leiterplatte geklebter Die.) (2) In diesem Projekt wird die zweite Art der Einbettung verfolgt und deshalb im Folgenden auch nur darauf eingegangen. Die prinzipiellen Schritte dieser Methode sind in Abbildung 2-3 dargestellt.