Energieeffiziente adiabatische Multiplizierer

Transkript

1 Energieeffiziente adiabatische Multiplizierer Etienne Kleine FSU Jena 14. Dezember / 28

2 Zu Beginn : ein Vergleich CMOS adiabatisches vorgestelltes MAC MAC Design Gesamtverluste (pj) 17,6 1,57 0,73 nicht adiabatische - 1,12 0,28 Verluste (pj) Pipelinestufen Latenz (Takte) 2 4 1,5 max. Frequenz (MHz) Latches Transistoren Sind diese Werte realistisch? 2 / 28

3 Gliederung 1 Motivation 2 Energieverluste in CMOS-Schaltkreisen 3 geordnete binäre Entscheidungsdiagramme 4 Hardwareumsetzung in einer MAC-Einheit 3 / 28

4 Motivation : Energieeffizienz Verringerung der Wärmeentwicklung Akkulaufzeiten verlängern autonome Sensoren Kostenersparnis Umweltschutz 4 / 28

5 Entropie Wie viel Energie ist mindestens für Berechnungen nötig? 2.Hauptsatz der Thermodynamik : ds = dq dt 0 ds : Entropieänderung Entropie = Unordnung/ Maß für Informationsgehalt dq : Wärmetransport abgegebene Wärme = Energieverlust Löschen von Information (ds 0) führt zwingend zu Wärmeabgabe (dq 0) Theorem Informationsverarbeitung, die auf Verknüpfung von Zuständen basiert, erfordert grundsätzlich keinen Energieaufwand, sofern sie ohne Löschvorgänge stattfindet. 5 / 28

6 Adiabatisches Umladen Grundlagen aus der Elektronik ohmscher Widerstand wandelt elektrische in Wärmeenergie um zeitlich konstant ohmsches Gesetz : R = U R IR Energieumsatz : W R = U R I R = U2 R R Kondensator speichert nach dem Aufladen elektrische Energie der Widerstand nimmt mit der Zeit zu Ladevorgang : U C = U exp [ t ] R C gespeicherte Energie : E C = 1 2 C U2 C 6 / 28

7 Adiabatisches Umladen Warum sind diese Eigenschaften für Schaltungen wichtig? verbleibender Innenwiderstand der Transistoren parasitäre Kapazitäten Gatter ˆ= Kondensator der über Widerstand geladen wird Spannungen teilen sich nach Widerstandsverhältnis auf und es gilt : U = U R + U C 7 / 28

8 Adiabatisches Umladen 8 / 28

9 Adiabatisches Umladen Problem zu Beginn des Ladevorgangs : große Spannung über dem Widerstand Lösung umgesetzte Leistung hängt quadratisch von der Spannung ab es geht viel Energie in Form von Wärme verloren Spannungsverlauf während des Ladevorgangs anpassen idealer Spannungsverlauf : Rampe einfacher zu realisieren : sinusförmige Spannung 9 / 28

10 Adiabatisches Umladen Spannungsverläufe je langsamer der Ladevorgang stattfindet, desto effizienter ist er = die maximale Taktrate ist beschränkt 10 / 28

11 Adiabatische Schaltkreise adiabatische Schaltkreise in CMOS-Logik : in jedem Takt jede Kapazität entladen gespeicherte Energie geht dabei verloren in adiabatischer Logik : nur umgeladen wenn sich Logikpegel ändert es wird versucht Ladung in den Gattern weiter zu nutzen : durch Ladungsrückgewinnung durch verhindern des Entladens 11 / 28

12 Einleitung Ziel : ausnutzen der speziellen Eigenschaften Gattergröße und -komplexität eher zweitrangig Löschen von Information weitestgehend vermeiden wenige Latches, Pipelinestrukturen vermeiden Lösung : geordnete binäre Entscheidungsdiagramme (OBDD) ermöglichen Darstellung und Auswertung logischer Funktionen in vielen Fällen kompakt und einfach zu handhaben leicht mit adiabatischen Gattern umzusetzen 12 / 28

13 Definition Definition (OBDD) gewurzelter, gerichteter, azyklischer Graph mit Knoten V es gibt zwei Typen von Knoten : Terminalknoten : sind die Blätter und besitzen den Wert 1 oder 0 nichtterminale Knoten : besitzen einen Index I [1... n] und zwei Kinder low(v) und high(v); v v I (v ) > I (v) Start an der Wurzel; Vorgehen für Knoten v i : wenn x i = 0 low(v i ) wenn x i = 1 high(v i ) Wert der Funktion ˆ= Wert des Terminalknotens 13 / 28

14 Eigenschaften und Beispiele Eigenschaften Reduktion : isomorphe Teilgraphen entfernen Pfade die bei 1 und 0 zu gleichen Kindknoten führen zusammenfassen reduzierter Graph ist kanonische Darstellung (eindeutig) Ordnungsproblem : Komplexität des Graphen hängt von der Anordnung der Eingangsvariablen ab kein Algorithmus für Ordnung; kann aber mit etwas Erfahrung gut gelöst werden (Heuristiken) es gibt Funktionen die sich nicht gut ordnen lassen 14 / 28

15 Eigenschaften und Beispiele Beispiele 15 / 28

16 Eigenschaften und Beispiele Ordnungsproblem 16 / 28

17 Einleitung Multiply-Accumulate-Einheit Hauptbestandteil von DSP-Systemen Hauptursache für Energieverluste Energierückgewinnung ist hier besonders lohnend besteht aus drei Stufen : Booth-Recoder, Kompressorstufe, Addierer jetzt : nur Überblick über Grundprinzip konkrete Hardwareumsetzung verlangt zusätzliche Anpassungen für adiabatische Logik 17 / 28

18 Einleitung Schematischer Aufbau eines parallelen Multiplizierers 18 / 28

19 Booth-Recoder Booth-Recoder reduziert Anzahl der Partialprodukte von n 2 auf 1 2 n2 klassisch : mit Recoder und 2 Multiplexern umgesetzt adiabatisch : mittels OBDD umgesetzt 19 / 28

20 Booth-Recoder Vergleich 20 / 28

21 Kompressorstufe Kompressorstufe klassisch : meist duch Wallace- bzw. Dadda-Tree umgesetzt massiv parallel adiabatisch : mit 15:4 Zähler umgesetzt Komplexität nimmt nur linear und nicht exponentiell zu 21 / 28

22 Kompressorstufe Vergleich 22 / 28

23 Kompressorstufe 7-Input-Counter 23 / 28

24 Addierer Abschließender Addierer abhängig vom konkreten Problem gibt es verschiedene Implementierungen entscheidend dabei : Anzahl der Stufen, Tiefe einer Stufe als geeignet wird ein Carry-Select-Addierer mit minimaler Höhe der Stufen vorgeschlagen 24 / 28

25 Addierer adiabatischer Ripple-Carry-Addierer 25 / 28

26 Zusammenfassung Das wichtigste kurzgefasst zur Informationsverarbeitung ist prinzipiell keine Energie erforderlich Ladevorgang : langsam mit veränderlicher Spannung CMOS : viele kleine Gatter, die in jedem Takt entladen werden schnell, ineffizient adiabatische Gatter : wenige große Gatter, deren gespeicherte Energie möglichst weiter genutzt wird; langsam; effizient; wenig Latches; keine Pipeline OBDD : kompakte, einfach zu handhabende Darstellung logischer Funktionen; gut geeignet für adiabatische Gatter; Ordnungsproblem; schlecht darstellbare Funktionen 26 / 28

27 Zusammenfassung zum Ende : ein erneuter Vergleich CMOS adiabatisches vorgestelltes MAC MAC Design Gesamtverluste (pj) 17,6 1,57 0,73 nicht adiabatische - 1,12 0,28 Verluste (pj) Pipelinestufen Latenz (Takte) 2 4 1,5 max. Frequenz (MHz) Latches Transistoren Auf Grund der eingesetzten Technologie und Struktur sind diese Ergebnisse durchaus realistisch. 27 / 28

28 Quellen Quellen Suvakovic, Dusan ; Salama, Andre T. : Energy Efficient Adiabatic Multiplier-Accumulator Design Schlachta, Clemens : Ein Verfahren zur Verbesserung der Energieeffizienz durch Ladungsrückgewinnung in Digitalschaltungen, 2007 Bryant, Randal E. : Graph-Based Algorithms for Boolean Function Manipulation 28 / 28