Eingebettete Systeme

Größe: px
Ab Seite anzeigen:

Download "Eingebettete Systeme"

Transkript

1 Institut für Informatik Lehrstuhl für Eingebettete Systeme Prof. Dr. Uwe Brinkschulte Benjamin Betting 1. Aufgabe (DMA) Eingebettete Systeme 4. Übungsblatt Lösungsvorschlag a) Eigenschaften für die Datenübertragung von/zum Ein-/Ausgabegerät bei Verwendung von Polling, Interrupts und DMA Polling: Beim Polling werden die Ein-/Ausgabegeräte zyklisch abgefragt. Zwischen den einzelnen Abfragen wird der Prozessor nicht von der Ein-/Ausgabe genutzt. Nach einem festgelegten Intervall beansprucht das Polling den Prozessor, um die in der Zwischenzeit eingetroffenen Ereignisse (ein- bzw. ausgehende Daten) zu verarbeiten. Diese Verarbeitung benötigt je nach auszuführenden Aktionen (z.b. wenn auf allen bzw. keinen Geräten Daten vorliegen) unterschiedlich lange. Es ist aber möglich eine obere Grenze für die Ausführungszeit anzugeben. Ein-/Ausgabegeräte die zu Beginn der Abfragerunde bearbeitet werden haben dabei eine relativ Konstante maximale Latenzzeit. Tritt ein Ereignis (z.b. eingehende Daten) nach der Abfrage ein, muss bis zur nächsten Abfrage gewartet werden. Beim Polling werden die Datenübertragungen vom Prozessor realisiert. Interrupt: Ein-/Ausgabeoperationen rufen Unterbrechungen vor, dabei muss die Priorität der jeweiligen Unterbrechung beachtet werden. Die Operation mit der höchsten Priorität hat vor allen anderen Vorrang. Da ein eintretendes Ereignis direkt eine Unterbrechungsanforderung hervorruft, ist die Latenz bis zu Ein-/Ausgabeoperation im Idealfall sehr gering. Kommt es jedoch zu mehreren gleichzeitigen Ereignissen verschiedener Ein-/Ausgabegeräten kann nur das Gerät mit der höchsten Priorität diese kurze Latenz erreichen. Die Anfragen der weiteren Geräte werden dementsprechend verzögert. Da nicht absehbar ist wie häufig die Ereignisse auftreten, kann eine maximale Latenzzeit bis zur Bearbeitung nicht bestimmt werden. Bei der Ein-/Ausgabeansteuerung, wird der Prozessor nur verwendet, wenn auch tatsächlich Ein-/Ausgabeoperationen notwendig sind. Die Datenübertragung wird wie beim Polling auch vom Prozessor ausgeführt. DMA: Im Gegensatz zum Polling und der Verarbeitung über Interrupts wird die Datenübertragung bei DMA nicht über den Prozessor geleitet sondern der Datentransfer erfolgt über den DMA-Controller. Es ist dem Ein-/Ausgabegerät 1

2 dabei möglich in den Speicher zu schreiben oder aus dem Speicher zu lesen. Der Prozessor übernimmt hierbei nur die Initialisierung dieser DMA-Kanäle. Wie bei der Interruptmethode wird der Prozessor über einen Interrupt über ein Ereignis informiert. Er muss jedoch nicht die Daten von den Ein-/Ausgabepuffern in den Speicher transferieren. Der Interrupt wird ausgelöst, wenn die Datenübertragung bereits abgeschlossen ist. Durch dynamische Priorisierungen (siehe Aufgabenteil b) kann eine maximale Latenz der Ein-/Ausgabe erreicht werden. b) Der Vorteil von DMA-Kanälen ist, dass die Datenübertragung nicht vom Prozessor vorgenommen und er so entlastet wird. Der Prozessor wird nur zur Initialisierung der der DMA-Kanäle in Anspruch genommen. Bei mehreren Ein-/Ausgabegeräten ist es von Vorteil jedem Gerät einen eigenen Kanal zuzuweisen. In diesem Fall ist die Steuerung des Datenaustausches vom Prozessor auf den DMA-Controller ausgelagert. Für die Realisierung von mehreren DMA-Kanälen werden ein gemeinsames Steuerwerk im DMA-Controller und pro Kanal Register und Peripherieschnittstellen benötigt. Aufgrund der gemeinsamen Steuerung wird eine Priorisierung für die einzelnen Kanäle benötigt. Es sind dabei auch dynamische Prioritäten mölich. So kann z.b. ein DMA-Kanal nach der Benutzung auf die geringste Priorität gesetzt werden. Dies verhindert ein Aushungern der Ein-/Ausgabegeräte. c) Unterschiedlichen Wortbreiten zwischen Quelle und Ziel kann es zu dem Problem kommen, das entweder zu viele oder zu wenige Daten für einen Speicherzugriff vorhanden sind: Ist die Wortbreite der Quelle größer als die des Ziels, muss ein Datenwort für die ÃIJbertragung zerlegt werden. Im anderen Fall, also die Zielwortbreite ist größer als die der Quelle, genügt ein Datum von der Quelle nicht aus um ein Wort des Zieles zu füllen. Es müssen daher mehrere Quellwörter zu einem Wort des Zieles zusammengesetzt werden. Es können also für mehrere Lesezugriffe einen Schreibzugriff bzw. für einen Lesezugriff mehrere Schreibzugriffe benötigt werden. Ein DMA-Controller, welcher verschiedene Datenwortbreiten unterstützt, muss also über Puffer verfügen um ein Wort zu zerlegen oder zusammenzufügen. Weiterhin muss der Controller beim Inkrementieren des Adresszählers die unterschiedliche Datenwortbreite berücksichtigen (z.b. wurde auf der Quelle ein Wort (z.b. 4 Byte) gelesen und im Ziel ein Quadwort (z.b. 4x1Byte) geschrieben, dann muss der Adresszähler für das nächste (im Speicher folgende) Wort den Adresszähler der Quelle um 1 und den Adresszähler des Ziels um 4 erhöhen). Der DMA-Controller muss erkennen, ob es sich um einen Transfer zwischen unterschiedlichen Wortbreiten handelt und dementsprechend die Wörter zusammenfügen oder aufteilen. Der Betrieb im Fly-By-Modus ist nur für eine gleiche Quell- und Zielwortbreite möglich. 2. Aufgabe (Signalprozessoren) a) Man benötigt bei einer Abtastung von Signalen bis 30 khz eine Abtastfrequenz von 2 30kHz = 60kHz (laut dem Shannonschen Abtast-Theorem). b) Anzahl der Instruktionen: 10MHz 60kHz =

3 c) Blockschaltbild: Eingang (Mono) Tiefpaß fmax = 30 khz Bedienfeld P0 Mikrocontroller Host- Schnittstelle AD-Wandler DI1 Signalprozessor LRCK1 BCLK1 f Abtast = 44.1 khz f Serial = f Abtast * 16 Abtast- Takt ATMega 28 P1 P2 (Koeffizientenund Programmtransfer) NEC μpd6382 DO1 Delay- Schnittstelle DA-Wandler Anzeigefeld Tiefpaß fmax = 30 khz Ausgang 3

4 d) y(t) = ( v1 t 0 ) x(τ)dτ + ( v2 x(t) e at) Y (s) = v1 X(s) x Eigenschaften der Laplace-Transformation: Linearität: + v2 X(s a) Originalfunktion: a 1 f 1 (t) + a 2 f 2 (t) Bildfunktion: a 1 F 1 (s) + a 2 F 2 (s) Verschiebung im Bildbereich: Originalfunktion: e at f(t) Bildfunktion: F (s + a) (a C) Integration im Originalbereich: Originalfunktion: f 0 f(u)du Bildfunktion: 1 s F (s) 3. Aufgabe (Grundlagen von Echtzeitsystemen) a) Je nach Strenge der einzuhaltenden Zeitbedingungen unterscheidet man zwischen den folgenden drei Klassen: Weiche Echtzeitsysteme Feste Echtzeitsysteme Harte Echtzeitsysteme Als Beispiel sei hier ein autonomes Fahrzeug gegeben, dass zur Temperaturüberwachung eingesetzt wird. Die periodische Abfrage des Temperatursensors ist ein Beispiel für ein weiches Echtzeitsystem. Eine Temperaturmessung darf auch mal eine Deadline überschreiten, ohne dass sie wiederholt werden muss. Die Positionsbestimmung des Fahrzeugs ist ein Beispiel für ein festes Echtzeitsystem. Wenn diese ihre Deadline nicht einhält, so ist die ermittelte Position wertlos und die Positionsbestimmung muss wiederholt werden. Als Beispiel für ein hartes Echtzeitsystem dient die Kollisionserkennung des Fahrzeugs. Die Kollisionserkennung muss ihre Deadline immer einhalten, da sonst das Fahrzeug zu Schaden kommen könnte. b) Wertfunktion eines weichen Echtzeitsystems: 4

5 Nach dem Überschreiten der Deadline sinkt der Wert des Ergebnisses langsam immer weiter ab, bis es komplett wertlos ist. Wertfunktion eines festen Echtzeitsystems: Sobald die Deadline überschritten wurde, ist das Ergebnis nutzlos und somit ohne Wert. Wertfunktion eines harten Echtzeitsystems: 5

6 Nach dem Überschreiten der Deadline ist nicht nur das Ergebnis nutzlos, sondern es ist auch ein Schaden aufgetreten. Die Wertfunktion sinkt daher in den negativen Bereich. 4. Aufgabe (Echtzeitprogrammierung) a) Der zeitliche Verlauf der Taskzuteilungen bei einer synchronen Programmierung sieht folgendermaßen aus: aktiver Thread T3 T2 T1 Ruhe Zeit [ms] b) Der zeitliche Verlauf der Taskzuteilungen bei einer asynchronen Programmierung mit FPP-Scheduling sieht folgendermaßen aus: aktiver Thread T4 T3 T2 T1 Ruhe Zeit [ms]

Konzepte und Methoden der Systemsoftware. Aufgabe 1: Polling vs Interrupts. SoSe bis P

Konzepte und Methoden der Systemsoftware. Aufgabe 1: Polling vs Interrupts. SoSe bis P SoSe 2014 Konzepte und Methoden der Systemsoftware Universität Paderborn Fachgebiet Rechnernetze Präsenzübung 3(Musterlösung) 2014-05-05 bis 2014-05-09 Aufgabe 1: Polling vs Interrupts (a) Erläutern Sie

Mehr

Echtzeitprogrammierung und Echtzeitverhalten von Keil RTX. Frank Erdrich Semester AI 7

Echtzeitprogrammierung und Echtzeitverhalten von Keil RTX. Frank Erdrich Semester AI 7 Echtzeitprogrammierung und Echtzeitverhalten von Frank Erdrich Semester AI 7 Inhalt Einleitung Echtzeit und Echtzeitsysteme Echtzeitprogrammierung Real-Time Operating System Keil RTOS RTX Zusammenfassung

Mehr

Eingebettete Systeme

Eingebettete Systeme Institut für Informatik Lehrstuhl für Eingebettete Systeme Prof. Dr. Uwe Brinkschulte Benjamin Betting Eingebettete Systeme 1. Aufgabe (Regelsystem) 3. Übungsblatt Lösungsvorschlag a) Das Fahrzeug kann

Mehr

E Mikrocontroller-Programmierung

E Mikrocontroller-Programmierung E Mikrocontroller-Programmierung E Mikrocontroller-Programmierung E.1 Überblick Mikrocontroller-Umgebung Prozessor am Beispiel AVR-Mikrocontroller Speicher Peripherie Programmausführung Programm laden

Mehr

Vorbereitung zur Prüfung Echtzeitbetriebssysteme

Vorbereitung zur Prüfung Echtzeitbetriebssysteme Vorbereitung zur Prüfung Echtzeitbetriebssysteme Zugelassene Hilfsmittel: Taschenrechner Bitte verwenden Sie keinen roten Farbstift! 1. Echtzeitbetriebssysteme - Allgemein (15 Punkte) 1.1. Warum setzen

Mehr

Übung I Echtzeitbetriebssysteme

Übung I Echtzeitbetriebssysteme Übung I Echtzeitbetriebssysteme a) Von welchen drei Faktoren hängt bei der Echtzeitverarbeitung das korrekte Ergebnis ab? b) Wann ist ein System echtzeitfähig? c) Was versteht man unter Harter und Weicher

Mehr

Analog-Digital-Converter

Analog-Digital-Converter Analog-Digital-Converter Funktionsprinzip ADC bei ATmega128 Beispiel in C Funktionsprinzip 1 Analog-Digital-Wandlung Wandelt analoge Spannung / analogen Strom (Messgröße) in einen binären Wert um, der

Mehr

Eingebettete Systeme 2. Übungsblatt Lösungsvorschlag

Eingebettete Systeme 2. Übungsblatt Lösungsvorschlag Institut für Informatik Lehrstuhl für Eingebettete Systeme Prof. Dr. Uwe Brinkschulte Mathias Pacher Eingebettete Systeme 2. Übungsblatt Lösungsvorschlag 1. Aufgabe (Mikrocontroller) Ein Mikrocontroller

Mehr

Mikrocomputertechnik

Mikrocomputertechnik Mikrocomputertechnik Bernd-Dieter Schaaf Mit Mikrocontrollern der Familie 8051 ISBN 3-446-40017-6 Inhaltsverzeichnis Weitere Informationen oder Bestellungen unter http://www.hanser.de/3-446-40017-6 sowie

Mehr

5. Digitale Schnittstellen und Vernetzung im Überblick

5. Digitale Schnittstellen und Vernetzung im Überblick 5. Digitale Schnittstellen und Vernetzung im Überblick 5.1 Schnittstellen für Computerperipherie speziell: USB, FireWire 5.2 Drahtgebundene Netztechnologien z.b. Ethernet, ATM 5.3 Drahtlose Netztechnologien

Mehr

2.8 Signalprozessor-Beispiele

2.8 Signalprozessor-Beispiele 2.8.1 Ein einfacher Signalprozessor NEC Audio-Signalprozessor µpd6382 1 Merkmale: 2 Arithmetik-Einheit: 3 Festkomma-Arithmetik, Multiplizierer: multipliziert einen 16-Bit und einen 19-Bit Operanden in

Mehr

Einfu hrende Betrachtung des USB und Mo glichkeiten der Integration in das Rainbow-Betriebssystem. Georg Gottleuber 23. Juni 2010 Verteilte Systeme

Einfu hrende Betrachtung des USB und Mo glichkeiten der Integration in das Rainbow-Betriebssystem. Georg Gottleuber 23. Juni 2010 Verteilte Systeme Einfu hrende Betrachtung des USB und Mo glichkeiten der Integration in das Rainbow-Betriebssystem Georg Gottleuber 23. Juni 2010 Verteilte Systeme Seite 2 G. Gottleuber USB und Rainbow 23. Juni 2010 Inhaltsverzeichnis

Mehr

GRUNDLAGEN DER INFORMATIONSTECHNIK. Übungen TEIL 1 RECHNER

GRUNDLAGEN DER INFORMATIONSTECHNIK. Übungen TEIL 1 RECHNER GRUNDLAGEN DER INFORMATIONSTECHNIK Übungen TEIL 1 RECHNER Otto-von-Guericke-Universität Magdeburg Fakultät für Elektrotechnik und Informationstechnik Institut für Elektronik, Signalverarbeitung und Kommunikationstechnik

Mehr

Konzepte von Betriebssystem- Komponenten Ausnahme- / Unterbrechungsbehandlung

Konzepte von Betriebssystem- Komponenten Ausnahme- / Unterbrechungsbehandlung Konzepte von Betriebssystem- Komponenten Ausnahme- / Unterbrechungsbehandlung Sommersemester 2005 Uni Erlangen Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebsysteme Tarek Gasmi Tarek.Gasmi@informatik.stud.uni-erlangen.de

Mehr

Timer. Funktionsprinzip

Timer. Funktionsprinzip Timer Funktionsprinzip 8-Bit-Timer des ATmega28 Beispiel Timer im Polling- und Interrupt-Betrieb Funktionsprinzip Timer ist ein in Hardware realisierter i Zähler ändert seinen Zählerstand mit einer vorgegebenen

Mehr

Mikrorechner-Technik

Mikrorechner-Technik Springer-Lehrbuch Mikrorechner-Technik Band II Busse, Speicher, Peripherie und Mikrocontroller Bearbeitet von Helmut Bähring Neuausgabe 2002. Taschenbuch. xxvii, 425 S. Paperback ISBN 978 3 540 43693 5

Mehr

Ein und Ausgabe. von Neumann Konzept enthält folgende Komponenten: Rechenwerk Steuerwerk Speicher Eingabewerk Ausgabewerk (siehe 1.

Ein und Ausgabe. von Neumann Konzept enthält folgende Komponenten: Rechenwerk Steuerwerk Speicher Eingabewerk Ausgabewerk (siehe 1. Ein und Ausgabe von Neumann Konzept enthält folgende Komponenten: Rechenwerk Steuerwerk Speicher Eingabewerk Ausgabewerk (siehe 1. Vorlesung) v. Neumann Architektur Eingabewerk Speicher Ausgabewerk Rechenwerk

Mehr

Ausgewählte Kapitel eingebetteter Systeme

Ausgewählte Kapitel eingebetteter Systeme Ausgewählte Kapitel eingebetteter Systeme Echtzeitfähige Ereignisgetriebene Scheduling-Strategien Friedrich-Alexander-Universität Erlangen-Nürnberg 08.06.2005 Übersicht Problemdefinition Scheduling-Strategien

Mehr

Musterlösungen Technische Informatik 2 (T2) Prof. Dr.-Ing. D. P. F. Möller

Musterlösungen Technische Informatik 2 (T2) Prof. Dr.-Ing. D. P. F. Möller SS 2004 VAK 18.004 Musterlösungen Technische Informatik 2 (T2) Prof. Dr.-Ing. D. P. F. Möller Aufgabenblatt 2.5 Lösung 2.5.1 Befehlszähler (Program Counter, PC) enthält Adresse des nächsten auszuführenden

Mehr

Inhaltsverzeichnis Kapitel 1 Grundlagen für Echtzeitsysteme in der Automatisierung

Inhaltsverzeichnis Kapitel 1 Grundlagen für Echtzeitsysteme in der Automatisierung Kapitel 1 Grundlagen für Echtzeitsysteme in der Automatisierung 1 1.1 Einführung 1 1.1.1 Echtzeitdatenverarbeitung 1 1.1.2 Ziele und Grundprinzip der Automatisierung von technischen Prozessen 2 1.1.3 Anwendungsbeispiele

Mehr

Betriebssysteme 1. Thomas Kolarz. Folie 1

Betriebssysteme 1. Thomas Kolarz. Folie 1 Folie 1 Betriebssysteme I - Inhalt 0. Einführung, Geschichte und Überblick 1. Prozesse und Threads (die AbstrakFon der CPU) 2. Speicherverwaltung (die AbstrakFon des Arbeitsspeichers) 3. Dateisysteme (die

Mehr

Geräteverwaltung: Einführung

Geräteverwaltung: Einführung Geräteverwaltung: Einführung Die Ziele einer Geräteverwaltung sind: Einfache Softwareschnittstelle Gleiche Software Schnittstellen für alle Geräte eines Gerätetyps z.b.: unabhängig vom Soundkartenhersteller

Mehr

Automatisierungstechnik I Mini-Betriebssystem Theorie

Automatisierungstechnik I Mini-Betriebssystem Theorie Universität Stuttgart Institut für Automatisierungs- und Softwaretechnik Prof. Dr.-Ing. M. Weyrich Automatisierungstechnik I Sommersemester 2015 Farzan Yazdi, M.Sc. www.ias.uni-stuttgart.de/at1 at1@ias.uni-stuttgart.de

Mehr

Hochschule Emden / Leer. Ausarbeitung. Speicherung digitaler Signale

Hochschule Emden / Leer. Ausarbeitung. Speicherung digitaler Signale Hochschule Emden / Leer Ausarbeitung Thema: Speicherung digitaler Signale eingereicht von: Jens Fresenborg Inhaltsverzeichnis 1 Speicherung Digitaler Signale 1 2 Asynchrone Speicherelemente 1 2.1 RS-Flip-Flop

Mehr

Hardware Logik-Analysatoren

Hardware Logik-Analysatoren Hardware Logik-Analysatoren Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2010/2011 Hardware Logik-Analysatoren 1/24 2010-10-12

Mehr

8. SPS Komponenten: Beschreibung der Hardware-Komponenten einer SPS samt deren Eigenschaften

8. SPS Komponenten: Beschreibung der Hardware-Komponenten einer SPS samt deren Eigenschaften 8. SPS Komponenten: Beschreibung der Hardware-Komponenten einer SPS samt deren Eigenschaften Automatisierungsgerät: Zentralbaugruppe mit Prozessor Kommunikationsbaugruppe (Feldbusanschaltung) Bussysteme

Mehr

Kybernetik Laplace Transformation

Kybernetik Laplace Transformation Kybernetik Laplace Transformation Mohamed Oubbati Institut für Neuroinformatik Tel.: (+49) 73 / 50 2453 mohamed.oubbati@uni-ulm.de 08. 05. 202 Laplace Transformation Was ist eine Transformation? Was ist

Mehr

Übungen zur Vorlesung Technische Informatik I, SS 2002 Hauck / Guenkova-Luy / Prager / Chen Übungsblatt 5 Rechenwerke / Scheduling

Übungen zur Vorlesung Technische Informatik I, SS 2002 Hauck / Guenkova-Luy / Prager / Chen Übungsblatt 5 Rechenwerke / Scheduling Übungen zur Vorlesung Technische Informatik I, SS 2002 Hauck / Guenkova-Luy / Prager / Chen Übungsblatt 5 Rechenwerke / Scheduling Aufgabe 1: Sie haben in der Vorlesung einen hypothetischen Prozessor kennen

Mehr

Lösung von Übungsblatt 8

Lösung von Übungsblatt 8 Betriebssysteme (SS201) Lösung von Übungsblatt 8 Aufgabe 1 (Unterbrechungen) 1. Was sind Interrupts? Interrupts sind externe Unterbrechungen. Sie werden durch Ereignisse außerhalb des zu unterbrechenden

Mehr

Ein- Ausgabeeinheiten

Ein- Ausgabeeinheiten Kapitel 5 - Ein- Ausgabeeinheiten Seite 121 Kapitel 5 Ein- Ausgabeeinheiten Am gemeinsamen Bus einer CPU hängt neben dem Hauptspeicher die Peripherie des Rechners: d. h. sein Massenspeicher und die Ein-

Mehr

Aufbau und Funktionsweise eines Computers - II

Aufbau und Funktionsweise eines Computers - II Aufbau und Funktionsweise eines Computers - II Schaltwerke Schaltwerke Bei Schaltnetzen: Ausgabe hängt nur von der aktuellen Eingabe ab. Bei Schaltwerken: Ausgabe hängt zusätzlich von endlich vielen vorausgegangenen

Mehr

Prinzipien und Komponenten eingebetteter Systeme

Prinzipien und Komponenten eingebetteter Systeme 1 Prinzipen und Komponenten Eingebetteter Systeme (PKES) (2) Mikrocontroller I Sebastian Zug Arbeitsgruppe: Embedded Smart Systems 2 Veranstaltungslandkarte Fehlertoleranz, Softwareentwicklung Mikrocontroller

Mehr

Teil 6: PIC Studiengang Technische Informatik (TI) Prof. Dr.-Ing. Alfred Rożek. nur für Lehrzwecke Vervielfältigung nicht gestattet

Teil 6: PIC Studiengang Technische Informatik (TI) Prof. Dr.-Ing. Alfred Rożek. nur für Lehrzwecke Vervielfältigung nicht gestattet -Berlin Teil 6: PIC 8259 Studiengang Technische Informatik (TI) Prof Dr-Ing Alfred Rożek nur für Lehrzwecke Vervielfältigung nicht gestattet EMC45: Interrupt 4112002 Folie: 1 Prof Dr-Ing Alfred Rozek Berlin

Mehr

Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen

Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen Mikroprozessoren Grundlagen Aufbau, Blockschaltbild Grundlegende Datentypen AVR-Controller Anatomie Befehlssatz Assembler Speicherzugriff Adressierungsarten Kontrollstrukturen Stack Input / Output (I/O)

Mehr

Vortrag zur Seminarphase der PG Solar Doorplate MSP430 Wichtigste Grundlagen von David Tondorf

Vortrag zur Seminarphase der PG Solar Doorplate MSP430 Wichtigste Grundlagen von David Tondorf Vortrag zur Seminarphase der PG Solar Doorplate MSP430 Wichtigste Grundlagen von David Tondorf Technische Daten 16-Bit RISC Architektur bis zu 16 Mhz Vcc: 1,8-3,6V 64 KB FRAM 2 KB SRAM 7 Schlafmodi 5 16-Bit

Mehr

OSEK / OSEKtime Ausgewählte Kapitel eingebetteter Systeme

OSEK / OSEKtime Ausgewählte Kapitel eingebetteter Systeme OSEK / OSEKtime Ausgewählte Kapitel eingebetteter Systeme Wilhelm Haas Wilhelm.Haas@informatik.stud.uni-erlangen.de Friedrich-Alexander-Universität Erlangen-Nürnberg Institut für Informatik Lehrstuhl 4

Mehr

Zusammenfassung der 1. Vorlesung

Zusammenfassung der 1. Vorlesung Zusammenfassung der 1. Vorlesung Einordnung und Motivation Grundlegende Definitionen Kontinuierliches Signal Zeitdiskretes Signal Quantisiertes Signal Digitales Signal Kontinuierliches System Abtastsystem

Mehr

Mikrocontroller. Vortrag von Louis Liedtke. 8. Dezember Fakultät Elektrotechnik und Informatik. Bild 1: Atmel ATmega8

Mikrocontroller. Vortrag von Louis Liedtke. 8. Dezember Fakultät Elektrotechnik und Informatik. Bild 1: Atmel ATmega8 Mikrocontroller Bild 1: Atmel ATmega8 Vortrag von 8. Dezember 2015 Gliederung 1. Begriffserklärung 2. Besondere Merkmale 3. Aufbau und Arbeitsweise 4. Programmierung 5. Nutzen 6. Fazit 2 1. Begriffserklärung

Mehr

Grundlagen der Automatisierungstechnik. (Automatisierungstechnik 1) 5. Echtzeit

Grundlagen der Automatisierungstechnik. (Automatisierungstechnik 1) 5. Echtzeit Grundlagen der Automatisierungstechnik (Automatisierungstechnik 1) 5. Echtzeit Definition von Echtzeit Häufiges Missverständnis Echtzeit bedeutet schnell FALSCH Richtige Definition Ein Echtzeitsystem garantiert

Mehr

Ansteuerung eines LCD-Screens

Ansteuerung eines LCD-Screens Ansteuerung eines LCD-Screens Marcel Meinersen 4. Mai 2013 Marcel Meinersen Ansteuerung eines LCD-Screens 4. Mai 2013 1 / 27 Inhaltsverzeichnis 1 Allgemeines Was ist ein LCD-Screen? LCD 162C LED Marcel

Mehr

Inhaltsverzeichnis 1 Ein-Bit-Rechner Mikrorechentechnik-Grundlagen Das Mikrocontrollersystem ein Überblick am Beispiel MSP430F1232

Inhaltsverzeichnis 1 Ein-Bit-Rechner Mikrorechentechnik-Grundlagen Das Mikrocontrollersystem ein Überblick am Beispiel MSP430F1232 Inhaltsverzeichnis 1 Ein-Bit-Rechner... 15 1.1 Rechenwerk... 15 1.1.1 Register und Takt... 16 1.1.2 Zwischenspeicher... 17 1.1.3 Native und emulierte Datenmanipulationsbefehle... 18 1.2 Steuerwerk... 20

Mehr

Mikrocomputertechnik. Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 -

Mikrocomputertechnik. Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 - Mikrocomputertechnik Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 - Mikroprozessor-Achritekturen Folie 2 Mikroprozessor-Achritekturen Klassifizierung anhand Wortbreite CPU-Architektur und Busleitungen

Mehr

Mögliche Praktikumsaufgaben

Mögliche Praktikumsaufgaben Kapitel 8 Mögliche Praktikumsaufgaben 8.1 System on a Chip : Entwurf eines Sound-Moduls In diesem Praktikum soll ein Sound-Modul (Soundkarte) mit Master-Zugang zum Core Connect PLB-Bus entworfen werden.

Mehr

MikroController der 8051-Familie

MikroController der 8051-Familie i Dipl.-Ing. Roland Dilsch MikroController der 8051-Familie Aufbau, Funktion, Einsatz Vogel Buchverlag Inhaltsverzeichnis Vorwort 5 1 Was ist ein MikrocontroUer? 13 1.1 Aufbau eines Computers 13 1.2 Entstehung

Mehr

Prinzipieller Aufbau und Funktionsweise eines Prozessors

Prinzipieller Aufbau und Funktionsweise eines Prozessors Prinzipieller Aufbau und Funktionsweise eines Prozessors [Technische Informatik Eine Einführung] Univ.- Lehrstuhl für Technische Informatik Institut für Informatik Martin-Luther-Universität Halle-Wittenberg

Mehr

Reset. Teil D4: Reset, Takt, zeitabhängige Signale. Reset. Resetschaltung. 06 / Teil D4 / Seite 01. Aufgabe:

Reset. Teil D4: Reset, Takt, zeitabhängige Signale. Reset. Resetschaltung. 06 / Teil D4 / Seite 01. Aufgabe: & & Teil D4:, Takt, zeitabhängige Signale in der Digitaltechnik Takt und I 555 6.2.16 Aufgabe: beim Systemstart: deaktivieren aller Systemkomponenten bis Versorgungsspannung stabil ist; beim Systemstart:

Mehr

Rechnerarchitektur Atmega 32. 1 Vortrag Atmega 32. Von Urs Müller und Marion Knoth. Urs Müller Seite 1 von 7

Rechnerarchitektur Atmega 32. 1 Vortrag Atmega 32. Von Urs Müller und Marion Knoth. Urs Müller Seite 1 von 7 1 Vortrag Atmega 32 Von Urs Müller und Marion Knoth Urs Müller Seite 1 von 7 Inhaltsverzeichnis 1 Vortrag Atmega 32 1 1.1 Einleitung 3 1.1.1 Hersteller ATMEL 3 1.1.2 AVR - Mikrocontroller Familie 3 2 Übersicht

Mehr

Statische Ablaufplanung

Statische Ablaufplanung Ausgewählte Kapitel eingebetteter Systeme Statische Ablaufplanung Hauptseminar SS 2006 Matthias Bott 12.07.2006 Inhaltsverzeichnis 1 Einleitung 2 Statische vs. dynamische Ablaufplanung 2.1 Abgrenzung 2.2

Mehr

Für den Anschluss dieses und anderer Module dieser Serie an das myavr Board steht ein Adapter zur Verfügung.

Für den Anschluss dieses und anderer Module dieser Serie an das myavr Board steht ein Adapter zur Verfügung. Ein Funkmodul Seite 1 von 10 4.18. Ein Funkmodul Das FSK-Modul RFM12B ist ein Sende- und Empfangsmodul bei einer Frequenz von 433 MHz. Das Modul besitzt eine SPI-Schnittstelle und ist damit für den Anschluss

Mehr

Beispielhafte Prüfungsaufgaben zur Vorlesung Technische Informatik I Gestellt im Frühjahr 2012

Beispielhafte Prüfungsaufgaben zur Vorlesung Technische Informatik I Gestellt im Frühjahr 2012 Beispielhafte Prüfungsaufgaben zur Vorlesung Technische Informatik I Gestellt im Frühjahr 2012 Die beigefügte Lösung ist ein Vorschlag. Für Korrektheit, Vollständigkeit und Verständlichkeit wird keine

Mehr

Grundlagen der Rechnerarchitektur. Ein und Ausgabe

Grundlagen der Rechnerarchitektur. Ein und Ausgabe Grundlagen der Rechnerarchitektur Ein und Ausgabe Übersicht Grundbegriffe Hard Disks und Flash RAM Zugriff auf IO Geräte RAID Systeme SS 2012 Grundlagen der Rechnerarchitektur Ein und Ausgabe 2 Grundbegriffe

Mehr

Prozessorarchitektur. Kapitel 1 - Wiederholung. M. Schölzel

Prozessorarchitektur. Kapitel 1 - Wiederholung. M. Schölzel Prozessorarchitektur Kapitel - Wiederholung M. Schölzel Wiederholung Kombinatorische Logik: Ausgaben hängen funktional von den Eingaben ab. x x 2 x 3 z z = f (x,,x n ) z 2 z m = f m (x,,x n ) Sequentielle

Mehr

AVR-Mikrocontroller in BASCOM programmieren, Teil 3

AVR-Mikrocontroller in BASCOM programmieren, Teil 3 jean-claude.feltes@education.lu 1/8 AVR-Mikrocontroller in BASCOM programmieren, Teil 3 Alle Beispiele in diesem Kapitel beziehen sich auf den Mega8. Andere Controller können unterschiedliche Timer haben.

Mehr

Grundlagen der Technischen Informatik. 13. Übung

Grundlagen der Technischen Informatik. 13. Übung Grundlagen der Technischen Informatik 13. Übung Christian Knell Keine Garantie für Korrekt-/Vollständigkeit 13. Übungsblatt Themen Aufgabe 1: Aufgabe 2: Aufgabe 3: Aufgabe 4: Automaten VHDL VHDL VHDL 13.

Mehr

Rechnergrundlagen SS 2007. 11. Vorlesung

Rechnergrundlagen SS 2007. 11. Vorlesung Rechnergrundlagen SS 2007 11. Vorlesung Inhalt Evaluation der Lehre (Auswertung) Synchroner/asynchroner Systembus Kontrollfluss/Datenfluss RISC vs. CISC Speicherhierarchie Cache Lesen Schreiben Überschreiben

Mehr

Prozesse vs. Threads

Prozesse vs. Threads Prozesse vs. Threads Verwaltungsaufwand von Threads ist deutlich geringer Effizienzvorteil: bei einem Wechsel von Threads im gleichen Prozessraum ist kein vollständiger Austausch des Prozesskontextes notwendig.

Mehr

RTOS Einführung. Version: Datum: Autor: Werner Dichler

RTOS Einführung. Version: Datum: Autor: Werner Dichler RTOS Einführung Version: 0.0.1 Datum: 20.07.2013 Autor: Werner Dichler Inhalt Inhalt... 2 RTOS... 3 Definition... 3 Anforderungen... 3 Aufgaben... 3 Eigenschaften... 4 Einteilung der Betriebssysteme...

Mehr

Konzepte von Betriebssystem-Komponenten. Ausnahme- / Unterbrechungsbehandlung

Konzepte von Betriebssystem-Komponenten. Ausnahme- / Unterbrechungsbehandlung Konzepte von Betriebssystem-Komponenten Sommersemester 2005 Uni Erlangen Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebsysteme Tarek Gasmi Tarek.Gasmi@informatik.stud.uni-erlangen.de Tarek Gasmi

Mehr

Mikrocomputertechnik. Thema: Serielle Schnittstelle / UART

Mikrocomputertechnik. Thema: Serielle Schnittstelle / UART Mikrocomputertechnik Thema: Serielle Schnittstelle / UART Parallele vs. serielle Datenübertragung Parallele Datenübertragung Mehrere Bits eines Datums werden zeitgleich mittels mehrerer Datenleitungen

Mehr

Technische Informatik 1 Übung 8 Instruktionsparallelität (Rechenübung) Andreas Tretter 8./9. Dezember Bitte immer eine Reihe freilassen

Technische Informatik 1 Übung 8 Instruktionsparallelität (Rechenübung) Andreas Tretter 8./9. Dezember Bitte immer eine Reihe freilassen Technische Informatik 1 Übung 8 Instruktionsparallelität (Rechenübung) Andreas Tretter 8./9. Dezember 2016 Bitte immer eine Reihe freilassen Ziele der Übung Verschiedene Arten von Instruktionsparallelität

Mehr

Betriebssysteme I WS 2016/17. Prof. Dr. Dirk Müller. 8 Betriebssystem-Grundlagen

Betriebssysteme I WS 2016/17. Prof. Dr. Dirk Müller. 8 Betriebssystem-Grundlagen Betriebssysteme I 8 Betriebssystem-Grundlagen WS 2016/17 Prof. Dr. Dirk Müller WS 2016/17 2/24 Protokoll und Schnittstelle Ressourcen entziehbare exklusiv nutzbare Ressourcentransformation Überblick Kernel-Modus

Mehr

In heutigen Computern findet man schnellen/teuren als auch langsamen/billigen Speicher

In heutigen Computern findet man schnellen/teuren als auch langsamen/billigen Speicher Speicherhierarchie In heutigen Computern findet man schnellen/teuren als auch langsamen/billigen Speicher Register Speicherzellen, direkt mit der Recheneinheit verbunden Cache-Speicher Puffer-Speicher

Mehr

Stack, Stackpointer, Unterprogramm HP: 0 * 1 * 2 * 3 CAL UP1 4 * 5 * 6 CAL UP2 7 *... UP1: 30 * 33 RET UP2: 40 * 41 CAL UP1 42 * 43 RET

Stack, Stackpointer, Unterprogramm HP: 0 * 1 * 2 * 3 CAL UP1 4 * 5 * 6 CAL UP2 7 *... UP1: 30 * 33 RET UP2: 40 * 41 CAL UP1 42 * 43 RET Stack, Stackpointer, Unterprogramm HP: 0 * 1 * 2 * 3 CAL UP1 4 * 5 * 6 CAL UP2 7 *... UP1: 30 * 33 RET UP2: 40 * 41 CAL UP1 42 * 43 RET Stack, Stackpointer, UP Stack (Stapel, FIFO) wird benötigt UP-Ruf:

Mehr

Betriebssysteme. Vorlesung im Herbstsemester 2010 Universität Mannheim. Kapitel 6: Speicherbasierte Prozessinteraktion

Betriebssysteme. Vorlesung im Herbstsemester 2010 Universität Mannheim. Kapitel 6: Speicherbasierte Prozessinteraktion Betriebssysteme Vorlesung im Herbstsemester 2010 Universität Mannheim Kapitel 6: Speicherbasierte Prozessinteraktion Felix C. Freiling Lehrstuhl für Praktische Informatik 1 Universität Mannheim Vorlesung

Mehr

Betriebssysteme. Tutorium 2. Philipp Kirchhofer

Betriebssysteme. Tutorium 2. Philipp Kirchhofer Betriebssysteme Tutorium 2 Philipp Kirchhofer philipp.kirchhofer@student.kit.edu http://www.stud.uni-karlsruhe.de/~uxbtt/ Lehrstuhl Systemarchitektur Universität Karlsruhe (TH) 4. November 2009 Philipp

Mehr

Busse. Dr.-Ing. Volkmar Sieh WS 2005/2006. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg

Busse. Dr.-Ing. Volkmar Sieh WS 2005/2006. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg Einleitung Bus-Konfiguration Bus-Arbitrierung Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Einleitung Bus-Konfiguration Bus-Arbitrierung

Mehr

Busse. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009

Busse. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Busse Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Busse 1/40 2008-10-13 Übersicht 1 Einleitung 2 Bus-Konfiguration

Mehr

11. Die PC-Schnittstelle

11. Die PC-Schnittstelle PC-Schnittstelle Funktion -1. Die PC-Schnittstelle.1. Funktion Die folgenden Angaben gelten ohne Einschränkung für den PC, PC-XT, PC-AT, AT-386, AT-486 und kompatible Rechner. Sie sind nur für jene interessant,

Mehr

Arbeitsblätter - ADC-Grundlagen -

Arbeitsblätter - ADC-Grundlagen - Seite 1 / 8 Wenn es darum geht Spannungen zu messen, wird der Analog Digital Converter benutzt. Er konvertiert eine elektrische Spannung in eine Digitalzahl. Diese kann dann in gewohnter Weise von einem

Mehr

M3120 Incremental-Encoder 4-fach

M3120 Incremental-Encoder 4-fach M3120 Incremental-Encoder 4-fach Technische Beschreibung Eiserstraße 5 Telefon 05246/963-0 33415 Verl Telefax 05246/963-149 Datum 20.10.94 Version 1.1 Seite 1 von 13 Inhaltsverzeichnis 1. Funktionsbeschreibung

Mehr

Fahrzeugmechatronik Masterstudiengang M 3.2 Sensoren und Aktoren Labor für Automatisierung und Dynamik AuD FB 03MB

Fahrzeugmechatronik Masterstudiengang M 3.2 Sensoren und Aktoren Labor für Automatisierung und Dynamik AuD FB 03MB Abb. 6 Dreidimensionale Darstellung des Frequenzgangs G ATP () s, Achsteilungen s 2 π in Hz Prof. Dr. Höcht 1/29 18.06.2006 11:13 Z_ Abb. 7 Einfluß des Pols bei s imaginären Achse, Achsteilungen in Hz

Mehr

2.2 Rechnerorganisation: Aufbau und Funktionsweise

2.2 Rechnerorganisation: Aufbau und Funktionsweise 2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise

Mehr

Datentechnik. Prinzipieller Aufbau eines Schnittstellenbausteins

Datentechnik. Prinzipieller Aufbau eines Schnittstellenbausteins Prinzipieller Aufbau eines Schnittstellenbausteins DB /CS A0-Ai R/W Reset Takt Int IntAck zum µp Datenbus Puffer Steuerung Interruptsteuerung & IF Statusregister IE Steuerregister Befehlsregister Datenregister

Mehr

D.9 Versuchsreihe 9: Gesamtsystem, Interrupts, Synthese

D.9 Versuchsreihe 9: Gesamtsystem, Interrupts, Synthese .9 Versuchsreihe 9: Gesamtsystem, Interrupts, Synthese Abgabedatum: 25.06.2010 Name: Gruppe: Theorie: Versuch: (vom Tutor abzuzeichnen) (vom Tutor abzuzeichnen) Aufbau des Gesamtsystems amit ein funktionsfähiges

Mehr

2. Vorlesung. Systemtheorie für Informatiker. Dr. Christoph Grimm. Professur Prof. Dr. K. Waldschmidt, Univ. Frankfurt/Main

2. Vorlesung. Systemtheorie für Informatiker. Dr. Christoph Grimm. Professur Prof. Dr. K. Waldschmidt, Univ. Frankfurt/Main 2. Vorlesung Systemtheorie für Informatiker Dr. Christoph Grimm Professur Prof. Dr. K. Waldschmidt, Univ. Frankfurt/Main Letzte Woche: EA-System Eingabe: Ausgabe: u y t E/A-System 2. Vorlesung Systemtheorie

Mehr

Embedded Systems

Embedded Systems Embedded Systems I Themen am 25.10.16 (ES1_16_V4): Wie funktionieren A/D- und D/A-Wandler?; Übung 3: Analog Digital-Wandler... Wandlungs-Prinzipien Register-Auswahl und Initialisierung für Praktikum 4,

Mehr

Tutorium Rechnerorganisation

Tutorium Rechnerorganisation Woche 3 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu

Mehr

Klausur Echtzeitsysteme

Klausur Echtzeitsysteme Technische Universität München WS 22/23 Fakultät für Informatik 2. Februar 23 Prof. Dr. A. Knoll Klausur Echtzeitsysteme Aufgabe Wissensfragen (5 Punkte). Erläutern Sie den Unterschied zwischen harten

Mehr

Inhaltsverzeichnis. Vorwort...VII I. Übungen zu Band I... 1

Inhaltsverzeichnis. Vorwort...VII I. Übungen zu Band I... 1 Inhaltsverzeichnis Vorwort...VII I. Übungen zu Band I... 1 I.1 Grundlagen... 1 Aufgabe 1: Zu den Maßeinheiten Kilo, Mega, Giga,...(I.1.1)... 1 Aufgabe 2: Zu den Begriffen bit, byte, bit/s,...(i.1.1)...

Mehr

Pipelining. Die Pipelining Idee. Grundlagen der Rechnerarchitektur Prozessor 45

Pipelining. Die Pipelining Idee. Grundlagen der Rechnerarchitektur Prozessor 45 Pipelining Die Pipelining Idee Grundlagen der Rechnerarchitektur Prozessor 45 Single Cycle Performance Annahme die einzelnen Abschnitte des MIPS Instruktionszyklus benötigen folgende Ausführungszeiten:

Mehr

Lösungen zum Kurs "Mikrocontroller Hard- und Software

Lösungen zum Kurs Mikrocontroller Hard- und Software Lösungen zum Kurs "Mikrocontroller Hard- und Software Gerhard Schmidt Kastanienallee 20 64289 Darmstadt http://www.avr-asm-tutorial.net Lösung Aufgabe 2 Aufgabe 2 sbi DDRB,PB0 2 Takte sbi PORTB,PB0 2 Takte

Mehr

High Performance Embedded Processors

High Performance Embedded Processors High Performance Embedded Processors Matthias Schwarz Hardware-Software-Co-Design Universität Erlangen-Nürnberg martin.rustler@e-technik.stud.uni-erlangen.de matthias.schwarz@e-technik.stud.uni-erlangen.de

Mehr

State diagrams (Zustandsautomaten)

State diagrams (Zustandsautomaten) State diagrams (Zustandsautomaten) Allgemeines Zustandsautomaten geben Antworten auf die Frage Wie verhält sich das System in einem bestimmten Zustand bei gewissen Ereignissen?. Sie spezifizieren somit

Mehr

Technische Informatik 1

Technische Informatik 1 Technische Informatik 1 7 Prozesse und Threads Lothar Thiele Computer Engineering and Networks Laboratory Betriebssystem 7 2 7 3 Betriebssystem Anwendung Anwendung Anwendung Systemaufruf (syscall) Betriebssystem

Mehr

Tutorium Rechnerorganisation

Tutorium Rechnerorganisation Woche 11 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu

Mehr

J. Reinier van Kampenhout Robert Hilbrich Hans-Joachim Goltz. Workshop Echtzeit Fraunhofer FIRST

J. Reinier van Kampenhout Robert Hilbrich Hans-Joachim Goltz. Workshop Echtzeit Fraunhofer FIRST Modellbasierte Generierung von statischen Schedules für sicherheitskritische, eingebettete Systeme mit Multicore Prozessoren und harten Echtzeitanforderungen J. Reinier van Kampenhout Robert Hilbrich Hans-Joachim

Mehr

Algorithmen & Programmierung. Steuerstrukturen im Detail Selektion und Iteration

Algorithmen & Programmierung. Steuerstrukturen im Detail Selektion und Iteration Algorithmen & Programmierung Steuerstrukturen im Detail Selektion und Iteration Selektion Selektion Vollständige einfache Selektion Wir kennen schon eine Möglichkeit, Selektionen in C zu formulieren: if

Mehr

Die AVR Mikrocontrollerfamilie

Die AVR Mikrocontrollerfamilie AKES - Ausgewählte Kapitel eingebetteter Systeme 10. Mai 2006 Übersicht über den Vortrag Was sind AVRs? 2/35 Anwendungsfelder Übersicht über den Vortrag Mikrocontroller 3/35 Kleiner Chip Viel integrierte

Mehr

Lösungsblatt 2 Signalverarbeitung und Klassifikation

Lösungsblatt 2 Signalverarbeitung und Klassifikation Fakultät für Informatik Übung zu Kognitive Systeme Sommersemester 06 M. Sperber (matthias.sperber@kit.edu) S. Nguyen (thai.nguyen@kit.edu) Lösungsblatt Signalverarbeitung und Klassifikation Aufgabe : Faltung

Mehr

Projektlabor. LCD Ansteuerung

Projektlabor. LCD Ansteuerung Projektlabor LCD Ansteuerung Contents 1 LCD 3 2 Hardware des Displays 3 2.1 Hardware............................... 3 2.2 Verbindung.............................. 4 3 Softwareansteuerung 6 4 Quellen 10

Mehr

NANO III. Digital-Analog-Wandler. Analog-Digital-Wandler Abtastung. Datenakquisition:

NANO III. Digital-Analog-Wandler. Analog-Digital-Wandler Abtastung. Datenakquisition: NANO III Digital-Analog-Wandler Datenakquisition: Analog-Digital-Wandler Abtastung Prinzip des DAC (DAC = Digital - Analog - Converter) 2 0 R 1 4Bit DAC 1 12/16 2 1 R 1 / 2 8/16 2 2 R 1 / 4 4/16 2 3 R

Mehr

Intelligenter Modemadapter für den PC

Intelligenter Modemadapter für den PC Intelligenter Modemadapter für den PC Jürgen Hasch, DG1SCR, Meisenstr. 23, 73066 Uhingen Motivation Möchte man an einem PC mehrere Modems betreiben, so hat man die Wahl zwischen einer quasi-passiven Lösung

Mehr

Echtzeitscheduling (1)

Echtzeitscheduling (1) Echtzeitscheduling (1) Scheduling in Betriebssystemen Ressourcenausteilung (CPU, Speicher, Kommunikation) Faire Ressourcenvergabe, insbesondere CPU Hohe Interaktivität / kurze Reaktionszeit für interaktive

Mehr

Datenpfad einer einfachen MIPS CPU

Datenpfad einer einfachen MIPS CPU Datenpfad einer einfachen MIPS CPU Zugriff auf den Datenspeicher Grundlagen der Rechnerarchitektur Prozessor 19 Betrachten nun Load und Store Word Erinnerung, Instruktionen lw und sw sind vom I Typ Format:

Mehr

Wichtige Eigenschaft: zeitliche Abnahme der Schallintensität. Akustische Ereignisse sind zeitliche Phänomene mit Anfang und Ende

Wichtige Eigenschaft: zeitliche Abnahme der Schallintensität. Akustische Ereignisse sind zeitliche Phänomene mit Anfang und Ende Schallaufzeichnung Wichtige Eigenschaft: zeitliche Abnahme der Schallintensität Akustische Ereignisse sind zeitliche Phänomene mit Anfang und Ende Akustische Ereignisse sind vergänglich Akustische Ereignisse

Mehr

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor.

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor. Rechnerstrukturen 6. System Systemebene 1 (Monoprozessor) 2-n n (Multiprozessor) s L1- in der L2- ( oder Motherboard) ggf. L3- MMU Speicher Memory Controller (Refresh etc.) E/A-Geräte (c) Peter Sturm,

Mehr

Universelle Speicherschnittstelle für große externe Speicher

Universelle Speicherschnittstelle für große externe Speicher Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Belegverteidigung Universelle Speicherschnittstelle für große Marco Zulkowski Marco.Zulkowski@mailbox.tu-dresden.de

Mehr

PCI VME Interface SIS1100/SIS3100

PCI VME Interface SIS1100/SIS3100 PCI VME Interface SIS1100/SIS3100 Peter Wüstner Forschungszentrum Jülich, Zentrallobor für Elektronik (ZEL) Designprinzip der im ZEL entwickelten Datenaufnahmesysteme ist es, preiswerte PC Technik mit

Mehr