7 Grundlagen der Digitaltechnik

Transkript

1 7 Grundlagen der Digitaltechnik 7.1 Die logischen Grundfunktionen Logik-Zustände, 0 oder 1, beschreiben mathematisches Verhalten einer digitalen Schaltung. Logik-Pegel, H oder L, beschreiben physikalisches Verhalten einer digitalen Schaltung. Abb. 7.1: Beispiele für die Wahl des Pegelbereiches. a) TTL-, CMOS-Technologie, b) ECL-Technologie, c)v.24-schnittstelle Positive Logikvereinbarung: dem "1-Zustand" wird der Logik-Pegel "H" und dem "0-Zustand" der Logik-Pegel "L" zugeordnet. Negative Logik: dem "1-Zustand" wird der Logik-Pegel "L" und dem "0-Zustand" der Logik-Pegel "H" zugeordnet. 7-1

2 7.1.1 Schaltalgebra Grundlage der Digitaltechnik ist Boolsche Algebra Schaltfunktion: Variable, die nur die Werte 0 oder 1 annehmen kann. n-stellige Schaltfunktion oder Binärfunktion: y f ( x, x, x, x ) mit x, y {0,1} n Funktionen können durch Tabellen definiert werden: Wahrheitstabellen oder Wahrheitstafeln. i Abb. 7.2: Wahrheitstabelle eines Inverters Schaltfunktionen können durch Tabelle definiert werden, in der alle Werte der Eingangsvariablen enthalten sind. Abb. 7.2 definiert Negation, Komplement oder NICHT: y x x 7-2

3 Abb. 7.3: Symbol und Zustandsdiagramm für eine NICHT-Verknüpfung (Negation) Arbeitsweise eines NICHT-Gatters (NICHT-Gliedes oder NOT-Gates): Hat der Eingang ein 0-Signal, ergibt sich am Ausgang ein 1-Signal und umgekehrt. Binäre Funktion mit den Eingangsvariablen x 1 und x 2 kann wieder durch eine Tabelle definiert werden. Bei 2 Eingängen lassen sich 2 2 n 16 verschiedene binäre Funktionen bilden. 7-3

4 Tab. 7.1: 2-stellige Binärfunktionen., Wahrheitstabelle, Darstellung durch (UND, NICHT und ODER), Schaltsymbol und Funktionsname. Grundfunktionen: UND, ODER, NICHT abgeleitete Grundfunktionen: NOR, NAND, Antivalenz (Exklusiv-Oder, EXOR) Äquivalenz (Exklusiv-Nor, EXNOR) 7-4

5 UND-Verknüpfung (Konjunktion) Am Ausgang eines UND-Gliedes liegt nur dann Zustand 1, wenn an beiden Eingängen Zustand 1 liegt y x1 x2 x1 x2 x1x2 Abb. 7.4: Wahrheitstabelle für die Konjunktion (UND-Verknüpfung) Abb. 7.5: Symbole und Zustandsdiagramm für eine UND-Verknüpfung 7-5

6 ODER-Verknüpfung (Disjunktion) Am Ausgang eines ODER-Gliedes liegt immer dann der Zustand 1, wenn wenigstens an einem Eingang der Zustand 1 anliegt y x1 x2 x1 x2 Abb. 7.6: Wahrheitstabelle für die Disjunktion (ODER-Verknüpfung) Abb. 7.7: Symbol und Zustandsdiagramm für eine ODER Verknüpfung 7-6

7 NAND-Verknüpfung Kombination eines UND-Gliedes mit einem NICHT-Glied y x1 x2 x1 x2 Abb. 7.8: Wahrheitstabelle für die NAND-Verknüpfung Abb. 7.9: Symbole und Zustandsdiagramm für eine NAND Verknüpfung Am Ausgang eines NAND Gliedes liegt immer dann der Zustand 1, wenn nicht an allen Eingängen der Zustand 1 liegt. 7-7

8 NOR-Verknüpfung Zusammenschaltung eines ODER-Gliedes mit einem NICHT-Glied. y x1 x2 x1 x2 Abb. 7.10: Wahrheitstabelle für die NOR-Verknüpfung Abb. 7.11: Symbole und Zustandsdiagramm für eine NOR Verknüpfung Am Ausgang eines NOR Gliedes liegt nur dann der Zustand 1, wenn an keinem der Eingänge der Zustand 1 anliegt. 7-8

9 Äqivalenz-Glied (inklusiv-oder-gatter, XNOR-Glied) Am Ausgang liegt immer dann 1, wenn die beiden Eingangszustände gleich sind. y ( x x ) ( x x ) Abb. 7.12: Wahrheitstabelle eines Äqivalenz-Gliedes Abb. 7.13: Symbole und Zustandsdiagramm für eine Äqivalenz Verknüpfung Am Ausgang eines Äqivalenz-Gliedes liegt immer dann der Zustand 1, wenn die Eingänge gleiche Zustände haben. 7-9

10 Antivalenz-Glied (Exklusiv-ODER XOR-Verknüpfung) Ausgang des Äquivalenz-Gliedes wird durch Nachschalten eines NICHT-Gliedes negiert y ( x x ) ( x x ) ( x x ) ( x x ) Abb. 7.14: Wahrheitstabelle für die Antivalenz-Verknüpfung Abb. 7.15: Symbole und Zustandsdiagramm für eine XOR Verknüpfung Am Ausgang eines Antivalenz-Gliedes liegt immer dann der Zustand 1, wenn die beiden Eingänge ungleiche Zustände haben. 7-10

11 Tab. 7.2: Bool sche Operatoren und ihre Schaltsymbole 7-11

12 Glieder mit mehreren Eingängen Glieder mit drei oder mehr Eingängen kann man aus Gliedern mit zwei Eingängen zusammenbauen Abb. 7.16: Zusammenschaltung von zwei UND-Gliedern mit je zwei Eingängen zu einer UND-Schaltung mit drei Eingängen. Abb. 7.17: Wahrheitstabelle einer UND-Schaltung und eines UND-Gliedes mit 3 Eingängen. Durch jeden hinzukommenden Eingang verdoppelt sich die Zahl der Fälle in der Wahrheitstabelle 7-12

13 7.1.2 Rechenregeln Abb : Definition der Funktionsweise mechanischer Schalter. Kommutatives Gesetz: x1 x2 x2 x1 x1 x2 x2 x1 (7.1) Assoziatives Gesetz: x1 ( x2 x3) ( x1 x2) x3 x1 ( x2 x3) ( x1 x2) x3 (7.2) Distributives Gesetz: x1 ( x2 x3) ( x1 x2) ( x1 x3) x1 ( x2 x3) ( x1 x2) ( x1 x3) (7.3) 7-13

14 Absorptionsgesetze (Kürzungsregeln): x ( x x ) x x ( x x ) x x ( x x ) ( x x ) x x ( x x ) x x ( x x ) x x (7.4) ( x x ) ( x x ) x Tautologie: x x x x x x (7.5) Negation: x x 0 x x 1 (7.6) Doppelte Negation: ( x) x (7.7) Operationen mit 0 und 1: x 1 x x 1 1 x x 0 x (7.8)

15 De Morgansche Gesetze: x1 x2 x1 x2 x1 x2 x1 x2 (7.9) Prinzip der Dualität: Vertauscht man in irgendeiner Identität Konjunktion mit Disjunktion und 0 mit 1, erhält man wieder eine Identität. 7-15

16 7.1.3 Realisierung der Grundverknüpfungen in NAND- und NOR-Technik Die Grundverknüpfungen Negation, UND- und ODER-Verknüpfung lassen sich technisch auch in reiner NAND- oder NOR-Technik realisieren. Abb. 7.19: Realisierung der Grundfunktionen mit NAND- und NOR-Gattern. 7-16

17 7.2 Schaltfunktionen Eine Schaltfunktion ist eine Gleichung der Schaltalgebra, die die Abhängigkeit der binären Schaltvariablen y von einer (oder mehreren) unabhängigen binären Schaltvariablen x 1, (x 2,, x n ) beschreibt. Wird eine Schaltfunktion mit Hilfe eines Operationssymbols (,, ) dargestellt, dann heißt diese Schaltfunktion eine Verknüpfung. Es gibt für jede Verknüpfung drei gleichwertige Darstellungen: Wertetabelle oder Wahrheitstafel Schaltzeichen Angabe der Funktion. Abb. 7.20: Grundverknüpfungen und ihre Darstellungen 7-17

18 Es gibt für die Schaltfunktionen verschiedene gleichwertige Darstellungsformen: Funktionstabelle (Wahrheitstafel) Funktionsgleichung KV Diagramm Schaltzeichen 7-18

19 7.2.1 Kanonisch disjunktive Normalform Gesucht ist eine logische Funktion die eine vorgegebene Funktionstabelle erfüllt. Im nächsten Schritt wird diese Funktion auf einfachste Form gebracht. Verwendung der disjunktiven Normalform: 1) Man sucht in der Wahrheitstafel alle Zeilen auf, in denen die Ausgangsvariable y den Wert 1 besitzt. 2) Von jeder dieser Zeilen bildet man die Konjunktion aller Eingangsvariablen; und zwar setzt man x i ein, wenn bei der betreffenden Variablen eine 1 steht, andernfalls x i. Auf diese Weise erhält man gerade so viele Produktterme wie Zeilen mit y = 1. 3) Die gesuchte Funktion erhält man schließlich, indem man die Disjunktion aller gefundenen Produktterme bildet. Abb. 7.21: Beispiel für eine Wahrheitstafel 7-19

20 Zeile 3: K , Zeile 5: K , Zeile 7: K7 x1 x2x3 Die gesuchte Funktion ergibt sich nun als die Disjunktion der Konjunktionen: (7.3): (7.6), (7.8) (7.3) (7.6), (7.8) y K K K y x x x x x x x x x y [ x x x ( x x )] x y ( x x x ) x y ( x x )( x x ) x y ( x x ) x

21 Sind in der Wahrheitstafel bei der ausgangsvariablen y mehr Einsen als Nullen vorhanden, kann man die negierte Ausgangsvariable y betrachten. Man muss dann die Variable negieren um die Funktion y zu erhalten. Dazu sind die Operationen ( ) und ( ) zu vertauschen, sowie die Variablen und Konstanten einzeln zu negieren. Beispiel: KDN y ( x x x ) ( x x x ) ( x x x ) ( x x x ) ( x x x ) oder y ( x x x ) ( x x x ) ( x x x ) y ( x x x ) ( x x x ) ( x x x )

22 7-22

23 7.2.2 Das Karnaugh-Veitch Diagramm Ein Karnaugh-Veitch Diagramm ist die graphische Darstellung einer Wertetabelle oder Schaltfunktion. Hat die Wertetabelle oder Schaltfunktion n Eingangsvariable, dann hat das KV-Diagramm 2 n Felder. Abb. 7.22: Wahrheitstafel der UND- Funktion Abb. 7.23: Karnaugh-Veitch- Diagramm der UND -Funktion 7-23

24 Beispiel: Abb. 7.24: Wahrheitstafel mit zugehörigem Karnaugh-Veitch - Diagramm Aufstellung der disjunktiven Normalform: K K x x x x x x x x K1 K2 x1x2 x3x4 x1 x2x3x4 K K x x x ( x x ) x x x Stehen in einem Rechteck oder Quadrat mit 2, 4, 8,... Feldern überall Einsen, kann man direkt die Konjunktion der ganzen Gruppe gewinnen, indem man nur die Eingangsvariablen berücksichtigt, die in allen Feldern der Gruppe einen konstanten Wert besitzen. 7-24

25 K x x x B KD x x 1 2 KC x x 1 3 K ' A x x 2 4 y K ' A K B K C K D y x2x4 x1x3 x4 x1x3 x1x2 7-25

26 7.3 Schaltungstechnik Für die Realisierung der einzelnen Grundverknüpfungen gibt es eine ganze Reihe von Schaltungstechniken, die sich hinsichtlich Leistungsaufnahme, Betriebsspannung, H- und L-Pegel, Gatterlaufzeit und Ausgangsbelastbarkeit unterscheiden. Verknüpfungsglieder, die nach bestimmten Prinzipien aufgebaut sind, bilden eine Schaltkreisfamilie. Verknüpfungsglieder einer Schaltkreisfamilie lassen sich ohne Schwierigkeiten zusammenschalten. Verknüpfungsglieder verschiedener Schaltkreisfamilien dürfen nur unter bestimmten Voraussetzungen miteinander kombiniert werden. Abb. 7.25: Beispiel einer Pegeltabelle H 1, L 0 H 0, L 1 Abb. 7.26: Wahrheitstafel bei positiver Logik: NAND-Funktion Abb. 7.27: Wahrheitstafel bei negativer Logik: NOR-Funktion 7-26

27 Ein und dieselbe Schaltung kann also je nach Wahl der Logik einmal eine NOR- und einmal eine NAND-Schaltung darstellen. Bei Übergang in der Logik vertauschen sich die Verknüpfungen in folgender Weise: OR NAND, ODER UND, NICHT NICHT. 7-27

28 Lastfaktoren Zum Steuern von Verknüpfungsgliedern werden bestimmte Spannungen und Ströme benötigt. An den Ausgang eines Gliedes darf nur eine bestimmte Anzahl von Eingängen angeschlossen werden. Es gibt zwei definierte Lastfaktoren, den Eingangslastfaktor (Fan-in) und den Ausgangslastfaktor (Fan-out). Lasteinheit: Für TTL-Glieder gilt: L-Eingangszustand 0,4 V 1,6 ma H-Eingangszustand 2,4 V 40 µa Der Eingang eines Gliedes hat den Eingangslastfaktor F I = 1, wenn er die festgelegte normale Eingangsbelastung verursacht. Der Ausgangslastfaktor F Q eines Gliedes gibt an, wie viel normale Eingänge maximal an den Ausgang dieses Gliedes angeschlossen werden dürfen. Üblich: F Q =

29 Dioden-Transistor-Logik DTL-Schaltungen Standard-DTL-Schaltungen Abb. 7.28: DTL-Schaltung (ODER-Glied bei positiver Logik) Abb. 7.29: DTL-Schaltung (UND-Glied hei positiver Logik) Abb. 7.30: DTL-Schaltung (NICHT-Glied) 7-29

30 Wie wirkt ein offener Eingang? Schaltung Abb. 7.29: offener Eingang wirkt wie L. Inverterschaltung Abb. 7.31: offener Eingang wirkt wie L. Schaltung Abb. 7.30: offener Eingang entspricht H-Pegel. ODER-Glied (Abb. 7.29) und UND-Glied (Abb. 7.30) bei positiver Logik passive Glieder, d.h., enthalten keine verstärkenden Bauelemente: Gefahr des Absinkens des H-Pegels bei Zusammenschalten mehrerer Glieder Abb. 7.31: DTL-Schaltung (Aktives UND-Glied hei positiver Logik) D 4 : Diode zur Pegelverschiebung Abb. 7.32: Arbeitstabelle zur Schaltung Abb

31 Abb. 7.34: DTL-Schaltung (NAND-Glied hei positiver Logik) Die Schaltzeiten der DTL-Schaltkreisfamilie sind verhältnismäßig kurz (Signal-Laufzeit ungefähr 30 ns) TTL-Schaltkreisfamilie arbeitet etwa dreimal so schnell DTL-Glieder werden vor allem dort eingesetzt, wo es auf eine besonders große Arbeitsgeschwindigkeit nicht ankommt. DTL- Schaltungen haben den Vorteil der größeren Störsicherheit. 7-31

32 Tab. 7.3: Typische Werte für DTL-Schaltkreise Speisespannung 6 V Leistungsaufnahme je Glied 9 mw Signal-Laufzeit t P 30 ns Statische Störsicherheit 1,2 V Umgebungs-Temperaturbereich 0 bis +75 C Eingangs-Lastfaktor 1 Ausgangs-Lastfaktor 8 H-Eingangsspannung (untere Grenze) L-Eingangsspannung (obere Grenze) H-Ausgangsspannung (untere Grenze) L-Ausgangsspannung (obere Grenze) 3,6 V 1,4 V 4,0 V 0,5 V 7-32

33 langsame, störsichere Logik LSL-Schaltungen Pegelverschiebungs-Dioden werden durch Z-Dioden ersetzt Abb. 7.35: DTL-Schaltung mit Z-Diode (NAND-Glied bei positiver Logik) Der mindestens erforderliche H-Eingangspegel wird so um die Zenerspannung der Z-Diode erhöht. 7-33

34 7.3.2 TTL-Schaltungen Transistor-Transistor-Logik Multi-Emitter-Transistor Abb. 7.36: Multi-Emitter-Transistor Hauptbaustein der TTL-Technik ist das NAND-Glied. Multiemitter-Transistor arbeitet wie Parallelschaltung von Transistoren Abb. 7.37: Multiemitter-Transistor dargestellt als Parallelschaltung von drei Transistoren Multiemitter-Transistor erzeugt eine UND-Verknüpfung. 7-34

35 Abb. 7.38: Prinzipschaltung des NAND-Gatters 7400 in TTL-Technik X1 und/oder X2 auf L-Pegel: T1 leitet, L-Pegel (ca. 0,3 V) an Basis von T2. T2 und T4 sperren. T3 leitet. Am Ausgang liegt H-Pegel. X1 und X2 auf H-Pegel: T1 arbeitet im Inversbetrieb. T2 und T4 leiten, und der Ausgang liegt auf L-Pegel. Diode D1 verhindert das gleichzeitige Durchschalten des Transistors T3. T4 und T3 arbeiten im Gegentakt. D1 (Hubdiode ) hebt as Potential des Emitters von T3 auf 0,9 V, damit T3 sperrt. Beide Zustände sind niederohmig. Für den Ausgangswiderstand gilt: Ra = 140 für H-Pegel und Ra = 10 für L-Pegel. Der typische Wert für die Gatterdurchlaufzeit liegt bei 10 ns. Wie wirkt ein offener Eingang? Bei TTL-Schaltungen wirkt ein offener Eingang so, als läge er auf H-Pegel. 7-35

36 TTL-Schaltungen mit spezieller Ausgangsstufe Zwei digitale Ausgänge dürfen im Allgemeinen nicht miteinander verbunden werden, da sonst Ausgleichsströme fließen und der Logik-Pegel am Ausgang nicht eindeutig ist. Open-Kollektor-Ausgang Abb. 7.39: TTL-NAND-Glied mit offenem Kollektor Es wird nur ein Ausgangstransistor verwendet, dessen Arbeitswiderstand extern hinzugefügt werden muss. Es können mehrere Gatterausgänge an einen Arbeitswiderstand angeschlossen werden ( Wired -Verknüpfungen). Abb. 7.40: Logische Verknüpfung von Gatter-Ausgängen mit offenem Kollektor 7-36

37 Abb. 7.41: Darstellung einer Wired-AND-Verknüpfung mit logischen Symbolen. Das -Symbol in den Gattern bedeutet Open-Collector-Ausgang Three-State-Ausgang Three-State-Ausgänge haben neben den beiden definierten Logik-Zuständen noch einen dritten Zustand, in dem sie abgeschaltet (passiv) sind. Mit Hilfe eines Steuereingangs kann der Ausgang aktiv (niederohmig: H- oder L-Pegel) oder passiv (hochohmig) geschaltet werden. Abb. 7.42: Prinzipschaltung eines NAND-Gatters (Abb. 7.36) mit Three-StateAusgang. EN Three-State Steuereingang 7-37

38 EN auf H-Pegel: Schaltung arbeitet als NAND-Gatter EN auf L-Pegel: T2, T4 und T3 sperren. T3 und T4 arbeiten nicht mehr im Gegentakt. Sie sperren beide, und der Ausgangswiderstand wird hochohmig. Der Ausgang des NAND-Gatters ist abgeschaltet. Gatter mit Three-State-Ausgängen dürfen ausgangsseitig parallel geschaltet werden. Es darf aber nur ein Gatter über den Three-StateSteuereingang EN = 1 aktiviert werden. Abb. 7.43: Parallelschaltung von NANDs mit Three-State-Ausgängen. 7-38

39 Standard-TTL Standardbausteine der TTL-Familie: Grundgatter wie z.b. NICHT (Inverter), UND, ODER, NOR und XOR Flipflops wie z.b. RS-Flipflop, D-Flipflop und JK-F lipflop Multiplexer und Datenselektoren Demultiplexer und Decoder Rechenschaltungen wie z.b. Addierer Komparatoren Zähler und Frequenzteiler Schieberegister Treiber Sonderschaltungen wie z.b. Schmitt-Trigger und Zeitglieder Schaltungen der Standardserie (Bezeichnung 74xx) bestehen aus bipolaren Transistoren, die als Schalter arbeiten. Sie sind so dimensioniert, dass sie beim Durchschalten übersteuert werden und so voll in den Sättigungsbereich gelangen (gesättigte Logik). TTL-Unterfamilien Standard-TTL (7400) Low-Power-TTL (74L00) High-Speed-TTL (74H00) Schottky-TTL (74S00) Low-Power-Schottky-TTL (74LS00) Advanced TTL (74AS00) Advanced Low-Power-Schottky-TTL (74ALS00) 7-39

40 Tab. 7.4: Vergleich: TTL-Unterfamilien Unterfamilie TTL L-TTL H-TTL S-TTL LS-TTL AS-TTL ALS-TTL Bezeichung L00 74S00 74LS00 74AS00 74ALS00 74H00 5V Betriebsspannung Leistung je Glied Signallaufzeit/Schaltzeit max. Schaltfrequenz typ. Störabstand 10 mw 1 mw 23 mw 20 mw 2 mw 8 mw 1,2 mw 10 ns 33 ns 5 ns 3 ns 9,5 ns 1,7 ns 4 ns 40 MHz 13 MHz 80 MHz 130 MHz 50 MHz 230 MHz 100 MHz 1V 0,5 V 0,6 V 0,4 V 0,5 V 7-40

41 NAND-Gatter (SN7400) Abb. 7.44: Anschlussschema und Aufbau der integrierten Schaltung 7400 Offene Eingänge wirken wie anliegende H-Pegel. Man legt daher bei NAND- und UND-Gatter die nicht benötigten Eingänge auf +5 V und bei ODER- und NOR-Gatter auf 0 V. 7-41

42 NAND-Gatter mit offenem Kollektor (open collector): (SN 7401) Abb. 7.45: Anschlussschema und Aufbau der integrierten Schaltung 7401 Gatter mit o.c. dürfen mit ihren Ausgängen parallel geschaltet werden Lastwiderstand RL muss extern eingebaut werden, da der Ausgang ohne Lastwiderstand keinen Pegel ausgeben kann. NOR-Gatter (SN 7402) Abb. 7.46: Anschlussschema und Aufbau der integrierten Schaltung

43 Grenzdaten Tab. 7.5: Grenzwerte bei TTL-Schaltungen 7-43

44 7.4 MOS-Schaltungen Verknüpfungsglieder der MOS-Schaltkreisfamilie und der Unterfamilien sind mit MOS-Feldeffekt-Transistoren aufgebaut. Die MOS-Feldeffekt-Transistoren benötigen fast keine Steuerleistung. Schaltzeiten sind verhältnismäßig lang. 7-44

45 7.4.1 PMOS Es werden selbstsperrende p-kanal-mos-feldeffekttransistoren als Schaltelemente verwendet Abb. 7.47: Einfaches PMOS-Glied (NOR hei positiver Logik) Am Ausgang liegt L Pegel, wenn wenigstens ein FeldeffektTransistoren gesperrt ist. A Ausgang liegt H Pegel, wenn an den Eingängen L-Pegel liegt (Feldeffekt-Transistoren sind durchgesteuert) 7-45

46 Widerstand wird durch einen Feldeffekt-Transistor ersetzt: Abb. 7.48: Übliche Schaltung eines PMOS-Gliedes (NOR hei positiver Logik) Tab. 7.6: Kennwerte von PMOS-Gliedern Betriebsspannung Leistungsaufnahme je Glied Signal-Laufzeit größte Schaltfrequenz Störspannungsabstand -12 V (- 9 V bis - 20 V möglich) 6 mw (bei Ausgangspegel H) 0 mw (bei Ausgangspegel L) 40 ns 10 MHz 5V PMOS-Glieder arbeiten langsam und störsicher. Sie benötigen eine recht große Speisespannung. 7-46

47 7.4.2 NMOS Es werden selbstsperrende n-kanal-mos-feldeffekttransistoren als Schaltelemente verwendet NMOS-Glieder arbeiten etwa so schnell wie Standard-TTLGlieder. Signallaufzeit etwa 10 ns. NMOS-Glieder sind kompatibel zu TTL-Gliedern. Abb. 7.49: NMOS-Verknüpfungsglieder Abb. 7.50: Pegelbereiche der NMOS-Verknüpfungsglieder in Abb

48 Tab. 7.7: Kennwerte von NMOS-gliedern Betriebsspannung Leistungsaufnahme je Glied Signal-Laufzeit größte Schaltfrequenz Störspannungsabstand +5 V 2 mw (bei Ausgangspegel L) 0 mw (bei Ausgangspegel H) 5 ns 80 MHz 2,0 V 7-48

49 7.4.3 CMOS (COS-MOS) Complementary Symmetry-Metal Oxide Semiconductor: komplementärsymmetrischer Metall-Oxid-Halbleiter. Schaltglieder dieser MOS-Unterfamilie sind sowohl mit n-kanal-mos-feldeffekt-transistoren als auch mit p-kanal-mos-feldeffekt-transistoren aufgebaut. Der Schaltungsaufbau zeigt eine starke Symmetrie. Verwendet werden ausschließlich selbstsperrende MOS-FET. Abb. 7.51: Schaltung eines CMOS-NICHT-Gliedes H-Pegel an A: T2 steuert durch (Source und Substrat auf 0 V). UGS = + 5 V. T1 sperrt (Source und Substrat auf + 5 V), wenn das Gate auch + 5 V hat (UGS = 0 V). Wenn T1 sperrt und T2 durchgesteuert ist, liegt am Ausgang Z L-Pegel L-Pegel an A: T2 sperrt (UGS = 0 V). T1: UGS = - 5 V, T1 steuert durch. Wenn T1 durchgesteuert und T2 gesperrt ist, liegt am Ausgang Z H-Pegel. Beim CMOS-NICHT-Glied ist stets ein Transistor gesperrt und der andere durchgesteuert. 7-49

50 Allgemein: CMOS-Glieder sind stets so aufgebaut, dass vom Umschaltaugenblick abgesehen in jedem Stromzweig ein Transistor stets sperrt, während der andere leitend ist. CMOS-Glieder benötigen eine extrem geringe Leistung. Abb. 7.52: Schaltung eines CMOS-Gliedes (NOR hei positiver Logik) Liegt an beiden Eingängen L-Pegel, so werden die Transistoren T1 und T2 durchgesteuert, die Transistoren T3 und T4 sperren. Am Ausgang Z liegt der Pegel H. Liegt an A der Pegel H (+ 5 V) und an B der Pegel L (0 V), so sperrt T1 und T2 steuert durch. T3 steuert durch und zieht Z auf ungefähr 0 V, also auf L-Pegel. T4 ist gesperrt. Z liegt immer dann auf L-Pegel, wenn wenigstens ein Eingang H-Pegel führt. 7-50

51 Tab. 7.8: Kennwerte von CMOS-Gliedern: Betriebsspannung Leistungsaufnahme je Glied Signallaufzeit größte Schaltfrequenz typischer Störabstand Eingangswiderstand Ausgangswiderstand bei H-Pegel bei L-Pegel Ausgangslastfaktor (Fan-out) Eingangsstrom z. B. +5 V 5 bis 10 nw (je nach Schalthäufigkeit) 8 ns 50 MHz 2V > pa (maximal) 7-51

52 NOR- und NICHT-Gatter (CD 4000) Abb. 7.53: CMOS-Schaltung CD 4000 A (RCA) Integrierte Schaltungen in CMOS-Technik können mit sehr großer Integrationsdichte hergestellt werden. Die Störabstände von CMOS-Schaltungen liegen hei etwa 30 % bis 40 % der Speisespannung. 7-52

53 Tab 7.9: Vergleich: MOS-Schaltkreisfamilie Unterfamilie PMOS NMOS CMOS Betriebsspannung -9 bis -12V +5V +3 bis +15V Leistung je Glied bei L-Pegel 6 mw 2 mw Leistung je Glied bei H-Pegel 0 mw 0 mw Signallaufzeit/Schaltzeit 40 ns 5 ns Größte Schaltfrequenz 10 MHz 80 MHz 50 MHz Störspannungsabstand 5V ~2V 5 bis 10 mw 8 ns 2V 7-53

54 7.5 Datenblätter und Anschlussbelegungen Anordnung der digitalen Bauteile auf dem Steckboard 7-54

55 7-55

56 7-56

57 7-57

58 7-58

59 7-59

60 7-60

61 7-61

62 7-62

63 7-63

64 7-64

65 7-65

66 7-66

67 7-67

68 7-68