Rechnerstrukturen Dario Linsky Wintersemester 200 / 20
Teil 2: Grundlagen digitaler Schaltungen Überblick Logische Funktionen und Gatter Transistoren als elektronische Schalter Integrierte Schaltkreise Normalisierung von logischen Ausdrücken Vereinfachung von Schaltfunktionen
Logikgatter Logische Schaltfunktionen Operationen der Booleschen Algebra Realisierbar in elektronischen Schaltungen Logische 0 entspricht offenem Schalter Logische entspricht geschlossenem Schalter Funktionen durch Verkettung von Schaltern
Logikgatter Logikgatter Schaltsymbole äquivalent zu Logikoperationen Darstellung nach IEC-Standard & (a) AND (b) OR (c) NOT = = & (d) XOR (e) XNOR (f) NAND (g) NOR
Logikgatter De Morgan mit Logikgattern Durch gleichzeitige Negation von Gattereingängen und -ausgang Wechsel zwischen Konjunktion und Disjunktion Analog zu den Regeln der Booleschen Algebra & (a) NAND & (b) NOR
Bipolartransistoren Transistoren als Schalter Anschlüsse: Basis (B), Emitter (E), Kollektor (C) Potential an Basis schaltet Emitter-Kollektor-Strecke Hohe Schaltfrequenz Kleiner Teilstrom über Basis-Emitter-Strecke NPN- und PNP-Transistoren Kenngrößen: Verlustleistung, Schaltgeschwindigkeit,... B C E
Bipolartransistoren Logische Funktionen mit Transistoren Elektronische Schalter in»emitterschaltung«durch Verdrahten realisiert Vollständige Logik möglich Konjunktion: Reihenschaltung Disjunktion: Parallelschaltung Äußere Beschaltung durch passive Bauelemente x High Low x
CMOS-Technologie pmos- und nmos-transistoren Schaltverhalten vergleichbar mit Bipolartransistoren Geringere Leistungsaufnahme Schnellere Schaltgeschwindigkeiten Gate, Source, Drain statt Basis, Kollektor, Emitter Komplementär zueinander pmos schaltet bei Low-Pegel am Gate, nmos bei High-Pegel S G D (a) pmos D G S (b) nmos
CMOS-Technologie Komplementäre MOS-Schaltungen x 0 x n High Pull-Up-Teil (pmos) High f (x 0,..., x n ) x x x 0 x n Pull-Down-Teil (nmos) Low Low
CMOS-Technologie Implementierung Zwei aus dem darzustellenden Term abgeleitete Funktionen Pull-Up-Teil: Literale invertiert f (x 0,..., x n ) f ( x 0,..., x n ) Pull-Down-Teil: Funktion invertiert f (x 0,..., x n ) f (x 0,..., x n ) Realisierung oft als NAND- und NOR-Gatter
Integrierte Schaltkreise Integrierte Schaltkreise Ziel: Universell einsetzbare Komponenten Mehrere Logikgatter in einem Bauteil Komplexere Funktionen als Einheit Vorteil: Hoher Integrationsgrad, Standardisierung Nachteil: Ausnutzung teilweise nicht optimal Verschiedene Bauformen (DIP, SMD, usw.)
Normalisierung Kanonische Normalformen Alle Literale kommen in jedem Monom vor Nur noch Minterme bzw. Maxterme Kanonische Disjunktive Normalform (KDNF): f (x, y, z) = (x y z) (x y z) Kanonische Konjunktive Normalform (KKNF): g(x, y, z) = (x y z) (x y z)
Normalisierung Überlappung von benachbarten Worten Zwei Worte x, y mit (x, y) = erzeugen vergleichbare Ergebnisse Konstante Ergebnisse Komplementäre Ergebnisse (abhängig von einer Variable) Elimination von einzelnen Literalen x y z f (x, y, z) 0 0 0 0 0 0 0 0 0 z 0 0 z 0 0 0 z 0 z 0
Grafische Minimierung Karnaugh-Veitch-Diagramme Geometrisches Verfahren Nutzt die Überlagerung von Variablen aus Vollständige Darstellung der Schaltfunktion, ablesbar aus der Wahrheitstabelle Verwandt mit der Graphendarstellung der Hamming-Distanz Bis vier Literale sinnvoll, danach unübersichtlich (n-dimensionales Modell, Hyperwürfel) Überlappung durch Bildung von Blöcken eliminieren
Grafische Minimierung Karnaugh-Veitch-Diagramme x 0 x x 2 f (x 0, x, x 2 ) 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 f (x 0, x, x 2 ): 0 x 2 3 0 x 2 5 7 0 x 0 4 6 0
Grafische Minimierung Karnaugh-Veitch-Diagramme 0 00 0 x 2 x 0 000 00 00 0 x 0 2 3 0 5 7 0 4 6 0
Algorithmische Minimierung Verfahren von Quine und McCluskey Algorithmischer Ansatz zur Minimierung Sinnvoll bei Schaltfunktionen mit mehreren Variablen Vorbereitung: Schaltfunktion liegt in disjunktiver Normalform (KDNF) vor Elimination durch Verschmelzung von Konjunktionstermen Bestimmen von Primimplikanten durch Überdeckung