ReCoNets Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen

Größe: px
Ab Seite anzeigen:

Download "ReCoNets Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen"

Transkript

1 ReCoNets Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen C. Bobda, Ch. Haubelt, D. Koch, T. Streichert, Prof. Dr.-Ing. J. Teich, Prof. Dr. rer. nat. R. Wanka

2 Motivation Verhalten Struktur Akt 1 FPGA S1 Sen 1 Sen 1 BH Reconf. Verbind. Ctrl 1 Ctrl 1 S3 ReCoNode Akt 1 Akt 2 S2 Akt 2 Wer entscheidet, wo und wie ein Task ausgeführt wird? Es fehlt an Entwurfsmethodik für dynamisch rekonfigurierbare Netzwerke 2

3 Motivation Verhalten Struktur Sen 1 Sen 1 BH Akt 1 S1 Ctrl 1 Reconf. Verbind. FPGA Ctrl 1 S3 ReCoNode Akt 1 Akt 2 S2 Akt 2 Wer entscheidet, wo und wie ein Task ausgeführt wird? Es fehlt an Entwurfsmethodik für dynamisch rekonfigurierbare Netzwerke 3

4 ReCoNets Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen Für Anwendung spezialisiertes System Knoten sind elektrisch miteinander verbunden < 100 Knoten Dynamische Nutzungsszenarien erfordern verteilte Online- Verfahren Flexibilität des Systems wird durch Hardware- und Softwarerekonfiguration erreicht 4

5 Gliederung Einleitung Ergebnisse der ersten Förderperiode Modellierung Synthese und Optimierung Analyse Implementierung Vorhaben der zweiten Förderperiode Modellierung Analyse Synthese und Optimierung Implementierung 5

6 Modellierung Configuration2 Configuration3 COMM IP COMM IP CoProc IP CPU IP PTP CPU COMM IP Config 1 CPU COMM IP IP Config 2 CPU PTP FPGA configured with Configuration1 COMM IP CPU FPGA IP COMM IP CoProc CPU Config 3 R. Ernst, Ch. Haubelt, K. Richter, and J. Teich: Modellierung Rekonfigurierbarer Systemarchitekturen. In Proc. of GI/ITG/GMM Workshop, Tübingen, Februar 25-27, Ch. Haubelt, D. Koch, and J. Teich: ReCoNets: Modeling and Implementation of Fault Tolerant Distributed Reconfigurable Hardware. In Proc. of the 16th Symposium on Integrated Circuits and Systems Design (SBCCI2003), São Paulo, Brazil, September 8-11, Ch. Haubelt, S. Mostaghim, J. Teich, and A. Tyagi: Solving Hierarchical Optimization Problems Using MOEAs. In Proc. of EMO 2003, Faro, Portugal, April 8-11,

7 Synthese Ch. Haubelt, S. Otto, C. Grabbe, and J. Teich: System-Level Approach to Hardware Reconfigurable Systems. In Proc. ASP-DAC 05, Shanghai, China, January 18-21, Ch. Haubelt: Design Space Exploration for Distributed Hardware Reconfigurable Systems. In Proc. Field Programmable Logic and Applications, FPL 2004, Antwerp, Belgium, Aug. 30 Sept. 1, D. Koch: Preemptive Hardware Task Management. In Proc. Field Programmable Logic and Applications, FPL 2004, Antwerp, Belgium, Aug. 30 Sept. 1,

8 Analyse P 1 C 1 R 1 B 1 1-Fehler: 2-Fehler: R 1 B 1 R 2 P 2 R 2 R 1 B 1 R 1 R 2 B 1 R 2 R. Feldmann, Ch. Haubelt, B. Monien, and J. Teich: Fault Tolerance Analysis of Distributed Reconfigurable Systems Using SAT-Based Techniques. In Proc. of 13th International Conference on Field Programmable Logic and Applications 2003 Ch. Haubelt and J. Teich: Modeling and Analysis of Distributed Reconfigurable Hardware. In Proc. of Dresdener Arbeitstagung Schaltungs- und Systementwurf (DASS 2004), Dresden, Germany, April 19-20,

9 Online-HW/SW-Partitionierung Verhalten Struktur Online-Optimierung: Bestimmung einer optimalen Bindung Algorithmus läuft läuft dezentral Algorithmus hat hat nur nur lokales Wissen T. Streichert, Ch. Haubelt, and J. Teich: Distributed HW/SW-Partitioning for Embedded Reconfigurable Systems. In Proc. of DATE 05, Munich, Germany, March 7-11, T. Streichert, Ch. Haubelt, and J. Teich: Verteilte HW/SW-Partitionierung für fehlertolerante rekonfigurierbare Netzwerke. In Proc. of 17. Workshop für Testmethoden und Zuverlässigkeit von Schaltungen und Systemen, Innsbruck, Austria, Feb. 27-Mar. 1, T. Streichert, Ch. Haubelt, and J. Teich: Online Hardware/Software Partitioning in Networked Embedded Systems. In Proc. of ASP-DAC 05, Shanghai, China, January 18-21,

10 Implementierung ALTERA Excalibur-Boards Cyclone FPGA für Hardware-Funktionalität NIOS-CPU für Software-Funktionalität P2P-Kommunikation über HDLC Diverse Sensor-Controller-Aktuator-Ketten Blink-Funktionalität Heckrollo-Steuerung Temperaturmessung D. Koch, Ch. Haubelt, and J. Teich: Basic OS Support for Distributed Reconfigurable Hardware. In Proc. of the International Workshop on Systems, Architectures, Modeling and Simulation (SAMOS'04), Samos, Greece, July 19-21,

11 Kooperationen PadErOl (Paderborn, Erlangen, Oldenburg) Durchgehender Designfluss für hardwarerekonfigurierbare Systeme: Von einer formalen Spezifikation bis hin zu partiellen Bitströmen Universität Braunschweig (Prof. Fekete) Kopplung des Projekts ReCoNodes an ReCoNets Platzierungsalgorithmen finden Anwendung bei Mechanismen zur Hardware-Migration und zum Hardware- Morphing 11

12 Gliederung Einleitung Ergebnisse der ersten Förderperiode Modellierung Analyse Synthese und Optimierung Implementierung Vorhaben der zweiten Förderperiode Modellierung Analyse Synthese und Optimierung Implementierung 12

13 Online-HW/SW-Partitionierung : SW-Tasks Allokation(t) Bindung(t) : HW-Tasks 2 S1 Ereignis(t) Schnelle Reparatur Allokation (t) Bindung (t) Optimierung Repartitionierung BH 1 S3 Ist Partition ok? 1 2 S2 Allokation (t) Bindung (t) 13

14 Vorhaben der zweiten Förderperiode BH : SW-Tasks : HW-Tasks 2 S1 Algorithmen zur Online-HW/SW- Partitionierung Migration von Task-Kontexten der Hardware und Software Morphing von Hardware- in Software- Funktionalität und umgekehrt 1 S3 1 2 S2 14

15 Online-HW/SW-Partitionierung : SW-Tasks : HW-Tasks Software-Last: Ausführungszeit eines Prozesses im Verhältnis zu seiner Periode BH S1 0.4 Hardware-Last: Bedarf an Hardware-Ressourcen/ Logikelementen im Verhältnis zu verfügbaren Hardware-Ressourcen/ Logikelementen 0.4 S S

16 Online-HW/SW-Partitionierung Ziele bei der Online-Optimierung Homogene Verteilung von Last zwischen Knoten Allokation(t) Bindung(t) Ereignis(t) Schnelle Reparatur Allokation (t) Bindung (t) Optimierung Repartitionierung Ist Partition ok? Allokation (t) Bindung (t) 16

17 Online-HW/SW-Partitionierung Ziele bei der Online-Optimierung Homogene Verteilung von Last zwischen Knoten Allokation(t) Bindung(t) Ereignis(t) Schnelle Reparatur Allokation (t) Bindung (t) Optimierung Repartitionierung Ist Partition ok? Allokation (t) Bindung (t) 17

18 Online-HW/SW-Partitionierung Ziele bei der Online-Optimierung Homogene Verteilung von Last zwischen Knoten Lastbalance zwischen HW- und SW-Last Allokation(t) Bindung(t) Ereignis(t) Schnelle Reparatur Allokation (t) Bindung (t) Optimierung Repartitionierung Ist Partition ok? Allokation (t) Bindung (t) 18

19 Online-HW/SW-Partitionierung Ziele bei der Online-Optimierung Homogene Verteilung von Last zwischen Knoten Lastbalance zwischen HW- und SW-Last Allokation(t) Bindung(t) Ereignis(t) Schnelle Reparatur Allokation (t) Bindung (t) Optimierung Repartitionierung Ist Partition ok? Allokation (t) Bindung (t) 19

20 Online-HW/SW-Partitionierung Ziele bei der Online-Optimierung Homogene Verteilung von Last zwischen Knoten Lastbalance zwischen HW- und SW-Last Minimierung der Gesamtlast Allokation(t) Bindung(t) Ereignis(t) Schnelle Reparatur Allokation (t) Bindung (t) Optimierung Repartitionierung Ist Partition ok? Allokation (t) Bindung (t) 20

21 Online-HW/SW-Partitionierung Ziele bei der Online-Optimierung Homogene Verteilung von Last zwischen Knoten Lastbalance zwischen HW- und SW-Last Minimierung der Gesamtlast Allokation(t) Bindung(t) Ereignis(t) Schnelle Reparatur Allokation (t) Bindung (t) Optimierung Repartitionierung Ist Partition ok? Allokation (t) Bindung (t) 21

22 Online-HW/SW-Partitionierung Ziele bei der Online-Optimierung Homogene Verteilung von Last zwischen Knoten Lastbalance zwischen HW- und SW-Last Minimierung der Gesamtlast Berücksichtigung von Datenabhängigkeiten Allokation(t) Bindung(t) Ereignis(t) Schnelle Reparatur Allokation (t) Bindung (t) Optimierung Repartitionierung Ist Partition ok? Allokation (t) Bindung (t) 22

23 Online-HW/SW-Partitionierung Ziele bei der Online-Optimierung Homogene Verteilung von Last zwischen Knoten Lastbalance zwischen HW- und SW-Last Minimierung der Gesamtlast Berücksichtigung von Datenabhängigkeiten Allokation(t) Bindung(t) Ereignis(t) Schnelle Reparatur Allokation (t) Bindung (t) Optimierung Repartitionierung Ist Partition ok? Allokation (t) Bindung (t) 23

24 Modelle Erweiterung des bisherigen Modells für Netzwerkflüsse: Sen 1 d 1 =10Kb/s f 1 =10Kb/s d 2 =20Kb/s Ctrl 1 d 3 =5Kb/s f 2 =25Kb/s Akt 1 Akt 2 24

25 Modelle Erweiterung des bisherigen Modells für Netzwerkflüsse: Sen 1 d 1 =10Kb/s f 1 =10Kb/s f 4 =5Kb/s d 2 =20Kb/s Ctrl 1 d 3 =5Kb/s f 5 =5Kb/s f 2 =20Kb/s Akt 1 Akt 2 f 3 =20Kb/s 25

26 Analyse Auf welchem Knoten sollte ein Task redundant ausgeführt werden? Was passiert in einer Überlastsituation auf den Hardwareund Software-Ressourcen? Wie lange dauert die Reparatur? Allokation(t) Bindung(t) Ereignis(t) Schnelle Reparatur Allokation (t) Bindung (t) Optimierung 1 2 Repartitionierung Ist Partition ok? Allokation (t) Bindung (t) 26

27 Modelle: Hardware-Software-Morphing Funktionale Beschreibung durch einen deterministischen, endlichen Zustandsautomaten Verfeinerung in Hardware bzw. Software erhöht die Anzahl der internen Zustände Hardware-Software-Morphing nur möglich, wenn eine bijektive Transformation von S in beiden Verfeinerungen existiert S SW S S HW M SW M HW -1-1 M SW M HW 27

28 Analyse: Hardware-Software-Morphing Wann darf gemorpht/migriert werden? Untersuchung von Compiler und Synthesewerkzeugen bezüglich der Zustandsrepräsentation Wann ist die Datenmenge eines Kontextes minimal? Was ist ein optimaler Morph-/Migrationspunkt? Kosten für das HW/SW-Morphing Wie lange dauert Morphing/Migration? Welcher zusätzliche Hardware- und Software-Aufwand entsteht? 28

29 Synthese und Optimierung Extraktion von Software-Zuständen: Verwendung von Checkpointing-Mechnismen Extraktion von Hardware-Zuständen: Architekturebene: Configuration Readback Modulebene: Modifikation der HW-Module (scan chain) CPU MEM I/O RUN State HW-Modul1 RUN State HW-Modul2 29

30 Morphing auf Modulebene Online-HW/SW-Partitionierung erfordert Morphing von Hardware- und Software-Zuständen 1. CPU HW-Modul1: Stoppe bei Morph-Punkt 2. HW-Modul1 CPU: Morph-Punkt erreicht 3. CPU: Lese Zustand von HW-Modul1 und transformiere in den äquivalenten SW-Zustand CPU MEM I/O RUN State HW-Modul1 RUN State HW-Modul2 30

31 Implementierung Implementierung einer Betriebssysteminfrastruktur für ein ReCoNet Prototypische Umsetzung der Verfahren Online Hardware-Software-Partitionierung Task-Migration Task-Morphing Netzwerk-Monitoring: Analyse des Netzwerks hinsichtlich Morph-/Migrationszeiten Erkennen des Netzwerkzustandes Netzwerk-Monitoring ReCoNets 31

32 Zeitplan Modellierung des HW/SW-Morphings und der selbstroutenden Netzwerke Analyse der Kosten für Migration und Morphing der Mechanismen zur Online-HW/SW-Partitionierung Synthese & Optimierung: Verfahren zur Extraktion und Transformation von HW/SW-Kontexten Repartitionierung unter Berücksichtigung von Datenabhängigkeiten Implementierung: Prototypische Umsetzung und Test der Verfahren am Demonstrator Modellierung Analyse Synthese und Optimierung Implementierung Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 32

ReCoNets. Fehlertoleranz und Flexibilität

ReCoNets. Fehlertoleranz und Flexibilität ReCoNets Hardware/Software-Partitionierung zur Steigerung der Fehlertoleranz und Flexibilität Ch. Haubelt, D. Koch, T. Streichert, Prof. Dr.-Ing. J. Teich, Prof. Dr. rer. nat. R. Wanka Lehrstuhl für Hardware-Software-Co-Design

Mehr

ReCoNets Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen

ReCoNets Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen ReCoNets Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen Ch. Haubelt, D. Koch, T. Streichert, J. Teich Hardware-Software-Co-Design

Mehr

Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme

Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme R. Merker, Technische Universität Dresden, Fakultät ET und IT J. Kelber, Fachhochschule Schmalkalden, ET Gliederung

Mehr

Emulation und Rapid Prototyping. Hw-Sw-Co-Design

Emulation und Rapid Prototyping. Hw-Sw-Co-Design Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture

Mehr

Emulation und Rapid Prototyping

Emulation und Rapid Prototyping Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture

Mehr

Implementierung eines N-Queens-Solvers mit koronaler Vorbesetzung

Implementierung eines N-Queens-Solvers mit koronaler Vorbesetzung Implementierung eines N-Queens-Solvers mit koronaler Vorbesetzung Presentation zum Lehrstuhlseminar Benedikt Reuter Dresden, 08.02.2015 Betreuer: Dr.-Ing. Thomas B. Preußer Gliederung 1. Einleitung 2.

Mehr

Rapid Prototyping für Echtzeitsysteme: Tools, Scheduling Algorithmen und Hardware-Scheduling- Support

Rapid Prototyping für Echtzeitsysteme: Tools, Scheduling Algorithmen und Hardware-Scheduling- Support Rapid Prototyping für Echtzeitsysteme: Tools, Scheduling Algorithmen und Hardware-Scheduling- Support Jens Hildebrandt, Dirk Timmermann Universität Rostock Institut für Angewandte Mikroelektronik und Datentechnik

Mehr

Partitionierung komplexer heterogener Systeme

Partitionierung komplexer heterogener Systeme Berichte aus der Elektrotechnik Thomas Hollstein Entwurf und interaktive Hardware-/Software- Partitionierung komplexer heterogener Systeme D17(Diss.TU Darmstadt) Shaker Verlag Aachen 2001 Inhaltsverzeichnis

Mehr

Vortrag zum Fortsetzungantrag

Vortrag zum Fortsetzungantrag 1 / 18 Vortrag zum Fortsetzungantrag Universität Rostock Fakultät für Informatik und Elektrotechnik Institut für Informatik Lehrstuhl für Informations- und Kommunikationsdienste 24.06.2008 2 / 18 Inhalt

Mehr

Entwurf und Validierung paralleler Systeme

Entwurf und Validierung paralleler Systeme TECHNISCHE UNIVERSITÄT ILMENAU Entwurf und Validierung paralleler Systeme Integrated Hard- and Software Systems http://www.tu-ilmenau.de\ihs 06.05.2008 Sommersemester 2008 Projektseminar Andreas Mitschele-Thiel

Mehr

Inhalt. Hardware-Software-Co-Design. Struktur (11/04) Multikriterieller Entwurf mechatronischer Systeme

Inhalt. Hardware-Software-Co-Design. Struktur (11/04) Multikriterieller Entwurf mechatronischer Systeme Inhalt Multikriterieller Entwurf mechatronischer Systeme Jürgen Teich Institut für Informatik 12: Struktur des Lehrstuhls Eingebettete Systeme und Co-Design Multikriterieller Entwurf mechatronischer Systeme

Mehr

VHDL Einleitung. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010

VHDL Einleitung. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010 VHDL Einleitung Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010 VHDL Einleitung 1/17 2010-04-14 Inhalt Entwurfsebenen und -sichten

Mehr

Modellbasierte Entwicklung im Kontext von Medizingeräten

Modellbasierte Entwicklung im Kontext von Medizingeräten up FPGA Modellbasierte Entwicklung im Kontext von Medizingeräten Gemeinsamer Ausgangspunkt für Software- und Hardwareentwicklung Osnabrück, 06.02.2014, Wanja Schöpfer Agenda 1 Einleitung 2 Modellbasierte

Mehr

Vortrag zum Hauptseminar Hardware/Software Co-Design

Vortrag zum Hauptseminar Hardware/Software Co-Design Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vortrag zum Hauptseminar Hardware/Software Co-Design Robert Mißbach Dresden, 02.07.2008

Mehr

OSEK-OS. Oliver Botschkowski. oliver.botschkowski@udo.edu. PG AutoLab Seminarwochenende 21.-23. Oktober 2007. AutoLab

OSEK-OS. Oliver Botschkowski. oliver.botschkowski@udo.edu. PG AutoLab Seminarwochenende 21.-23. Oktober 2007. AutoLab OSEK-OS Oliver Botschkowski oliver.botschkowski@udo.edu PG Seminarwochenende 21.-23. Oktober 2007 1 Überblick Einleitung Motivation Ziele Vorteile Einführung in OSEK-OS Architektur Task Management Interrupt

Mehr

Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung

Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung Frederik Grüll, Udo Kebschull Infrastruktur und Rechnersysteme in der Informationsverarbeitung Goethe-Universität Frankfurt ZKI-Frühjahrstagung

Mehr

Integrated Modular Avionics & ARINC 653

Integrated Modular Avionics & ARINC 653 Integrated Modular Avionics & ARINC 653 Martin Wißmiller Gliederung IMA - Traditioneller Ansatz - IMA-Ansatz - IMA-Generationen ARINC653 - Speicherpartitionierung - Zeitpartitionierung - Kommunikation

Mehr

Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform

Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform Prof. Dr.-.-Ing.. Frank Kesel Fachhochschule Pforzheim Übersicht Vom Algorithmus zum Chip High-Level Synthese Anwendungsbeispiel

Mehr

COOL HASHING MIT FPGAS. Robert Bachran

COOL HASHING MIT FPGAS. Robert Bachran COOL HASHING MIT FPGAS Robert Bachran Dresden, 16.1.2012 Einführung Grundlagen Kriterien für gute Hashverfahren Grundlagen FPGAs Hashverfahren auf FPGAs Skein auf FPGA Evolutionäre Hashverfahren Energiesparendes

Mehr

2008 Jiri Spale, Programmierung in eingebetteten Systemen 1

2008 Jiri Spale, Programmierung in eingebetteten Systemen 1 2008 Jiri Spale, Programmierung in eingebetteten Systemen 1 NetX - Einführung 2008 Jiri Spale, Programmierung in eingebetteten Systemen 2 NetX is... a highly integrated network controller with a new system

Mehr

lung eingebetteter Softwaresysteme im

lung eingebetteter Softwaresysteme im Technische Universität München Fakultät für Informatik Lehrstuhl für Software & Systems Engineering Kosten und Nutzen modellbasierter Entwick lung eingebetteter Softwaresysteme im Automobil Sascha Kirstan

Mehr

Scheduling for Time-Triggered Network Communication

Scheduling for Time-Triggered Network Communication Scheduling for Time-Triggered Network Communication Jan Kamieth jan.kamieth@informatik.haw-hamburg.de Hochschule für Angewandte Wissenschaften Hamburg 14. Juni 2012 Agenda (1)Rückblick (2)Verwandte Arbeiten

Mehr

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare

Mehr

Variantenmanagement modellbasierter Funktionssoftware mit Software-Produktlinien

Variantenmanagement modellbasierter Funktionssoftware mit Software-Produktlinien Arbeitsberichte des Instituts für Informatik Friedrich-Alexander-Universität Erlangen Nürnberg Band 40 Nummer 4 Juli 2007 Stefan Kubica Variantenmanagement modellbasierter Funktionssoftware mit Software-Produktlinien

Mehr

ENTWICKLUNG EINER HARDWARE-UNTERSTÜTZTEN CMOS-BILDSENSOR BASIERTEN PRÄSENZDETEKTION

ENTWICKLUNG EINER HARDWARE-UNTERSTÜTZTEN CMOS-BILDSENSOR BASIERTEN PRÄSENZDETEKTION ENTWICKLUNG EINER HARDWARE-UNTERSTÜTZTEN CMOS-BILDSENSOR BASIERTEN PRÄSENZDETEKTION ITG-Fachgruppentreffen, Dresden, 12. Oktober 2012 Jens Döge und Peter Reichel, Fraunhofer IIS/EAS Dresden Fraunhofer

Mehr

Funktionale Sicherheit Testing unter

Funktionale Sicherheit Testing unter Funktionale Sicherheit Testing unter den Bedingungen der Safety Integrity Levels Präsentation auf dem Neu-Ulmer Test-Engineering Day Sebastian Stiemke, MissingLinkElectronics, Neu-Ulm 1 Inhalt Idee hinter

Mehr

DynaCORE: Architekturen und Rekonfigurationsmanagement

DynaCORE: Architekturen und Rekonfigurationsmanagement DynaCORE: Architekturen und Rekonfigurationsmanagement C. Albrecht, R. Koch, T. Pionteck, E. Maehle (J. Foag, R. Hagenau) Universität zu Lübeck Institut fü Direktor: Prof. Dr.-Ing. E. Maehle I T I Tübingen,

Mehr

Übersicht aktueller heterogener FPGA-SOCs

Übersicht aktueller heterogener FPGA-SOCs Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Übersicht aktueller heterogener FPGA-SOCs Vortrag zum Lehrstuhlseminar Tilo Zschau tilo.zschau@mailbox.tu-dresden.de

Mehr

Finden Sie mit der AllatNet Recruiting Division Ihren Traum Job.

Finden Sie mit der AllatNet Recruiting Division Ihren Traum Job. Automotive, Nachrichtentechnik und weiteren Industriezweigen, erweitern wir Ihre Karrieremöglichkeiten Hardwareentwickler analoge Schaltungen (m/w) Referenz HW 2014 AS: Einsatzort: München, Stuttgart,

Mehr

Formale Grundlagen der Fehlertoleranz in verteilten Systemen

Formale Grundlagen der Fehlertoleranz in verteilten Systemen 1/27 Formale Grundlagen der Fehlertoleranz in verteilten Systemen Felix Gärtner TU Darmstadt felix@informatik.tu-darmstadt.de 2/27 Bezug zur formalen Softwareentwicklung formale SE Definitionsphase Aufsplittung

Mehr

Hybride Apps DPR und Android auf dem Xilinx ZYNQ. Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm

Hybride Apps DPR und Android auf dem Xilinx ZYNQ. Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm Hybride Apps DPR und Android auf dem Xilinx ZYNQ Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm Konvergenz der Rechenplattformen Processing System Memory Interfaces 7 Series Programmable

Mehr

Ziele und Entwicklungskonzept des Projekts Virtueller Satellit. Dr. Olaf Maibaum

Ziele und Entwicklungskonzept des Projekts Virtueller Satellit. Dr. Olaf Maibaum Ziele und Entwicklungskonzept des Projekts Virtueller Satellit Dr. Olaf Maibaum Übersicht Ziele Virtueller Satellit Designprozess Concurrent Design Facility Konzept Virtueller Satellit Vorhandene Lösungen

Mehr

Integrative Entwicklungsprozesse am Beispiel einer automotiven Anwendung

Integrative Entwicklungsprozesse am Beispiel einer automotiven Anwendung am Beispiel einer automotiven Anwendung Bernd van Vugt EXTESSY AG Stefan Gläser VOLKSWAGEN AG Motivation Kundenwunsch: Mobilität und Individualität Fahrzeug + Informationstechnologie + Dienst Herausforderung:

Mehr

Musterlösung 3. Mikroprozessor & Eingebettete Systeme 1

Musterlösung 3. Mikroprozessor & Eingebettete Systeme 1 Musterlösung 3 Mikroprozessor & Eingebettete Systeme 1 WS214/215 Hinweis: Die folgenden Aufgaben erheben nicht den Anspruch, eine tief ergehende Kenntnis zu vermitteln; sie sollen lediglich den Einstieg

Mehr

Entwicklung verteilter eingebetteter Systeme. Visual Variability Analysis for Goal Models

Entwicklung verteilter eingebetteter Systeme. Visual Variability Analysis for Goal Models Ausarbeitung für das Seminar Entwicklung verteilter eingebetteter Systeme zum Thema Visual Variability Analysis for Goal Models Maximilian Schwerin 1 Technische Universität Berlin maximili@cs.tu-berlin.de

Mehr

Aktuelle Fortschritte von MDAbasierten Entwicklungsansätzen im Bereich Fahrerassistenzsysteme

Aktuelle Fortschritte von MDAbasierten Entwicklungsansätzen im Bereich Fahrerassistenzsysteme Fakultät Informatik Institut f ür Angewandte Inf ormatik, Prof essur TIS Aktuelle Fortschritte von MDAbasierten Entwicklungsansätzen im Bereich Fahrerassistenzsysteme Hauptseminar Technische Informationssysteme

Mehr

Vorlesung Embedded Software-Engineering im Bereich Automotive

Vorlesung Embedded Software-Engineering im Bereich Automotive Vorlesung Embedded Software-Engineering im Bereich Automotive Technische Universität Dresden, Fakultät Informatik, Professur Softwaretechnologie WS 2008/2009 Dr. rer. nat. Bernhard Hohlfeld bernhard.hohlfeld@daad-alumni.de

Mehr

Hardware/Software-Codesign

Hardware/Software-Codesign Hardware/Software-Codesign Kapitel 1 - Einführung M. Schölzel Entwicklungsgeschichte Job User User Ergebnis Mainframes / Großrechner Großrechner Desktops Sensoren Physisches System Prozessrechner Zuverlässigkeit

Mehr

MODELLING AND CONTROLLING THE STEERING FORCE FEEDBACK USING SIMULINK AND xpc TARGET

MODELLING AND CONTROLLING THE STEERING FORCE FEEDBACK USING SIMULINK AND xpc TARGET MODELLING AND CONTROLLING THE STEERING FORCE FEEDBACK USING SIMULINK AND xpc TARGET Dipl.-Ing. M. Brünger-Koch, 05/06/09 Model-Based Design Conference 2005 1 Agenda 1. Introduction Company and institute

Mehr

Markus Pister (Autor) Integration formaler Fehlereinflussanalyse in die Funktionsentwicklung bei der Automobilindustrie

Markus Pister (Autor) Integration formaler Fehlereinflussanalyse in die Funktionsentwicklung bei der Automobilindustrie Markus Pister (Autor) Integration formaler Fehlereinflussanalyse in die Funktionsentwicklung bei der Automobilindustrie https://cuvillier.de/de/shop/publications/1145 Copyright: Cuvillier Verlag, Inhaberin

Mehr

Entwurfsablauf. Entwurfsmethodik. Beispiel Wasserfall-Modell. Beispiel Wasserfall-Modell. Prozess des Entwurfs

Entwurfsablauf. Entwurfsmethodik. Beispiel Wasserfall-Modell. Beispiel Wasserfall-Modell. Prozess des Entwurfs Komplexe Systeme Entwurfskriterien Eingebettete Systeme - Entwurfsmethodik - Verlustleistung Programmspeicher Zuverlässigkeit Datenspeicher Lothar Thiele Verarbeitungsleistung Gewicht Wiederverwendbarkeit

Mehr

Motivation. Eingebettetes System: Aufgabe:

Motivation. Eingebettetes System: Aufgabe: Motivation n Aufgabe: n Eingebettetes System: Computersystem, das in einen technischen Kontext eingebettet ist - also ein Computer, der ein technisches System steuert oder regelt. Das sind z.b. das Antiblockiersystem,

Mehr

Internetbasiertes Informations- und Monitoring- Management für Projekte des Spezialtiefbaus

Internetbasiertes Informations- und Monitoring- Management für Projekte des Spezialtiefbaus Internetbasiertes Informations- und Monitoring- Management für Projekte des Spezialtiefbaus Univ.-Prof. Dr.-Ing. habil. Klaus-Peter Holz Brandenburgische Technische Universität Cottbus Lehrstuhl Bauinformatik

Mehr

Institut für Informatik

Institut für Informatik Institut für Informatik 1. Forschungsprojekte Projekttitel: Ansätze zur Bewertung formaler Verifizierungen von Hardware Wissenschaftliche Siemens AG -Prof. Dr. W. Büttner, Universität Bremen - Prof. Dr.

Mehr

Advanced DAQ System Development Using NI-DAQmx and Intelligent DAQ (FPGA)

Advanced DAQ System Development Using NI-DAQmx and Intelligent DAQ (FPGA) Advanced DAQ System Development Using NI-DAQmx and Intelligent DAQ (FPGA) Rudolf Gierlinger National Instruments, Österreich AGENDA Teil 1: Advanced NI-DAQmx Datenerfassungsmöglichkeiten Konfiguration

Mehr

Rekonfigurierbare Hardwareplattformen für die Sicherungsschicht in Mobilfunksystemen

Rekonfigurierbare Hardwareplattformen für die Sicherungsschicht in Mobilfunksystemen Rekonfigurierbare Hardwareplattformen für die Sicherungsschicht in Mobilfunksystemen Dipl.-Ing. Thilo Pionteck Professor Dr. Dr. h. c. mult. Manfred Glesner Technische Universität Darmstadt Institut für

Mehr

How to Survive an Audit with Real-Time Traceability and Gap Analysis. Martin Kochloefl, Software Solutions Consultant Seapine Software

How to Survive an Audit with Real-Time Traceability and Gap Analysis. Martin Kochloefl, Software Solutions Consultant Seapine Software How to Survive an Audit with Real-Time Traceability and Gap Analysis Martin Kochloefl, Software Solutions Consultant Seapine Software Agenda Was ist Traceability? Wo wird Traceability verwendet? Warum

Mehr

Symmetric Multiprocessing mit einer FPGA basierten. Marco Kirschke INF-M3 Seminar Wintersemester 2010/2011 25. November 2010

Symmetric Multiprocessing mit einer FPGA basierten. Marco Kirschke INF-M3 Seminar Wintersemester 2010/2011 25. November 2010 Symmetric Multiprocessing mit einer FPGA basierten MPSoC Plattform Marco Kirschke INF-M3 Seminar Wintersemester 2010/2011 25. November 2010 Inhalt Motivation Vorarbeiten Ziele für die Masterarbeit Vorgehensweise

Mehr

Self-aware Memory: Hardware-Prototyp eines Prozessorknotens

Self-aware Memory: Hardware-Prototyp eines Prozessorknotens Self-aware Memory: Hardware-Prototyp eines Prozessorknotens Robert Schelkle Universität Karlsruhe (TH) Institut für Technische Informatik (ITEC) Lehrstuhl für Rechnerarchitektur 24. März 2009 Robert Schelkle

Mehr

1 Einleitung 1 1.1 Motivation... 1 1.2 Zielsetzung... 4 1.3 Aufbau und Gliederung der Arbeit... 5

1 Einleitung 1 1.1 Motivation... 1 1.2 Zielsetzung... 4 1.3 Aufbau und Gliederung der Arbeit... 5 1 Einleitung 1 1.1 Motivation.................................... 1 1.2 Zielsetzung................................... 4 1.3 Aufbau und Gliederung der Arbeit...................... 5 2 Hygromechanische

Mehr

Mikroelektronik-Ausbildung am Institut für Mikroelektronische Systeme der Leibniz Universität Hannover

Mikroelektronik-Ausbildung am Institut für Mikroelektronische Systeme der Leibniz Universität Hannover Mikroelektronik-Ausbildung am Institut für Mikroelektronische Systeme der Leibniz Universität Hannover Prof. Dr.-Ing. Holger Blume, Hans-Peter Brückner, Christian Leibold, Ingo Schmädecke Gliederung Motivation

Mehr

Dynamische HMI Generierung auf Basis einer Serviceorientierten Architektur

Dynamische HMI Generierung auf Basis einer Serviceorientierten Architektur Dynamische HMI Generierung auf Basis einer Serviceorientierten Architektur SEIS Statusseminar 20.09.2011 Dipl.-Ing. Martin Pfannenstein Dipl.-Ing. Michael Eichhorn Prof. Dr.-Ing. Eckehard Steinbach Lehrstuhl

Mehr

Human Capital Management

Human Capital Management Human Capital Management Peter Simeonoff Nikolaus Schmidt Markt- und Technologiefaktoren, die Qualifikation der Mitarbeiter sowie regulatorische Auflagen erfordern die Veränderung von Unternehmen. Herausforderungen

Mehr

Ein Ansatz für f r eine ressourceneffizientere Inbound-Logistik durch Integration mit der Produktionsplanung

Ein Ansatz für f r eine ressourceneffizientere Inbound-Logistik durch Integration mit der Produktionsplanung Ein Ansatz für f r eine ressourceneffizientere Inbound-Logistik durch Integration mit der Produktionsplanung Dipl.-Wirt.-Inf. Carsten Böhle* Prof. Dr.-Ing. habil. Wilhelm Dangelmaier* Prof. Dr.-Ing. Bernd

Mehr

Projektarbeit/SHK-Tätigkeit: Entwicklung graphischer Visualisierungskomponenten

Projektarbeit/SHK-Tätigkeit: Entwicklung graphischer Visualisierungskomponenten Projektarbeit/SHK-Tätigkeit: Entwicklung graphischer Visualisierungskomponenten Das Assistenzsystem proknows, das am Fraunhofer Institut in Lemgo entwickelt wird, ermöglicht neben der Durchführung verschiedener

Mehr

Architekturen verteilter Firewalls für IP-Telefonie-Plattformen

Architekturen verteilter Firewalls für IP-Telefonie-Plattformen Communication Networks and Computer Engineering Report No. 99 Sebastian Kiesel Architekturen verteilter Firewalls für IP-Telefonie-Plattformen Universität Stuttgart Institut für Kommunikationsnetze und

Mehr

Sicherheit in eingebetteten Systemen Luxus oder Notwendigkeit?

Sicherheit in eingebetteten Systemen Luxus oder Notwendigkeit? Sicherheit in eingebetteten Systemen Luxus oder Notwendigkeit? Dr.-Ing. Daniel Ziener Friedrich-Alexander-Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) daniel.ziener@fau.de

Mehr

Angepasste Software Standards für DLR- Eigenentwicklungen - Die DLR Software Basisstandards -

Angepasste Software Standards für DLR- Eigenentwicklungen - Die DLR Software Basisstandards - Angepasste Software Standards für DLR- Eigenentwicklungen - Die DLR Software Basisstandards - Anita Herrmann Braunschweig, 10. Nov 2004 Ausgangspunkte Im DLR werden nach vorsichtigen

Mehr

Datenaustausch zwischen Design und Messprogrammentwicklung bei der Entwicklung von Mixed Signal- und analogen Schaltkreisen

Datenaustausch zwischen Design und Messprogrammentwicklung bei der Entwicklung von Mixed Signal- und analogen Schaltkreisen Fakultät Informatik - Institut für Technische Informatik - Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vortrag zum Beleg Datenaustausch zwischen Design und Messprogrammentwicklung bei

Mehr

Safer Software Formale Methoden für ISO26262

Safer Software Formale Methoden für ISO26262 Safer Software Formale Methoden für ISO26262 Dr. Stefan Gulan COC Systems Engineering Functional Safety Entwicklung Was Wie Wie genau Anforderungen Design Produkt Seite 3 Entwicklung nach ISO26262 Funktionale

Mehr

Product Line Engineering (PLE)

Product Line Engineering (PLE) Product Line Engineering (PLE) Produktlinienentwicklung Von Christoph Kuberczyk Christoph Kuberczyk, SE in der Wissenschaft 2015, Product Line Engineering 1 Gliederung 1. Was ist PLE? 2. Motivation 3.

Mehr

Modul A. Modul B. Bisheriger Ansatz für dynamisch und partiell rekonfigurierbare Systeme. Slot 0 Slot 1. Prozessor. Dynamischer Bereich

Modul A. Modul B. Bisheriger Ansatz für dynamisch und partiell rekonfigurierbare Systeme. Slot 0 Slot 1. Prozessor. Dynamischer Bereich DFG Mini Workshop Device Treiber für rekonfigurierbare Rechensysteme HW-ICAP API zur Anwendung der Read-, Modify-, Writeback-Methode für Xilinx Virtex-II FPGAs 8. 9. Dezember TU München Michael Hübner

Mehr

Modeling Security Aspects of Network Aggregation Protocols. Fachgespräch Sensornetze 2009 14. August 2009

Modeling Security Aspects of Network Aggregation Protocols. Fachgespräch Sensornetze 2009 14. August 2009 Modeling Security Aspects of Network Aggregation Protocols Frank Werner Raoul Steffen Fachgespräch Sensornetze 2009 14. August 2009 Motivation Formale Methoden: Einsatz mathematischer Modelle und Techniken

Mehr

Abschluss des Diplomstudiums der Informatik (Technische Universität Wien, mit ausgezeichnetem Erfolg)

Abschluss des Diplomstudiums der Informatik (Technische Universität Wien, mit ausgezeichnetem Erfolg) CURRICULUM VITAE Mag. rer.soc.oec. Dipl.-Ing. Aneta Izabela Binder Email: ani@logic.at PERSÖNLICHE DATEN Name: Geburtsdatum und ort: Staatsbürgerschaft: Aneta Izabela Binder 27. April 1974, Łódź (Polen)

Mehr

Sicherheit bei lernenden Robotern

Sicherheit bei lernenden Robotern 15. Januar 2009 Sicherheitsbegriff Herangehensweisen Beschreibung des Begriffs Sicherheit Sicherheit ist... Schutz vor Bedrohung und Schaden Zuverlässigkeit Safety: Schutz der Umgebung (accident prevention)

Mehr

Projektgruppe SHUTTLE II

Projektgruppe SHUTTLE II 1. Besprechung 16.10.2003 Sven Burmester, Rainer Feldmann, Florian Klein, Matthias Tichy AG Softwaretechnik Email: hg@upb.de Prof. Dr. Wilhelm Schäfer Projektgruppe SHUTTLE II Safe Holons for a Ubiquitous

Mehr

Compiler für Eingebettete Systeme

Compiler für Eingebettete Systeme Compiler für Eingebettete Systeme [CS7506] Sommersemester 2014 Heiko Falk Institut für Eingebettete Systeme/Echtzeitsysteme Ingenieurwissenschaften und Informatik Universität Ulm Kapitel 1 Einordnung &

Mehr

SECTINO. Security for Inter-Organizational Workflows

SECTINO. Security for Inter-Organizational Workflows SECTINO Security for Inter-Organizational Workflows Framework zur Modellierung und Realsisierung sicherheitskritischer organisationsübergreifender Workflows Kooperation Research Group Quality Engineering

Mehr

Redundanz und Replikation

Redundanz und Replikation Redundanz und Replikation Fehlertoleranz auf Systemebene Kurt Kanzenbach Friedrich Alexander Universität Erlangen-Nürnberg 25. November 2014 1 / 29 Redundanz und Replikation Replikation Replikation: Koordinierter

Mehr

Hardware Praktikum 2008

Hardware Praktikum 2008 HaPra 2008 - Versuchsreihe 5 - ALU Hardware Praktikum 2008 Prof. Dr. H.-J. Wunderlich Dipl.-Inf. M. Imhof Dipl.-Inf. S. Holst Agenda Die HaPra-CPU Eine kleine Übersicht VHDL Projekt-Organisation Entwurf

Mehr

Distributed Space Partitioning Trees

Distributed Space Partitioning Trees Distributed Space Partitioning Trees Management von ortsbezogenen Diensten Fachbereich Informatik FernUniversität Hagen Ortsbezogene Dienste Ein ortsbezogener Dienst ist eine Anwendung, die: - auf geographischen

Mehr

Software-Projekt Mobilkommunikation/Telematik

Software-Projekt Mobilkommunikation/Telematik Software-Projekt Mobilkommunikation/Telematik Prof. Dr. Katinka Wolter Freie Universität Berlin Institut für Informatik Takustraße 9 14195 Berlin, Germany 18. Oktober 2011 Ziel Erarbeiten einer Lösung

Mehr

Seminarvortrag Bildverarbeitung im Projekt FAUST mit dem Schwerpunkt Skelettierung

Seminarvortrag Bildverarbeitung im Projekt FAUST mit dem Schwerpunkt Skelettierung Seminarvortrag Bildverarbeitung im Projekt FAUST mit dem Schwerpunkt Skelettierung Ingmar Gründel HAW-Hamburg 15. Dezember 2006 Ingmar Gründel Bildverarbeitung im Projekt FAUST mit dem Schwerpunkt Skelettierung

Mehr

Ausgangslage. Mobile Kommunikation im SBB Rangierbetrieb Fallstudie einer dezentralen Applikation. Peter K. Brandt / Adrian Berger 10.

Ausgangslage. Mobile Kommunikation im SBB Rangierbetrieb Fallstudie einer dezentralen Applikation. Peter K. Brandt / Adrian Berger 10. Mobile Kommunikation im SBB Rangierbetrieb Fallstudie einer dezentralen Applikation Peter K. Brandt / Adrian Berger 10. Mai 2005 1 Ausgangslage Funkgleismelder für SBB Rangierarbeiter Migration: Analogfunk

Mehr

Zellulare Neuronale Netzwerke

Zellulare Neuronale Netzwerke Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Zellulare Neuronale Netzwerke Florian Bilstein Dresden, 13.06.2012 Gliederung 1.

Mehr

Entwurfsmethode für service-orientierte Architekturen im dezentralen Energiemanagement

Entwurfsmethode für service-orientierte Architekturen im dezentralen Energiemanagement Entwurfsmethode für service-orientierte Architekturen im dezentralen Energiemanagement Tanja Schmedes Betriebliches Informationsmanagement OFFIS Institut für Informatik tanja.schmedes@offis.de MKWI 2008

Mehr

Inhaltsverzeichnis. 4 Lagrange-Funktion und Dualität... 63 4.1 Lagrange-FunktionmitGleichheitsrestriktionen... 63

Inhaltsverzeichnis. 4 Lagrange-Funktion und Dualität... 63 4.1 Lagrange-FunktionmitGleichheitsrestriktionen... 63 1 Einleitung... 1 1.1 Optimierungstypen.............................................. 3 1.2 Motivation und Grundbegriffe der Optimierung........................... 4 1.3 Allgemeine Form des Optimierungsproblems............................

Mehr

Carl von Ossietzky Universität Oldenburg Fachbereich 10 Informatik

Carl von Ossietzky Universität Oldenburg Fachbereich 10 Informatik Carl von Ossietzky Universität Oldenburg Fachbereich 10 Studienordnung Schwerpunkt Systeme im Rahmen der Studiengänge Diplom- BSc in Beschlossen in der Fachbereichsratssitzung am 03.07.2002 1. Der Schwerpunkt

Mehr

Untersuchung zur hardwareunterstützten Entwurfsverifikation von Stream-basierten Kommunikations- und Verarbeitungsalgorithmen

Untersuchung zur hardwareunterstützten Entwurfsverifikation von Stream-basierten Kommunikations- und Verarbeitungsalgorithmen Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Untersuchung zur hardwareunterstützten Entwurfsverifikation von Stream-basierten Kommunikations-

Mehr

Erneuerbare Energien und Speicher im Verteilnetz Ausbauplanung und Netzanforderungen frühzeitig in Einklang bringen

Erneuerbare Energien und Speicher im Verteilnetz Ausbauplanung und Netzanforderungen frühzeitig in Einklang bringen Erneuerbare Energien und Speicher im Verteilnetz Ausbauplanung und Netzanforderungen frühzeitig in Einklang bringen Jürgen Knies OFFIS Institut für Informatik Oldenburg Rechtsrahmen für Stromspeicher EUROSOLAR-Symposium

Mehr

5 Zusammenfassung und Ausblick

5 Zusammenfassung und Ausblick hierarchischer Beschreibungen, hierbei erfolgt eine Umsetzung des Hierarchie-Konzepts in Hardware mittels eines Handshake-Mechanismus. 4.4 Repartitionierung und Resynthese Für die weitere Bearbeitung der

Mehr

Projektpraktikum bei Mercedes-Benz North America in Redford, MI, USA

Projektpraktikum bei Mercedes-Benz North America in Redford, MI, USA Projektpraktikum bei Mercedes-Benz North America in Redford, MI, USA Prof. Dr. rer. nat. Frank Gauterin INSTITUT FÜR FAHRZEUGSYSYTEMTECHNIK, LEHRSTUHL FÜR FAHRZEUGTECHNIK KIT Universität des Landes Baden-Württemberg

Mehr

Konsolidierung von Software-Varianten in Software-Produktlinien ein Forschungsprogramm

Konsolidierung von Software-Varianten in Software-Produktlinien ein Forschungsprogramm Konsolidierung von Software-Varianten in Software-Produktlinien ein Forschungsprogramm Rainer Koschke Universität Bremen Workshop Software-Reengineering Bad Honnef 5. Mai 2005 Bauhaus Forschungskooperation

Mehr

Der hybride Stadtspeicher - Die Speicherstadt

Der hybride Stadtspeicher - Die Speicherstadt Der hybride Stadtspeicher - Die Speicherstadt ThEGA-Forum 2012 Dipl.-Ing. Frank Karstädt c Fraunhofer-Anwendungszentrum Systemtechnik IOSB-AST 11. Oktober 2012 Agenda 1 Einleitung Konsortium Motivation

Mehr

In 30 Minuten von Excel zum professionellen Controllingsystem. Kalle Malchow, Manager of Presales

In 30 Minuten von Excel zum professionellen Controllingsystem. Kalle Malchow, Manager of Presales In 30 Minuten von Excel zum professionellen Controllingsystem Kalle Malchow, Manager of Presales 1 17.03.2015 Über prevero 2 17.03.2015 Seit 1994; Standorte in Deutschland, Schweiz, Österreich, UK > 100

Mehr

Das Oracle Release- und Patch- Management unter ITIL in der Praxis

Das Oracle Release- und Patch- Management unter ITIL in der Praxis Das Oracle Release- und Patch- Management unter ITIL in der Praxis Kunde: DOAG Ort: Stuttgart Datum: 03.06.2008 Reiner Wolf, Trivadis AG Reiner.Wolf@trivadis.com Basel Baden Bern Lausanne Zürich Düsseldorf

Mehr

Inhaltsverzeichnis 1 Einführung und Überblick 2 Grundlagen

Inhaltsverzeichnis 1 Einführung und Überblick 2 Grundlagen IX 1 Einführung und Überblick... 1 1.1 Das System Fahrer-Fahrzeug-Umwelt... 2 1.1.1 Aufbau und Wirkungsweise elektronischer Systeme... 2 1.1.2 Elektronische Systeme des Fahrzeugs und der Umwelt... 5 1.2

Mehr

Embedded OS-9 auf RISC-Prozessoren von Motorola

Embedded OS-9 auf RISC-Prozessoren von Motorola Firmenporträt BALS Werner BALS Hardware & Software Wielinger Str. 20 D-82340 Feldafing Tel.:+49 8157 900491 Fax:+49 8157 900492 email: wernerb@cube.net OS-9-Systemlösungen für embedded-applikationen OS-9-Systemportierungen

Mehr

Design Elektronischer Märkte für die Tourenplanung - Tests und Vergleiche mit zentralen Verfahren. Dissertation

Design Elektronischer Märkte für die Tourenplanung - Tests und Vergleiche mit zentralen Verfahren. Dissertation Design Elektronischer Märkte für die Tourenplanung - Tests und Vergleiche mit zentralen Verfahren Dissertation dem Fachbereich Wirtschaftswissenschaften der Justus-Liebig-Universität Gießen zur Erlangung

Mehr

Der Design- und Verifizierungsprozess von elektronischen Schaltungen. Y Diagramm

Der Design- und Verifizierungsprozess von elektronischen Schaltungen. Y Diagramm Der Design- und Verifizierungsprozess von elektronischen Schaltungen Y Diagramm Verhaltens Beschreibung Struktur Beschreibung z.b. Vout =Vin/2 Analog: Teiler Digital: Schieberegister Widerstand oder Mosfet

Mehr

Synthese Eingebetteter Systeme. 9 Synthese: Grundlagen

Synthese Eingebetteter Systeme. 9 Synthese: Grundlagen 12 Synthese Eingebetteter Systeme Sommersemester 2011 9 Synthese: Grundlagen Michael Engel Informatik 12 TU Dortmund 2011/05/13 Synthese: Grundlagen Überblick: Synthese High-Level-Synthese Werkzeugfluss

Mehr

Fragenkatalog zum Kurs 1666 (Datenbanken in Rechnernetzen) Kurstext von SS 96

Fragenkatalog zum Kurs 1666 (Datenbanken in Rechnernetzen) Kurstext von SS 96 Fragenkatalog zum Kurs 1666 (Datenbanken in Rechnernetzen) Kurstext von SS 96 Dieser Fragenkatalog wurde aufgrund das Basistextes und zum Teil aus den Prüfungsprotokollen erstellt, um sich auf mögliche

Mehr

MySQL in großen Umgebungen

MySQL in großen Umgebungen MySQL in großen Umgebungen 03.03.2011 CeBIT Referent: Bernd Erk Agenda DESTINATION TIME REMARK KURZVORSTELLUNG MYSQL STATUS QUO STORAGE ENGINES MONITORING UND MANAGEMENT ENTERPRISE FEATURES FRAGEN UND

Mehr

DynFire. An Architecture for Dynamic Firewalling. Alexander Vensmer Alexander.Vensmer@ikr.uni-stuttgart.de 28.11.2011

DynFire. An Architecture for Dynamic Firewalling. Alexander Vensmer Alexander.Vensmer@ikr.uni-stuttgart.de 28.11.2011 DynFire An Architecture for Dynamic Firewalling Alexander Vensmer Alexander.Vensmer@ikr.uni-stuttgart.de 28.11.2011 Universität Stuttgart Institut für Kommunikationsnetze und Rechnersysteme (IKR) Prof.

Mehr

Projektarbeiten WiSe 13/14

Projektarbeiten WiSe 13/14 Projektarbeiten WiSe 13/14 Fynn Schwiegelshohn, Muhammed Al Kadi, Max Ferger Prof. Dr.-Ing. Michael Hübner, Lehrstuhl für Eingebettete Systeme der Informationstechnik (ESIT) Fakultät für Elektrotechnik

Mehr

Entwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext

Entwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext Entwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext Till Fischer 03.11.2011 FZI Forschungszentrum Informatik Embedded Systems & Sensors Engineering (ESS)

Mehr

DAS SIND WIR. Kronthalerstraße. 67 61462 Königstein phone +49 (0) 6173 325 9090 fax +49 (0) 6173 702 76 72 mail info@nolinkup.com web nolinkup.

DAS SIND WIR. Kronthalerstraße. 67 61462 Königstein phone +49 (0) 6173 325 9090 fax +49 (0) 6173 702 76 72 mail info@nolinkup.com web nolinkup. START-UP. DAS SIND WIR. START-UP. Mit langjähriger Erfahrung und fundiertem Wissen in Unix Server basierenden IT Systemen, spezialisiert auf MAC OS X Server/Storage Lösungen in komplexen, homogenen und

Mehr

SARA 1. Project Meeting

SARA 1. Project Meeting SARA 1. Project Meeting Energy Concepts, BMS and Monitoring Integration of Simulation Assisted Control Systems for Innovative Energy Devices Prof. Dr. Ursula Eicker Dr. Jürgen Schumacher Dirk Pietruschka,

Mehr

EINE MODULARE TESTPLATTFORM FÜR DAS PROTOTYPING VON DRAHTLOSEN SYSTEMEN

EINE MODULARE TESTPLATTFORM FÜR DAS PROTOTYPING VON DRAHTLOSEN SYSTEMEN EINE MODULARE TESTPLATTFORM FÜR DAS PROTOTYPING VON DRAHTLOSEN SYSTEMEN Einleitung Zunehmender Einsatz von Kurzstreckenfunk in Form drahtloser Datenkommunikation im Bereich IEEE Standard 802.15.4 - Zigbee

Mehr

Was ist VHDL? V: very high speed integrated circuit HDL hardware description language. mächtige HW-Beschreibungssprache. Wozu hat man VHDL entwickelt?

Was ist VHDL? V: very high speed integrated circuit HDL hardware description language. mächtige HW-Beschreibungssprache. Wozu hat man VHDL entwickelt? Was ist VHDL? V: very high speed integrated circuit HDL hardware description language mächtige HW-Beschreibungssprache Wozu hat man VHDL entwickelt? weitere HDLs? - HW beschreiben, beschleunigen - Simulation

Mehr