DyNoC. Konzepte für Temporale On-Chip-Netzwerke. SPP 1148 Zwischenkolloquium 2004 Bad Driburg

Transkript

1 DyNoC Konzepte für Temporale On-Chip-Netzwerke SPP 1148 Zwischenkolloquium 2004 Bad Driburg Lehrstuhl Informatik 12 Dr. rer. nat., Mateusz Majer, Thilo Streichert, Prof. Dr.-Ing. Jürgen Teich 1

2 Gliederung Motivation und Einbettung On-Chip-Netzwerke: Existierende Arbeiten DyNoc Kommunikationsinfrastruktur Erreichbarkeit von Modulen und Pins Eine erste Implementierung Zusammenfassung Kooperationen 2

3 ReCoNets Motivation für rekonfigurierbare Netze Fehlertoleranz Gleichmäßige Verteilung der Last Anpassbare Topologie Kostenreduktion Reconf. Connection RecoNod e Anwendungen Body-Area-Netzwerke Automotive Sytem-on-a-Chip (Hier!) ReCoNode 3

4 Einbettung: Projekt ReCoNode Taskmigration Wann? Wie? Praktische Umsetzung - Aufnahme neuer Tasks zur Laufzeit - Verdrängung von Tasks mit niedriger Priorität Reconf. Connection RecoNod e ReCoNode (Re)-routing von Daten Wann? Wie? Praktische Umsetzung 4

5 ReCoNode: Knotenmodell Knoten sind rekonfigurierbare Standalone -Systeme Scheduler Placer Loader Module Database M1 M2 M4 M3 HOST Task Requests OS Placer Space Management Loader Configuration Map Memory RC Hardware M2 M4 M3 5

6 ReCoNode: On-line-Platzierung Datenbank vorkompilierter Module On-line Platzierung: ->Vortrag van der Veen Verbindungsproblematik: Kommunikationsstrukturen On-line Signal Routing Paketrouting 6

7 Networks on a Chip (NoC) Busorientierte Strukturen AMBA CoreConnect WISHBONE Mod4 Mod 1 Mod2 Arbeiten: Brebner [FPL98] Walder & Platzner [03] Becker et al [03] Arbiter Mod3 7

8 Networks on a Chip (NoC) Schaltbare Netzwerke Crossbar Omega Butterfly Banyan FatTree Network On a Chip: HemaniKumar & Jantsch [00] Benini & DeMicheli [02] Maresceaux Dally Becker et al [03] 8

9 Dynamische Netzwerke Bislang: Keine dynamisch veränderlichen On- Chip-Verbindungsnetzwerke untersucht Folge der temporalen Platzierung: Module werden im Voraus entwickelt Jedes platzierte Modul belegt lokal alle Netzwerkressourcen seines Platzierungsbereichs Fazit: Keine Intermodulkommunikation durch ein platziertes Modul erlaubt! Kommunikationsinfrastruktur: On-line (P2P) Signal Routing Vorstellung eines paketbasierten, dynamischen Networks on a Chip (DyNoC) 9

10 DyNoC - Kommunikationsstruktur On-line Realisierung von Punkt-zu-Punkt- Verbindungen Zeitaufwändige Berechnung Exklusive Nutzung der Ressourcen Fragmentierung des Arrays Oder: Zusätzliche Verdrahtungslagen notwendig 10

11 DyNoC: Kommunikationsstruktur DyNoC Anforderungen: Flexible Processing Elemente (PEs), grobgranular Jedes PE hat Zugriff zum Netzwerk Direkte Kommunikation mit direkten Nachbarn Kleine Netzwerklogik (Verhältnis Netzwerk Elemente:PE ) Flexible Netzwerklogik Alle Netzwerkeinheiten innerhalb eines Moduls werden für lokale Operationen benutzt, falls diese nicht gebraucht werden 11

12 DyNoC: Moduleigenschaften Rechteckiges Layout der Module Jedes Modul benutzt alle Ressourcen in seinem Platzierungsbereich Zugriff auf Netzwerk über Netzwerkelement im NO Constraints für Synthese Auswirkung auf die Architektur 12

13 DyNoC: Module & Pins Jedes Modul soll mit allen anderen kommunizieren können Netzgraph soll immer zusammenhängend sein Jedes Pin soll von allen Modulen erreichbar sein Modifikation PE-Anschluss an NE Ring von PE am Chiprand PEs am Rande müssen an NE am Rande angeschlossen werden 13

14 DyNoC: Module & Pins Platzierungsproblematik: Platzierte Module können Netzwerk- Betrieb stören, falls die Module dicht aneinander platziert werden (abutment) Kommunikationskanäle müssen freigehalten werden Dies wird durch Platzierungsalgorithmus sichergestellt! 14

15 DyNoC: Netzwerkelement (NE) Routing Effizient und schnell (xy) Je 5 Eingänge und Ausgänge Eingangs-FIFOs 32bit Daten 4bit Adressen Nichtblockierend Kontrollsignale an Nachbarn 15

16 DyNoC: Implementierung Entwicklung eines Simulators Implementierung auf Virtex II x4 DyNoC 7% der Fläche Routerlatenz von 2,5ns zehn 32bit Datenbusse und 6x4x32bit FIFO Speicher pro Router 16

17 Zusammenfassung Vorstellung einer neuen, 2-D Kommunikationsinfrastruktur für dynamisch platzierbare Hardwaremodule Netzwerkressourcen werden recycled Implementierung (Emulation auf heutiger FPGA-Technologie) zeigt geringen Overhead Zukünftige Arbeiten: Routingalgorithmen Lastbalancierung 17

18 Publikationen C. Bobda, M. Majer, A. Ahmadinia, D. Koch, and J. Teich. A Dynamic NoC Approach for Communication in Reconfigurable Devices. In International Conference on Field-Programmable Logic and its applications (FPL), Antwerp, Belgium, August 30 September 01, C. Haubelt and J. Teich. Modeling and Analysis of Distributed Reconfigurable Hardware. In Dresdener Arbeitstagung Schaltungs- und Systementwurf (DASS 2004), pp , Dresden, Germany, April 19-20, C. Bobda. CoreMap: A Rapid Prototyping Environment for Distributed Reconfigurable Systems. To appear in International Journal of Embedded Systems (IJES), Special Issue on Hardware-Software Codesign for Systems-on-Chip, C. Haubelt, D. Koch, and J. Teich. ReCoNets: Modeling and Implementation of Fault Tolerant Distributed Reconfigurable Hardware. In Proceedings of the 16th Symposium on Integrated Circuits and Systems Design (SBCCI2003), São Paulo, Brazil, September 8-11,

19 Publikationen C. Haubelt, D. Koch, and J. Teich. Basic OS Support for Distributed Reconfigurable Hardware. In Proceedings of the Third International Workshop on Systems, Architectures, Modeling and Simulation (SAMOS'03), pp , Samos, Greece, July 21-23, 2003, ISBN A. Ahmadinia, C. Bobda, K. Danne, and J. Teich. A New Approach for Reconfigurable Massively Parallel Computers. In Proceedings of the IEEE International Conference on Field- Programmable Technology, Tokyo, Japan, December 15-17,

20 Kooperationen Mini-Workshops 24./25. März 2004: PadErOl'04 Mini-Workshop in Oldenburg (AG Teich, AG Rammig, AG Nebel) : Mini-Workshop in Erlangen über das Thema On-Line Platzierung und On-line Verbindung neuen platzierten Komponenten auf Knotenebene (AG Rammig, AG Teich, AG Hardt) : Mini-Workshop in Erlangen über das Thema Verteilte Rekonfigurierbare Systeme (AG Teich, AG Becker und AG Hommel) In Planung (Oktober 2004): 2. Mini-Workshop Verteilte Rekonfigurierbare Systeme in Berlin (AG Teich, AG Becker und AG Hommel) 20

21 Kooperation AG Hardt Anbindung der Interface- Schnittstelle an DyNoC IFB1 Task1 IFB2 Task2 IFB3 Task3 21

22 Kooperation AG Hardt Zusammenbau von Modulen und IFB zur Laufzeit Task Ebene Task1 IFB1 Task2 IFB2 IFB Ebene DyNoC Ebene Task3 IFB3 22

23 Kooperation AG Hommel Analyse Netzwerkeffizienz Entwurf von Simulatoren zur Analyse verschiedener Routingmethoden Einsatz von Crossbar-Switch für 2D-Online P2P-routing Untersuchung des Problems Paketintegrität während der Rekonfiguration 23

24 Kooperation AG Becker Entwicklung eines gemeinsamen Kommunikationsprotokolls Module 0 Module 1 Module 2 Module 3 Module 4 ICAP Decompessor Quelle: ITIV, Uni Karlsruhe (TH) Ablaufsteuerung Übertragung der 1-D Busstruktur an 2-D DyNoC Mod Com Mod Com Mod Com Mod Com Bus-Macro Mod Com Controller Com Master- Module Aktuelle Publikation: Quelle: ITIV, Uni Karlsruhe (TH) B. Blodget, C. Bobda, M. Huebner, A. Niyonkuru, J. Becker, J. Teich, C. Zeidler. Partial and Dynamically Reconfiguration of Xilinx Virtex-II FPGAs In International Conference on Field-Programmable Logic and its Applications (FPL), Antwerp, Belgium, August 30 September 01,

25 Kooperation AG Nebel PolyDyn P1 Blowfish Pn crypto_object des blowfish P1 AES Pn P1 DES3 Pn des detect create CryptoAlgorithmen blowfish detect destroy create o 2 o 1 Design Space Exploration destroy 25