Überblick der Lehrveranstaltung. Physikalischer und elektrischer Entwurf

Transkript

1 Überblick der Lehrveranstaltung Physikalischer und elektrischer Entwurf

2 - Gliederung Kontaktdaten Vorlesungsdaten Inhalt der Vorlesung Beispielbilder Gliederung der Vorlesung

3 - Kontaktdaten Dozent: Dipl.-Ing. Marco Ramsbeck Zimmer: 2W/369c Tel.: Praktikumsverantwortlicher: Dipl.-Ing. Kay-Uwe Loebel Zimmer: 2W/320 Tel.:

4 - Vorlesungsdaten Komplexpraktikum Dimensionierung und elektrische Simulation einer digitalen Schaltung Feinlayoutentwurf nach gegebenen Entwurfsregeln Netzwerkextraktion und -vergleich (LVS) ggf. Extraktion der parasitären Kapazitäten (PEX) Komplexpraktikum der Mikroelektronik Vorstellung der Mikroelektronik Analog- sowie Digitaldesign Parameterextraktion und Modellierung von Bauelementen Exkursion

5 - Vorlesungsdaten Prüfung im Sommersemester unter Voraussetzung mindestens eines abgeschlossenen Praktikums Dauer 180min

6 Spezifikation? fertiger IC

7 Spezifikation Schematic Elektrischer Entwurf Layout Physikalischer Entwurf fertiger IC

8

9

10

11

12

13

14

15

16

17

18 Spezifikation 3 Topologische Entwurfsregeln 7 Bauelementemodelle Schematic Layout 4 Simulation 5 Logiktest 2 Layouterzeugung 8 Sonderstrukturen 9 Präzision analoger Schaltungen - Matching 10 Skalierung fertiger IC 6 Speichertest 11 Zuverlässigkeit, Ausbeute, Wirtschaftlichkeit

19 1 Übersicht Mikroelektronik 2 Layouterzeugung (Physikalische Entwurf) 2.1 Unterteilung der Layoutebene Partitionierung Platzierung Verdrahtung 2.2 Entwurfskontrolle Rückerkennung Kontrolle der geometrischen Abmessungen - Design Rule Checking (DRC) Kontrolle der elektrischen und logischen Eigenschaften Layout vs. Schematics (LVS) 3 Topologische Entwurfsregeln 3.1 Einflussfaktoren 3.2 Beispiele einzelner Technologieschritte 3.3 Bipolar-Technologie Herstellung eines SBC-Transistors Zusätzlich herstellbare Bauelemente Prozessverbesserungen Kantenverschiebung 3.4 MOS-Technologie Polysilizium-Gate-MOS-Prozess CMOS-Technik Zusätzliche Bauelemente Prozesserweiterungen Einkanal-MOS-Technik Kantenverschiebungen MOS-Technologie 3.5 BiCMOS-Technologien

20 4 Simulation 4.1 Simulationsebenen 4.2 Netzwerkanalyse und elektrische Simulation 4.3 Logiksimulation Verzögerungszeit Logiksimulationsmodelle Simulationsablauf 4.4 Registertransfersimulation 4.5 Simulation auf Systemebene 4.6 Simulationsstrategien Mixed-Mode-Simulation VHDL 5 Logiktest 5.1 Fehlerarten 5.2 Testfreundlicher Entwurf (Design for Testability) und Testmöglichkeiten 5.3 Test umfangreicher Logikschaltungen (VLSI) 6 Speichertest 6.1 Fehlerarten 6.2 Unterschiede der Speicherarten 6.3 Testen von DRAMs/ SRAMs Prinzipieller Aufbau von DRAMs und SRAMs und Fehlerquellen Testalgorithmen Speichertestmuster Pseudozufallstests 6.4 Testen von xxrom-speichern

21 7 Bauelementemodelle und Parameterextraktion 7.1 Bipolar-Transistor 7.2 MOS-Transistor 8 Sonderstrukturen 8.1 ESD-Schutzschaltungen 8.2 Guard-Rings 8.3 Bond-Pads 8.4 Antennen-Effekt 8.5 VIAs 9 Präzision analoger Schaltungen Matching 9.1 Einflussgrößen 9.2 Matching-Methoden Unit-Elements Interdigitated Layout Dummy Elements 10 Skalierung 10.1 Bergriffsklärung 10.2 Skalierungskonzepte 10.3 Probleme bei der Skalierung 11 Zuverlässigkeit, Ausbeute, Wirtschaftlichkeit 11.1 Zuverlässigkeit 11.2 Ausbeute 11.3 Wirtschaftlichkeit

22 Spezifikation 3 Topologische Entwurfsregeln 7 Bauelementemodelle Schematic Layout 4 Simulation 5 Logiktest 2 Layouterzeugung 8 Sonderstrukturen 9 Präzision analoger Schaltungen - Matching 10 Skalierung fertiger IC 6 Speichertest 11 Zuverlässigkeit, Ausbeute, Wirtschaftlichkeit