Dynamisch rekonfigurierbare Systeme für drahtlose Sensornetzwerke
|
|
- Waldemar Huber
- vor 6 Jahren
- Abrufe
Transkript
1 DFG Schwerpunktprogramm Rekonfigurierbare Rechensysteme Zwischenkolloquium in Darmstadt, 01./02 Juni 2006 Dynamisch rekonfigurierbare Systeme für drahtlose Sensornetzwerke Dipl.-Ing. Heiko Hinkelmann, Dr.-Ing. Peter Zipf, Institut für Datentechnik Karlstrasse 15, Darmstadt
2 Übersicht Einführung zu drahtlosen Sensornetzen Analyse dynamisch rekonfigurierbarer Systeme für drahtlose Sensornetze Architektur Auswertung Prototypen Ausblick 1
3 Drahtlose Sensornetze Anwendungen Vielzahl verschiedenster Anwendungen Gebäudekontrolle Überwachung von Bauwerken, z.b. Brücken Land- und Forstwirtschaft Umweltschutz Medizin Industrie-Automation Militär Verkehrsleitsysteme Sicherheitsanwendungen... pictures partly from Martin Haenggi 2
4 Drahtlose Sensornetze - Anforderungen Hohe Energieeffizienz Geringe Größe Niedrige Datenraten Geringer Preis Sensorknoten Selbstorganisierend Laufzeitänderungen Hohe Flexibilität Verschiedenste Anwendungsgebiete 3
5 Drahtlose Sensornetze - Anforderungen Hohe Energieeffizienz Energieeinsparungen > Rekonfigurationsoverhead? Geringe Größe HW Re-use Geringer Preis Potentiell sehr hohe Stückzahlen Sensorknoten Niedrige Datenraten Selbstorganisierend Laufzeitanpassungen Laufzeitänderungen Verschiedenste Anwendungsgebiete Effiziente Realisierung verschiedenster anwendungsspezifischer Protokolle Hohe Flexibilität Hohe Anpassungsfähigkeit Vorteile durch dynamisch rekonfigurierbare Hardware 3
6 Übersicht Einführung zu drahtlosen Sensornetzen Analyse dynamisch rekonfigurierbarer Systeme für drahtlose Sensornetze Architektur Auswertung Prototypen Ausblick
7 Anforderungsanalyse Verschiedene Anwendungen verschiedene Funktionalität Datenakquirierung Kommunikationsprotokolle MAC Hybrides System Routing Prozessor als Cross-Layer-Verfahren Kontrolleinheit und für Verschlüsselung die Ausführung Authentifizierung irregulärer Fehlerkorrektur Operationen Datenkompression & -aggregation Auslagern rechenintensiver Datenvorverarbeitung Algorithmen auf Lokalisierung rekonfigurierbare Synchronisierung Funktionseinheit (RFU)... 4
8 Anforderungsanalyse Zu unterstützende Operationen*: Multiplikation Addition GF-Multiplikation GF-Addition GF-Inversion Matrix-Vektor-Multiplikation Bit-Vertauschungen Shift... Speicheroperationen FIFO LUT Register * (aus einer Betrachtung ausgewählter Algorithmen wie CRC, BCH, AES, RC6,...) 5
9 Anforderungsanalyse Zu unterstützende Operationen*: Multiplikation Addition GF-Multiplikation GF-Addition GF-Inversion Matrix-Vektor-Multiplikation Bit-Vertauschungen Shift... Große Varianz in der Art und Komplexität der Operationen Heterogene Struktur Grobgranularer Ansatz Zusammenfassung ähnlicher Operationen in einem Funktionsblock Speicheroperationen FIFO LUT Register * (aus einer Betrachtung ausgewählter Algorithmen wie CRC, BCH, AES, RC6,...) 5
10 Energieeffizienz-Analyse Gängige Definitionen: Energie pro Operation: E = P/T (ähnlich zu PDP) Energieeffizienz: ETR = E/T = P/T² (ähnlich zu EDP) Entwurf einer Metrik für dynamisch rekonfigurierbare Systeme: RETR = Reconfigurable Architectures Energy-Throughput-Ratio Modellierung der spezifischen Charakteristika dynamischer Rekonfiguration Anwendbar auf alle dynamisch rekonfigurierbaren Systeme, inkl. FPGAs und grobgranularer Architekturen 6
11 Energieeffizienz RETR Metrik Schlussfolgerungen: Hoher Durchsatz T führt zu verbesserter Energieeffizienz Potential zur Reduzierung von Taktfrequenz und Versorgungsspannung Aber unterschiedliche Effekte auf Recheneffizienz und Rekonfigurationseffizienz! Lösung: Einsatz fortgeschrittener Rekonfigurationsmethoden Reduzierung der Rekonfigurationsaktivität oder Rekonfigurationsdauer 7
12 Übersicht Einführung zu drahtlosen Sensornetzen Analyse dynamisch rekonfigurierbarer Systeme für drahtlose Sensornetze Architektur Auswertung Prototypen Ausblick
13 Architektur Gesamtsystem Befehlsspeicher Konfigurationsspeicher Datenspeicher adaptive Sensorschnittstelle Sensor Konfigurationssteuerung Leon2 Prozessorkern + RFU Transcceiverschnittstelle Transceiver Leon2 Prozessorkern + RFU Adaptive Sensorschnittstelle Wishbone Bus 8
14 Architektur Prozessor-RFU-Kopplung Einbindung als Funktionseinheit in den Datenpfad control signals Steuerung über spezielle RFU-Befehle RFU: Autonome Kontrolle + Speicherschnittstelle Config. Memory Main Memory Configuration Control Configuration Tables memory access RFU ALU ID EX Pipeline Control Logic ME regfile WB 9
15 Architektur RFU Befehlsdekodierung Eingang A Eingang B Konfigurationsspeicher Datenverarbeitung Rekonfigurationssteuerung Prozesssteuerung Ablaufsteuerung Konfigurationscache Speicherschnittstelle Hauptspeicher Modularer Aufbau Datenverarbeitung Rekonfiguration Befehlsverarbeitung Resultat 10
16 Architektur Datenverarbeitung Unterstützt bisher u.a. Einzeloperationen sowie CRC, BCH, AES, etc. A B MAC SBOX Reg LUT Array aus 16 MAC (Multiply- Accumulate) Einheiten Hauptrecheneinheit der RFU je 1 Multiplizierer + 1 Addierer + Register interne Rückkopplung für MAC angepasste Verbindungsstruktur Zusätzliche Register Spezialeinheit für GF- Inversion, Matrix-Vektor- Produkt X 256B-Speicherblock: konfigurierbarer als LUT, FIFO 11 Y
17 Architektur Rekonfigurationssteuerung A B MAC SBOX Reg LUT X Y Erste Rekonfigurationsebene: Unterteilung in Frames An heterogene Struktur der Funktionsblöcke angepasst Rekonfigurierbare Multi-Kontext Tabellen/Caches Auswahl der Kontexte über einen einheitlichen Tag 12
18 Architektur Rekonfigurationssteuerung Ablaufsteuerung Auswahl von Konfiguration 2 PC Konfiguration Konfiguration Konfiguration TAG: Generierung der Tags durch Ablaufsteuerung Ähnlich einem Mikroprogramm Vollständig rekonfigurierbar Auswahl einer Konfiguration durch Übereinstimmung der Tags Individuell für jeden Frame Dynamische Kontextwechsel innerhalb eines Taktes 13
19 Architektur Rekonfigurationssteuerung Ablaufsteuerung Auswahl für 4 Frames: PC Konfiguration Konfiguration Konfiguration TAG: Erweiterung zur Multi-Frame Struktur Gemeinsamer Speicher für gleichartige Frames Ausnutzung von Redundanz zur Optimierung Erweiterung zum Cache Organisation der Multi-Kontext Tabelle in mehrere Abschnitte 14
20 Architektur Rekonfigurationssteuerung Zweite Ebene der Rekonfiguration: Zweck: Laden der Kontexttabellen aus einem globalen Konfigurationsspeicher Basierend auf Rekonfigurationsprofil Kodiert Ziel und Anzahl der zu ladenden Konfigurationen (26 Bit für die hier gezeigte Architektur) Nur tatsächlich benötigte Konfigurationen werden geladen Deutliche Reduktion des Rekonfigurationsaufwands Autonom ablaufende Rekonfiguration: kann auch aus dem Mikroprogramm gestartet werden Laden der Kontexttabellen zwischen der Ausführung von zwei Tasks Dauer ca. 20 bis 100 Takte Pre-Fetching möglich zur Maskierung der Rekonfigurationszeiten 15
21 Architektur RFU Befehlsdekodierung Eingang A Eingang B Konfigurationsspeicher Datenverarbeitung Rekonfigurationssteuerung Prozesssteuerung Ablaufsteuerung Konfigurationscache Speicherschnittstelle Hauptspeicher Modularer Aufbau Datenverarbeitung Rekonfiguration Befehlsverarbeitung Resultat (10)
22 Architektur Prozesssteuerung Management der Prozesse auf der RFU Einfache Programmierung der RFU von Seiten des Prozessors über wenige Spezialbefehle Nutzung der RFU in einem Echtzeitsystem Effizientes Multi-tasking bzw. Task-Preemption benötigt Problem: Interner Zustand der RFU sehr umfangreich Beobachtung: der aktuelle Umfang schwankt zeitlich stark Unterbrechung eines Prozesses nur zu sog. Preemption Points Erfolgreiche Umsetzung gelungen: Autonome Rekonfiguration erleichtert Wiederherstellung des ursprünglichen Zustands Resourcenmanagement vermeidet unnötige Rekonfigurationen Abgleich mit dem Rekonfigurationsprofil Interrupt-Handler für die RFU sind Teil des Mikroprogramms 16
23 Übersicht Einführung zu drahtlosen Sensornetzen Analyse dynamisch rekonfigurierbarer Systeme für drahtlose Sensornetze Architektur Auswertung Prototypen Ausblick
24 Auswertung Flächenverbrauch 130 nm CMOS Technologie Standardzellen Angaben: Zellfläche [mm²] Logik Speicher Gesamt Leon2 + RFU 0,52 0,76 1,28 Leon2 Core RFU Gesamt RFU Ex 0,23 0,29 0,15 0,49 0,27 0,11 0,72 0,56 0,26 Performance Simulation einer 8-Bit CRC Berechnung RFU-Durchsatz ~ 6.4 Bit/Takt Leon-Durchsatz ~ 7.2 Takte/Bit Beschleunigungsfaktor bis zu Takte für die Rekonfiguration RFU Control 0,14 0,16 0,30 Leon RFU 32 Bit Bit
25 Auswertung Energieverbrauch Sehr großes Potential nach der RETR Metrik Zusätzlich möglich: Anwendung gängiger Low-Power Techniken Clock Gating Operand Gating... Abschaltung von nicht genutzten Blöcken durch dynamische Rekonfiguration Genauere Modellierung im Rahmen eines FLPA-Modells in Arbeit in Kooperation mit Prof. Noll von der RWTH Aachen Gate-Level Simulationen für bestimmte Anwendungsfälle geplant 18
26 Prototypen Prototypen umfassen komplettes System eines Sensorknotens Emulation aller digitalen Komponenten auf einem FPGA XEMICS Transceiver Chip, 868 MHz, bis kbit/s Gegenwärtig ist ein Lichtsensor auf dem Board integriert Sensor Chip Transceiver Chip (rückseitig montiert) Weiterentwicklungen in naher Zukunft Integration aller Komponenten auf einem einzigen kleinen, batteriegetriebenen Board drahtloser Sensorknoten Aufbau eines Sensornetzes aus Knoten FPGA z.z. noch nicht onboard; Daher vorübergehend Nutzung eines kommerziellen FPGA Boards 19
27 Übersicht Einführung zu drahtlosen Sensornetzen Analyse dynamisch rekonfigurierbarer Systeme für drahtlose Sensornetze Architektur Auswertung Prototypen Ausblick
28 Zusammenfassung und Ausblick RETR Metrik zur analytischen Betrachtung der Energieeffizienz dynamisch rekonfigurierbarer Systeme Entwicklung einer anwendungsspezifischen RFU für drahtlose Sensornetzwerke Einsatz eines neuartigen Rekonfigurationsverfahrens, das durch Vereinigung von Mulitkontextcaches, mehrstufiger Rekonfiguration, Konfigurationsprofilen, Pre-fetching, etc. sowohl äußerst dynamische Rekonfiguration als auch effizientes Multi-Tasking erlaubt Ausblick auf gegenwärtige und zukünftige Ergänzungen: Integration eines Echtzeitbetriebssystems (TinyOS, fast abgeschlossen) Untersuchung und Implementierung von Cross-Layer-Verfahren, Protokollen, Kompressionsverfahren Entwicklung weiterer geeigneter rekonfigurierbarer Komponenten, z.b. Entwurf einer adaptiven Sensorschnittstelle Ausgiebige Untersuchungen der Energieeffizienz 20
29 Projektübersicht Anforderungsanalyse Systementwurf und -analyse Entwicklung einer geeigneten Hardwareplattform Entwurf dynamisch rekonfigurierbarer Hardwarekomponenten Analyse und Entwurf effizienter Rekonfigurationsverfahren Methodische Untersuchung der Energieeffizienz Anpassung eines Echtzeitbetriebssystems Testanwendungen Software Konfigurationen Prototyping 21
30 Ausgewählte Publikationen Heiko Hinkelmann, Peter Zipf, Manfred Glesner: A Concept for a Profile-based Dynamic Reconfiguration Mechanism. ReCoSoc 06. Heiko Hinkelmann, Andreas Gunberg, Peter Zipf, Leandro Soares Indrusiak, Manfred Glesner: Multitasking Support for Dynamically Reconfigurable Systems. Accepted at FPL 06. Heiko Hinkelmann, Peter Zipf, Manfred Glesner: Design Concepts for a Dynamically Reconfigurable Wireless Sensor Node. AHS 06. Heiko Hinkelmann, Peter Zipf, Manfred Glesner: A metric for the energy-efficiency of dynamically reconfigurable systems. ARCS 06. Heiko Hinkelmann, Thilo Pionteck, Oliver Kleine, Manfred Glesner: Prozessorintegration und Speicheranbindung dynamisch rekonfigurierbarer Funktionseinheiten. ARCS 05. Thilo Pionteck, Manfred Glesner: On the Design of a Dynamically Reconfigurable Function-Unit for Error Detection and Correction. VLSI-SoC 05 Glesner, Hinkelmann, Hollstein, Indrusiak, Murgan, Obeid, Petrov, Pionteck, Zipf: Reconfigurable Embedded Systems: An Application-Oriented Perspective on Architectures and Design Techniques. SAMOS 05. Thilo Pionteck, Thorsten Staake, Thorsten Stiefmeier, Lukusa D. Kabulepa, Manfred Glesner: Design of a Reconfigurable AES Encryption/Decryption Engine for Mobile Terminals. ISCAS 04. Manfred Glesner, Thomas Hollstein, Leandro Soares Indrusiak, Peter Zipf, Thilo Pionteck, Mihail Petrov, Heiko Zimmer, Tudor Murgan: Reconfigurable Platforms for Ubiquitous Computing. In Proceedings of the first Conference on Computing Frontiers, Thilo Pionteck, Thomas Stiefmeier, Thorsten Staakte, Lukusa D. Kabulepa und Manfred Glesner: Integration dynamisch rekonfigurierbarer Funktionseinheiten in Prozessoren. ARCS 04. Thilo Pionteck, Thorsten Staake, Thomas Stiefmeier, Lukusa D. Kabulepa, and Manfred Glesner: On the Design of a Function-Specific Reconfigurable Hardware Accelerator for the MAC-Layer in WLANs. FPGA 04. Thilo Pionteck, Thomas Stiefmeier, Thorsten R. Staake, and Manfred Glesner: A Dynamically Reconfigurable Function-Unit for Error Detection and Correction in Mobile Terminals. FPL
31 Vielen Dank
Emulation und Rapid Prototyping. Hw-Sw-Co-Design
Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture
MehrEmulation und Rapid Prototyping
Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture
MehrÜbersicht aktueller heterogener FPGA-SOCs
Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Übersicht aktueller heterogener FPGA-SOCs Vortrag zum Lehrstuhlseminar Tilo Zschau tilo.zschau@mailbox.tu-dresden.de
MehrRekonfigurierbare Hardwareplattformen für die Sicherungsschicht in Mobilfunksystemen
Rekonfigurierbare Hardwareplattformen für die Sicherungsschicht in Mobilfunksystemen Dipl.-Ing. Thilo Pionteck Professor Dr. Dr. h. c. mult. Manfred Glesner Technische Universität Darmstadt Institut für
MehrCOOL HASHING MIT FPGAS. Robert Bachran
COOL HASHING MIT FPGAS Robert Bachran Dresden, 16.1.2012 Einführung Grundlagen Kriterien für gute Hashverfahren Grundlagen FPGAs Hashverfahren auf FPGAs Skein auf FPGA Evolutionäre Hashverfahren Energiesparendes
MehrIntegration dynamisch rekonfigurierbarer Funktionseinheiten in Prozessoren
Integration dynamisch rekonfigurierbarer Funktionseinheiten in Prozessoren Thilo Pionteck, Thomas Stiefmeier, Thorsten Staake, Lukusa D. Kabulepa, Manfred Glesner Technische Universität Darmstadt Lehrstuhl
MehrEntwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme
Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme R. Merker, Technische Universität Dresden, Fakultät ET und IT J. Kelber, Fachhochschule Schmalkalden, ET Gliederung
MehrTECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl
MehrEHP Einführung Projekt A
Volker Dörsing EHP Einführung Projekt A email: doersing@uni-jena.de praktische Übung www: http://users.minet.uni-jena.de/~ehp-head Vorbereitung, Durchführung, Kolloquium Infos zur Veranstaltung, Versuchsanleitung
MehrVertiefungsrichtung Rechnerarchitektur
srichtung () ( für ) Prof. Dietmar Fey Ziele der srichtung RA Vertiefen des Verständnis vom Aufbau, Funktionsweise von Rechnern und Prozessoren Modellierung und Entwurf von Rechnern und Prozessoren ()
MehrAnwendungsgebiete unterschiedlicher FPGA-basierter. Marco Kirschke INF-M2 Anwendung 2 Sommersemester Mai 2010
Anwendungsgebiete unterschiedlicher FPGA-basierter MPSoC Architekturen Marco Kirschke INF-M2 Anwendung 2 Sommersemester 2010 26. Mai 2010 Inhalt Einleitung IEEE Veröffentlichungen Beispiele zu MPSoC Architekturen
MehrRealisierung eines Speichermanagements zur Zugriffsvirtualisierung von konkurrierenden Nutzerdesigns auf Rekonfigurierbarer Hardware
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Realisierung eines Speichermanagements zur Zugriffsvirtualisierung von konkurrierenden
MehrSchwerpunktprogramm 1148 Rekonfigurierbare Rechensysteme. Rekonfigurierbare Controller
Schwerpunktprogramm 1148 Rekonfigurierbare Rechensysteme Rekonfigurierbare Controller Roland Kasper Thomas Reinemann Institut für Mechatronik und Antriebstechnik Otto-von-Guericke-Universität Magdeburg
MehrSelf-aware Memory: Hardware-Prototyp eines Prozessorknotens
Self-aware Memory: Hardware-Prototyp eines Prozessorknotens Robert Schelkle Universität Karlsruhe (TH) Institut für Technische Informatik (ITEC) Lehrstuhl für Rechnerarchitektur 24. März 2009 Robert Schelkle
MehrDie Mikroprogrammebene eines Rechners
Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.
MehrTechnische Grundlagen der Informatik 2 SS Einleitung. R. Hoffmann FG Rechnerarchitektur Technische Universität Darmstadt E-1
E-1 Technische Grundlagen der Informatik 2 SS 2009 Einleitung R. Hoffmann FG Rechnerarchitektur Technische Universität Darmstadt Lernziel E-2 Verstehen lernen, wie ein Rechner auf der Mikroarchitektur-Ebene
MehrSensorsimulation in Hardware in the Loop-Anwendungen
Sensorsimulation in Hardware in the Loop-Anwendungen Kristian Trenkel, Florian Spiteller Echtzeit 2014 20.11.2014 Gliederung I. Einführung II. Problemstellung III. Anforderungen an eine Sensorsimulation
MehrEinführung (1) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München
Einführung (1) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (2) Architektur des Haswell- Prozessors (aus c t) Einführung
MehrFachbereich Medienproduktion
Fachbereich Medienproduktion Herzlich willkommen zur Vorlesung im Studienfach: Grundlagen der Informatik Themenübersicht Rechnertechnik und IT Sicherheit Grundlagen der Rechnertechnik Prozessorarchitekturen
MehrAnalyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten
Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten E. Zenker 9. November 2011 1 / 28 Gliederung 1. Field Programmable Gate Array - FPGA 2. Satisfiability Testing
MehrBluetooth Low Energy gleichzeitige Verbindungen zu mehreren Knoten
Bluetooth Low Energy gleichzeitige Verbindungen zu mehreren Knoten Andreas Müller, Mirco Gysin, Andreas Rüst Zürcher Hochschule für Angewandte Wissenschaften Institut für Embedded Systems Winterthur Kontakt:
MehrAsynchronous Chain True Single Phase Clock Logik (AC TSPC)
Asynchronous Chain True Single Phase Clock Logik (AC TSPC) F. Grassert, A. Wassatsch, D. Timmermann Übersicht Grundlagen / Stand der Entwicklungen Verlustleistungsreduktion: Latch-freie Strukturen Weiterentwicklung:
MehrVorstellung der SUN Rock-Architektur
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vorstellung der SUN Rock-Architektur Hauptseminar Ronald Rist Dresden, 14.01.2009
MehrVerlustleistungsreduzierung in Datenpfaden
Verlustleistungsreduzierung in Datenpfaden F. Grassert, F. Sill, D. Timmermann Inhalt Motivation Analyse der Ausgangssituation Verlustleistung in der Schaltungstechnik Selbstgetaktete dynamische Logiken
MehrMikroprozessoren. Aufbau und Funktionsweise. Christian Richter. Ausgewählte Themen der Multimediakommunikation SS 2005
Mikroprozessoren Aufbau und Funktionsweise Christian Richter Ausgewählte Themen der Multimediakommunikation SS 2005 Christian Richter (TU-Berlin) Mikroprozessoren AT MMK 2005 1 / 22 Gliederung Was ist
Mehr2. Der ParaNut-Prozessor "Parallel and more than just another CPU core"
2. Der ParaNut-Prozessor "Parallel and more than just another CPU core" Neuer, konfigurierbarer Prozessor Parallelität auf Daten- (SIMD) und Thread-Ebene Hohe Skalierbarkeit mit einer Architektur neues
MehrDatenpfad einer einfachen MIPS CPU
Datenpfad einer einfachen MIPS CPU Zugriff auf den Datenspeicher Grundlagen der Rechnerarchitektur Prozessor 19 Betrachten nun Load und Store Word Erinnerung, Instruktionen lw und sw sind vom I Typ Format:
MehrEINE MODULARE TESTPLATTFORM FÜR DAS PROTOTYPING VON DRAHTLOSEN SYSTEMEN
EINE MODULARE TESTPLATTFORM FÜR DAS PROTOTYPING VON DRAHTLOSEN SYSTEMEN Einleitung Zunehmender Einsatz von Kurzstreckenfunk in Form drahtloser Datenkommunikation im Bereich IEEE Standard 802.15.4 - Zigbee
MehrRechneraufbau und Rechnerstrukturen
Rechneraufbau und Rechnerstrukturen von Prof. Dr. Walter Oberschelp, RWTH Aachen und Prof. Dr. Gottfried Vossen, Universität Münster 7, vollständig überarbeitete und aktualisierte Auflage R.Oldenbourg
MehrAutomatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform
Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform Prof. Dr.-.-Ing.. Frank Kesel Fachhochschule Pforzheim Übersicht Vom Algorithmus zum Chip High-Level Synthese Anwendungsbeispiel
MehrDatenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung
Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung Frederik Grüll, Udo Kebschull Infrastruktur und Rechnersysteme in der Informationsverarbeitung Goethe-Universität Frankfurt ZKI-Frühjahrstagung
MehrSimulative Verifikation und Evaluation des Speichermanagements einer Multi-Core-Prozessorarchitektur am Beispiel von SHAP
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Simulative des Speichermanagements einer Multi-Core-Prozessorarchitektur am Beispiel
MehrHigh Level Synthese von Datenpfaden mit optimierten Rekonfigurationskosten
Fakultät Elektrotechnik und Informationstechnik, Institut für Grundlagen der Elektrotechnik und Elektronik Stiftungslehrstuhl Hochparallele VLSI-Systeme und Neuromikroelektronik High Level Synthese von
MehrReCoNets Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen
ReCoNets Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen Ch. Haubelt, D. Koch, T. Streichert, J. Teich Hardware-Software-Co-Design
MehrWas ist die Performance Ratio?
Was ist die Performance Ratio? Wie eben gezeigt wäre für k Pipeline Stufen und eine große Zahl an ausgeführten Instruktionen die Performance Ratio gleich k, wenn jede Pipeline Stufe dieselbe Zeit beanspruchen
MehrAuch hier wieder. Control. RegDst Branch MemRead MemtoReg ALUOp MemWrite ALUSrc RegWrite. Instruction[31 26] (also: das Opcode Field der Instruktion)
Auch hier wieder Aus voriger Wahrheitstabelle lässt sich mechanisch eine kombinatorische Schaltung generieren, die wir im Folgenden mit dem Control Symbol abstrakt darstellen. Instruction[31 26] (also:
MehrAsset & Configuration Mgmt sowie Identity & Access Mgmt Basis für die Integration von IT in das IT-SysBw
Asset & Configuration Mgmt sowie Identity & Access Mgmt Basis für die Integration von IT in das IT-SysBw Christoph Hausmann Christoph Hausmann BWI IT Innovationsmanagement Senior System Architekt, BWI
MehrProzessorarchitektur. Kapitel 1 - Wiederholung. M. Schölzel
Prozessorarchitektur Kapitel - Wiederholung M. Schölzel Wiederholung Kombinatorische Logik: Ausgaben hängen funktional von den Eingaben ab. x x 2 x 3 z z = f (x,,x n ) z 2 z m = f m (x,,x n ) Sequentielle
MehrBeispiele von Branch Delay Slot Schedules
Beispiele von Branch Delay Slot Schedules Bildquelle: David A. Patterson und John L. Hennessy, Computer Organization and Design, Fourth Edition, 2012 Grundlagen der Rechnerarchitektur Prozessor 97 Weniger
MehrProgrammierbare Logik CPLDs. Studienprojekt B Tammo van Lessen
Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare
MehrHW/SW Codesign 5 - Performance
HW/SW Codesign 5 - Performance Martin Lechner e1026059 Computer Technology /29 Inhalt Was bedeutet Performance? Methoden zur Steigerung der Performance Einfluss der Kommunikation Hardware vs. Software
MehrPipelining. Die Pipelining Idee. Grundlagen der Rechnerarchitektur Prozessor 45
Pipelining Die Pipelining Idee Grundlagen der Rechnerarchitektur Prozessor 45 Single Cycle Performance Annahme die einzelnen Abschnitte des MIPS Instruktionszyklus benötigen folgende Ausführungszeiten:
MehrEnergieeffizienz und Performance von Networks-on-Chip
Fakultät Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Energieeffizienz und Performance von Networks-on-Chip Marco Zulkowski Marco.Zulkowski@mailbox.tu-dresden.de Dresden,
MehrASIC-SYNTHESE DER SHAP-MIKROARCHITEKTUR
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur ASIC-SYNTHESE DER SHAP-MIKROARCHITEKTUR Vortrag zum großen Beleg Andrej Olunczek Andrej.Olunczek@mailbox.tu-dresden.de
MehrModul A. Modul B. Bisheriger Ansatz für dynamisch und partiell rekonfigurierbare Systeme. Slot 0 Slot 1. Prozessor. Dynamischer Bereich
DFG Mini Workshop Device Treiber für rekonfigurierbare Rechensysteme HW-ICAP API zur Anwendung der Read-, Modify-, Writeback-Methode für Xilinx Virtex-II FPGAs 8. 9. Dezember TU München Michael Hübner
MehrHardware Praktikum 2008
HaPra 2008 - Versuchsreihe 5 - ALU Hardware Praktikum 2008 Prof. Dr. H.-J. Wunderlich Dipl.-Inf. M. Imhof Dipl.-Inf. S. Holst Agenda Die HaPra-CPU Eine kleine Übersicht VHDL Projekt-Organisation Entwurf
MehrPraktikum Systementwurf mit VHDL HDL Design Lab
Praktikum Systementwurf mit VHDL HDL Design Lab Inhalt Kryptographie - Aufgaben VHDL - Konzepte Beispiel: 16 bit XOR Kryptographie - Aufgaben Geheimhaltung Integrität Authentifizierung Verbindlichkeit
MehrSamsungs Exynos 5 Dual
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Samsungs Exynos 5 Dual Candy Lohse Dresden, 12.12.12 Gliederung 1. Motivation und
MehrTutorium Rechnerorganisation
Woche 3 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
MehrInnovative Rechnerarchitekturen Matthias Jauernig (B. Sc.),
Neurocomputer-Architekturen I ti R h hit kt Innovative Rechnerarchitekturen Matthias Jauernig (B. Sc.), 12.06.07 Überblick 1. Künstliche Neuronale Netze 2. Möglichkeiten der Parallelisierung 3. Neurocomputer-Architekturen
MehrHybride Apps DPR und Android auf dem Xilinx ZYNQ. Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm
Hybride Apps DPR und Android auf dem Xilinx ZYNQ Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm Konvergenz der Rechenplattformen Processing System Memory Interfaces 7 Series Programmable
Mehr32-Bit Microcontroller based, passive and intelligent UHF RFID Gen2 Tag. Zürcher Fachhochschule
32-Bit Microcontroller based, passive and intelligent UHF RFID Gen2 Tag Inhalt Vorgeschichte Was wurde erreicht Hardware Energy Micro Microcontroller µctag Plattform EPC Gen2 Tag Standard Protokoll-Vorgaben
MehrSession: 7 Rekonfigurierbare Co-Prozessoren für intelligente Gebäudesteuerungen (helectronics GmbH) 06. Juli 2016 Bielefeld.
Session: 7 Rekonfigurierbare Co-Prozessoren für intelligente Gebäudesteuerungen (helectronics GmbH) 06. Juli 2016 Bielefeld www.its-owl.de Agenda Abschlusspräsentation itsowl-tt-recopigs Einführung Zielsetzung
MehrFPGA-Based Architecture for Pattern Recognition
Institut für Technik der Informationsverarbeitung FPGA-Based Architecture for Pattern Recognition Institut für Prozessdatenverarbeitung und Elektronik - IPE, KIT University of the State of Baden-Wuerttemberg
MehrRechner Architektur. Martin Gülck
Rechner Architektur Martin Gülck Grundlage Jeder Rechner wird aus einzelnen Komponenten zusammengesetzt Sie werden auf dem Mainboard zusammengefügt (dt.: Hauptplatine) Mainboard wird auch als Motherboard
MehrOpen Source - Mikrokontroller für Mixed Signal ASIC
Open Source - Mikrokontroller für Mixed Signal ASIC Embedded Computing Conference 30. August 2011 Michael Roth Ablauf Vorstellung IME Motivation Vorstellung einiger OpenSource Mikrokontroller Evaluation
MehrUniverselle Speicherschnittstelle für große externe Speicher
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Universelle Speicherschnittstelle für große Marco Zulkowski Marco.Zulkowski@mailbox.tu-dresden.de
MehrEchtzeit-Messdatenerfassung. über WLAN. Stephan Habegger Senior Design Engineer. Neratec AG
Echtzeit-Messdatenerfassung über WLAN Stephan Habegger Senior Design Engineer Neratec AG AGENDA 1. Was macht Neratec? 2. WLAN basiertes Sensor Netzwerk 3. Problematik der Echtzeit bei WLAN 4. Latenz und
MehrMultiprozessor System on Chip
Multiprozessor System on Chip INF-M1 AW1-Vortrag 25. November 2009 Übersicht 1. Einleitung und Motivation 2. Multiprozessor System on Chip (MPSoC) 3. Multiprozessoren mit Xilinx EDK 4. FAUST SoC Fahrzeug
MehrEine Anleitung zur Entwicklung von Simulink-Targets für die Lehre. 10. MBEES 2014, Dagstuhl
Eine Anleitung zur Entwicklung von Simulink-Targets für die Lehre 10. MBEES 2014, Dagstuhl Frank Tränkle Automotive Systems Engineering frank.traenkle@hs-heilbronn.de Inhalt Lehrveranstaltungen für Modellbasierte
MehrSeminar aus Praktischer Informatik DI Dr. Hermann Hellwagner SS 2000 Ausarbeitung von: Marcus Hassler, Franz Kollmann
Netzwerkprozessoren Seminar aus Praktischer Informatik DI Dr. Hermann Hellwagner SS 2000 Ausarbeitung von: Marcus Hassler, Franz Kollmann 1 Überblick Entwicklung von Netzwerkprodukten Status quo von Netzwerksystemen
MehrRechnergestützter VLSI-Entwurf
Schaltungssynthese Dipl.-Ing. e-mail: rgerndt@iam.de Seite SYN/1 Motivation Vereinfachung des Systementwurfes Weniger Fehler durch abstrakte Beschreibung Portierbarkeit der Schaltung (PLD, CPLD, FPGA,
MehrRechneraufbau und Rechnerstrukturen
Rechneraufbau und Rechnerstrukturen von Walter Oberschelp RWTH Aachen und Gottfried Vossen Universität Münster 10. Auflage c 2006 R. Oldenbourg Verlag GmbH, München Inhaltsverzeichnis Auszug... x... aus
MehrFakultät Informatik Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur. Diplomverteidigung
Fakultät Informatik Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Diplomverteidigung Entwurf und Implementierung eines zuverlässigen verbindungsorientierten Transportprotokolls für die
MehrSymmetric Multiprocessing mit einer FPGA basierten. Marco Kirschke INF-M3 Seminar Wintersemester 2010/2011 25. November 2010
Symmetric Multiprocessing mit einer FPGA basierten MPSoC Plattform Marco Kirschke INF-M3 Seminar Wintersemester 2010/2011 25. November 2010 Inhalt Motivation Vorarbeiten Ziele für die Masterarbeit Vorgehensweise
MehrWichtige Rechnerarchitekturen
Wichtige Rechnerarchitekturen Teil 2 IBM 360 1 IBM 360 Angekündigt im April 1964, weil alle Aspekte der maschinellen Datenverarbeitung (general purpose computer) zusammengefasst werden sollten: 360 Grad
MehrMesssysteme für den SwissFEL
Messsysteme für den SwissFEL Signalauswertung mit Xilinx Virtex-5 FPGAs Embedded Computing Conference 2011 Christa Zimmerli Masterstudentin MSE Wissenschaftliche Assistentin christa.zimmerli@fhnw.ch Institut
MehrRechnerarchitektur und Betriebssysteme (CS201): Architektur, ALU, Flip-Flop
Rechnerarchitektur und Betriebssysteme (CS201): Architektur, ALU, Flip-Flop 17. September 2013 Prof. Dr. Christian Tschudin Departement Mathematik und Informatik, Universität Basel Uebersicht Ausgewählte
MehrRO-Tutorien 3 / 6 / 12
RO-Tutorien 3 / 6 / 12 Tutorien zur Vorlesung Rechnerorganisation Christian A. Mandery WOCHE 4 AM 21.05.2013 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft
MehrGrundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur Einführung Unsere erste Amtshandlung: Wir schrauben einen Rechner auf Grundlagen der Rechnerarchitektur Einführung 2 Vorlesungsinhalte Binäre Arithmetik MIPS Assembler
MehrKo-TAG Protokoll- und Systementwurf für die Ko-TAG-Kommunikation und -Lokalisierung
Ko-TAG Protokoll- und Systementwurf für die Ko-TAG-Kommunikation und -Lokalisierung Dirk Lill, Manuel Schappacher, Alexander Gutjahr, Prof. Dr. Axel Sikora Steinbeis-Innovationszentrum Embedded Design
MehrIntelligente Vernetzung für die Produktionstechnik von morgen
Intelligente Vernetzung für die Produktionstechnik von morgen Roland Bent Geschäftsführung Phoenix Contact GmbH & Co.KG PHOENIX CONTACT Kurzportrait Phoenix Contact GmbH & Co. KG, Blomberg Marktführer
MehrPXI System für Integrationstests
PXI System für Integrationstests Mike Schröder KOM-0241 Ref.: - Page 1-24/09/2008 Agenda Vorstellung LFK-Lenkflugkörpersysteme GmbH Projektvorstellung Hardwareaufbau Kommunikation zur Hardware Softwareaufbau
MehrPresentation of a diagnostic tool for hybrid and module testing
Presentation of a diagnostic tool for hybrid and module testing RWTH Aachen III. Physikalisches Institut B M.Axer, F.Beißel, C.Camps, V.Commichau, G.Flügge, K.Hangarter, J.Mnich, P.Schorn, R.Schulte, W.
MehrMotivation. Eingebettetes System: Aufgabe:
Motivation n Aufgabe: n Eingebettetes System: Computersystem, das in einen technischen Kontext eingebettet ist - also ein Computer, der ein technisches System steuert oder regelt. Das sind z.b. das Antiblockiersystem,
MehrDIGITALE SCHALTUNGEN II
DIGITALE SCHALTUNGEN II 3. Sequentielle Schaltkreise 3.1 Vergleich kombinatorische sequentielle Schaltkreise 3.2 Binäre Speicherelemente 3.2.1 RS Flipflop 3.2.2 Getaktetes RS Flipflop 3.2.3 D Flipflop
MehrIuK-Projekt am Institut für Mikroelektronik und Eingebettete Systeme. Prof. Dr.-Ing. Peter Schulz Sommersemester 2013
am Institut für Mikroelektronik und Eingebettete Systeme Sommersemester 2013 1 Das Institut imes bietet ein fortlaufendes Mechatronik-Projekt an. Der Einstieg ist semesterweise möglich. Die Laufzeit aus
MehrVom Körper zum Server: Mobile und drahtlose Datenerfassung und -Übertragung in Gesundheitspflege-, Notfall- und AAL-Szenarien
Technische Universität Technische Universität Braunschweig Carl- Fried rich-ga uß- Faku Ität Institut für Betriebssysteme und Rechnerverbund Vom Körper zum Server: Mobile und drahtlose Datenerfassung und
MehrIndustrielle Herausforderungen in Embedded Systems
StreamUnlimited ~ 2005 Spin-off vom Philips Audio/Video Innovation Center Wien Industrielle Herausforderungen in StreamUnlimited Engineering GmbH, CTO ~ Innovative Embedded F&E ~ Elektronik ~ Software
MehrL3. Datenmanipulation
L Datenmanipulation Aufbau eines Computers Prozessor, Arbeitsspeicher und system Maschinensprachen und Maschinenbefehle Beispiel einer vereinfachten Maschinensprache Ausführung des Programms und Befehlszyklus
MehrSoftware Design basierend auf dem Plug-In Konzept
Software Design basierend auf dem Plug-In Konzept Michael Antes Seminar Simulation und Bildanalyse mit Java, WS2003 Universität Ulm Software-Design basierend auf dem Plug-In-Konzept Inhalt: Einführung:
MehrProtected User-Level DMA in SCI Shared Memory Umgebungen
Protected User-Level DMA in SCI Shared Memory Umgebungen Mario Trams University of Technology Chemnitz, Chair of Computer Architecture 6. Halle Chemnitz Seminar zu Parallelverarbeitung und Programmiersprachen
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
MehrEntwicklung eines intelligenten FlexRay-Sternkopplers Paul Milbredt, AUDI AG, 11.05.2010, TU Darmstadt
Entwicklung eines intelligenten FlexRay-Sternkopplers Paul Milbredt, AUDI AG, 11052010, TU Darmstadt Gliederung Elektronikentwicklung bei Audi Grundlagen Ethernet als Vergleich FlexRay Konzept eines intelligenten
MehrHardware-in-the-Loop-Lösungen für die Automation von HLK-Prozessen und die Raumautomation
10. Nachwuchswissenschaftler Konferenz 16. April 2009, Merseburg Hardware-in-the-Loop-Lösungen für die Automation von HLK-Prozessen und die Raumautomation Alexander Adlhoch Hochschule Biberach Institut
MehrArbeitsfolien - Teil 4 CISC und RISC
Vorlesung Informationstechnische Systeme zur Signal- und Wissensverarbeitung PD Dr.-Ing. Gerhard Staude Arbeitsfolien - Teil 4 CISC und RISC Institut für Informationstechnik Fakultät für Elektrotechnik
MehrJ. Reinier van Kampenhout Robert Hilbrich Hans-Joachim Goltz. Workshop Echtzeit Fraunhofer FIRST
Modellbasierte Generierung von statischen Schedules für sicherheitskritische, eingebettete Systeme mit Multicore Prozessoren und harten Echtzeitanforderungen J. Reinier van Kampenhout Robert Hilbrich Hans-Joachim
MehrHW/SW CODESIGN. Echtzeitverhalten. Mehmet Ozgan 0526530. 17. November 2015
HW/SW CODESIGN Echtzeitverhalten 17. November 2015 Mehmet Ozgan 0526530 ÜBERBLICK 1. Echtzeitsysteme 2. Hardware im Zeitbereich 3. Software im Zeitbereich 2 ECHTZEITSYSTEME REAL-TIME SYSTEM Ein Echtzeitsystem
MehrVortrag zum Hauptseminar Hardware/Software Co-Design
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vortrag zum Hauptseminar Hardware/Software Co-Design Robert Mißbach Dresden, 02.07.2008
MehrZusicherungen und Laufzeit Überwachungen in der modellbasierten Software Entwicklung
Zusicherungen und Laufzeit Überwachungen in der modellbasierten Software Entwicklung Methoden Design Integration STZ Softwaretechnik Andreas Rau STZ Softwaretechnik Im Gaugenmaier 20 73730 Esslingen Email:
MehrVortrag zur Diplomarbeit
Fakultät Informatik Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vortrag zur Diplomarbeit Entwurf und Implementierung eines zuverlässigen verbindungsorientierten Transportprotokolls für
MehrCPU. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011
CPU Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011 CPU 1/62 2012-02-29 CPU Übersicht: Pipeline-Aufbau Pipeline- Hazards CPU
MehrJohann Wolfgang Goethe-Universität
Flynn sche Klassifikation SISD (single instruction, single data stream): IS IS CU PU DS MM Mono (Mikro-)prozessoren CU: Control Unit SM: Shared Memory PU: Processor Unit IS: Instruction Stream MM: Memory
MehrEmbedded OS für ARM Cortex Microcontroller
Embedded OS für ARM Cortex Microcontroller RTOS Design, Timinganalyse und Test mit Core Simulation und Hardware Debugger Entscheidende Fragen für oder gegen RTOS Lohnt sich der Einsatz eines RTOS auch
MehrEntwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext
Entwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext Till Fischer 03.11.2011 FZI Forschungszentrum Informatik Embedded Systems & Sensors Engineering (ESS)
MehrUltraSPARC T2 Processor
UltraSPARC T2 Processor Vortrag im Rahmen des Seminars Ausgewählte Themen in Hardwareentwurf und Optik HWS07 Universität Mannheim Janusz Schinke Inhalt Überblick Core Crossbar L2 Cache Internes Netzwerk
MehrEinführung in CAE-Systeme
Einführung in CAE-Systeme Dipl.-Ing. Mark Müller 1 Inhalt 1. Motivation für CAE-Werkzeuge 2. Modellierung technischer Prozesse 3. Übersicht über CAE-Simulationssysteme Kommerzielle Programme Freeware 4.
MehrAn den Vizepräsident für Forschung, Entwicklung und Technologietransfer der Fachhochschule Braunschweig/Wolfenbüttel
An den Vizepräsident für Forschung, Entwicklung und Technologietransfer der Fachhochschule Braunschweig/Wolfenbüttel Forschungsbericht (Kurzfassung) WS 02/03 Kreyßig, Jürgen, Prof. Dr., Institut für Verteilte
MehrEntwurf einer universellen rekonfigurierbaren Architektur für Visual Computing. Urs Kanus WSI / GRIS Universität Tübingen urs@gris.uni-tuebingen.
Entwurf einer universellen rekonfigurierbaren Architektur für Visual Computing Urs Kanus WSI / GRIS Universität Tübingen urs@gris.uni-tuebingen.de Übersicht Was ist Visual Computing? Rekonfigurierbarkeit
MehrT. Schneider: Datensparsamkeit durch effizientes Rechnen unter Verschlüsselung
Reden ist Silber Schweigen ist Gold: Datensparsamkeit durch effizientes Rechnen unter Verschlüsselung Dr.-Ing. Thomas Schneider Center for Advanced Security Research Darmstadt (CASED) Aufbau Effizientes
Mehr