Informatik II. Sequentielle Schaltwerke. sequentielle Schaltwerke. sequentielle Schaltwerke. Rainer Schrader. 11. November 2008
|
|
- Felix Solberg
- vor 7 Jahren
- Abrufe
Transkript
1 nformatik Rainer Schrader Sequentielle Schaltwerke Zentrum für Angewandte nformatik Köln. November 8 / 6 / 6 Gliederung Latches und Flip-flops Beispiele sequentieller Bausteine programmierbare Schaltkreise Anwendungen von PLA s Mikroprogrammebene wir haben gesehen, dass es notwendig ist, den Ablauf von Schaltvorgängen und ihre Reihenfolge zu steuern zudem können wir bisher noch keine nformationen speichern wir führen dazu zwei zusätzliche Konzepte ein zentrale Kontrolleinheit Delay-Baustein / 6 4 / 6
2 Delay-Baustein zentrale Kontrolleinheit Taktgeber, Uhr, Clock deren Taktsignale den Ablauf steuern hat (vorerst) einen nput und beliebigen fan-out er besteht aus einem Vorspeicher und einem Speicher beide können jeweils ein Bit speichern das Taktsignal wird an der Nahtstelle zwischen Vorspeicher und Speicher eingespeist $_i$ $V$ V $S$ S $y_i$ y i i Takt 5 / 6 6 / 6 $_i$ $V$ V $S$ S $y_i$ y i i Er arbeitet in zwei Phasen: Arbeitsphase: Takt der Speicher S gibt sein Signal aus im folgenden kann mit dem Signal wie in Schaltkreisen gearbeitet werden, bis eventuell ein weiterer Delay-Baustein erreicht wird. ein Signal, das auf diese Weise den Vorspeicher V erreicht, wird in V gespeichert. die Arbeitsphase muss lang genug sein, um die Schaltkreisteile abarbeiten zu können Setzphase: in konstanten Zeitabständen hebt die Uhr die Sperre zwischen V und S auf der nhalt von V wird nach S umgespeichert die Setzphase ist so kurz, dass der neue Wert aus S nicht abgegeben wird und kein neuer Wert V erreicht. 7 / 6 8 / 6
3 ein sequentieller Schaltkreis (Schaltwerk) ist ein gerichteter (nicht notwendigerweise zyklenfreier) Graph jeder Kreis enthält mindestens einen Delaybaustein, der mit der Uhr gekoppelt ist. Beispiel: wir betrachten noch einmal die Flimmerschaltung: = Realisierung von Delay-Bausteinen Ein Delay-Baustein wird üblicherweise durch Latches oder Flip-Flops realisiert: S R fügen wir einen Delaybaustein ein, so ist für = stets y. Für = wird abwechselnd y = und y = ausgegeben. y NR NR = y Wir analysieren im folgenden die Arbeitsweise 9 / 6 / 6 S R S R NR NR NR NR (i) R=S=: = = = = = stabil = = = = = stabil Das Latch nimmt zwei stabile Zustände an: Zustand Zustand ( = ). ( = ) und ( und sind mit Spannungsquellen verbunden, so dass die Zustände aufrechterhalten bleiben). (ii) Setting the latch S=, R=: Zustand = = = = = Zustand = = = setzen von S bewirkt Übergang in den Zustand fällt S auf zurück, bleibt der Zustand erhalten. / 6 / 6
4 S NR R NR S erzeugt also stets den Zustand, R den Zustand d.h. das Latch speichert, welches Signal zuletzt angekommen ist. wir verhindern, dass R = und S = gesetzt wird dazu fassen wir R und S zu einem Signal D zusammen das Setzen wird nun mit einer Clock verbunden und taktgesteuert: (iii) Resetting the latch S=, R=: Zustand = = = = = Zustand = = = = = = setzen von R bewirkt Übergang in den Zustand fällt R auf zurück, bleibt der Zustand erhalten clock D NR NR (iv) das Setzen von S = und R = führt zu keinem stabilen Zustand / 6 4 / 6 clock D Delay-Bausteine haben zwei nputs: D und das Clock-Signal clock D NR NR D = und clock= = (Zustand ) D = und clock= = (Zustand ) clock= stabil. Schaltwerke können also anders als Schaltkreise Zustände speichern Latches geben stets auch den Komplementärwert aus daher werden Negatoren bei der Tiefe von Schaltkreisen nicht gezählt NR NR zur besseren Übersichtlichkeit lassen wir das Clock-Signal manchmal weg 5 / 6 6 / 6
5 Varianten der Delay-Bausteine um die Delay-Bausteine als Speicher effizienter nutzen zu können, erlauben wir, dass sie mehr als einen nput haben: die bisherigen Delay-Bausteine übernehmen den Wert von D, wenn clock = Y Z sie werden auch als pegelgesteuert bezeichnet es gibt Varianten, die auf Änderungen des Pegels reagieren es muss aber dann geklärt sein, ob y oder z den Baustein erreichen soll diese werden als flankengesteuert oder flankengetriggert bezeichnet sie übernehmen D z.b., wenn clock von auf fällt (negative Flanke) wir erreichen dies mit Hilfe der Auswahlfunktion sel(s, y, z): sel(s, y, z) = j y für s = z für s = = (s y ) (s y ) andere wechseln ihren Zustand bei jeder negativen Flanke (die eigentlichen flip-flops) diese Auswahlfunktion lässt sich also durch einen Speicher für s und drei Gatter realisieren wir werden stets unterstellen, dass eine solche Auswahlfunktion realisiert ist, und das obere Schaltbild verwenden 7 / 6 8 / 6 Speicherbaustein: select Gliederung N R out Latches und Flip-flops Beispiele sequentieller Bausteine programmierbare Schaltkreise Anwendungen von PLA s Mikroprogrammebene write input der Speicher wird über select aktiviert N R ist select =, steht der gespeicherte wert am Ausgang zur Verfügung ist select = und write =, so kann das nputsignal in den Speicher übernommen werden 9 / 6 / 6
6 Register: im weiteren verwenden wir die folgende Kurzdarstellung für Speicherbausteine: 4 s w S W 4 das Register wird parallel be- und entladen zusätzliche Clear -Leitung zum gezielten Löschen zusätzliche Load -Leitung, um nicht bei jedem clock-signal zu laden / 6 / 6 Schieberegister: Transfer zwischen Register: 4 S W 4 w s Schalter s w das Schieberegister wird seriell be- und entladen bei jedem clock-signal wird der nhalt um eine Einheit nach rechts verschoben 4 über einen zentralen Schalter werden die nhalte von einem Register in das Zielregister übertragen / 6 4 / 6
7 Hauptspeicher: Zähler: W W clock load W clear S W W W die Daten werden parallel in Registerbreite bearbeitet die Daten werden in ein Register ein- bzw. aus diesem ausgelesen über Select wird genau ein Register im Hauptspeicher angesprochen bei einem Lesebefehl ist Write = ; der Transfer erfolgt in dieses Register mit Select = bei einem Schreibbefehl wird aus dem Register mit Select = ausgelesen die flip-flops wechseln ihren Zustand bei jeder fallenden Flanke am Anfang seien alle im Zustand mit dem ersten clock-signal springt F auf entsprechend ist a = beim nächsten clock-signal wechselt F auf F erhält dadurch eine fallende Flanke und wechselt auf damit sind a =, a =... damit durchläuft (a 4,..., a ) alle Binärzahlen 5 / 6 6 / 6 Additionsschaltwerke Algorithmisch-logische Einheit (ALU) wir erweitern die Schaltkreise um Register, in denen die Summanden stehen bzw. in denen das Ergebnis abgelegt wird seien X und Y zwei Register, die die Summanden enthalten das Ergebnis soll im Register Z gespeichert werden. der Addition wird per Schulmethode bzw. per carry-look-ahead ausgeführt X Y Wir erweitern die Funktionalität des Addierers um: Subtraktionen, Multiplikationen und Divisionen logische perationen wie,, die perationen werden über zusätzliche Steuerbits selektiert Tests auf Überlauf, auf Ergebnis =, Ergebnis,... die Ergebnisse der Tests werden in einem zusätzlichen Flagregister abgelegt. X Y Addierer ALU Z Steuer Z flag 7 / 6 8 / 6
8 Gliederung Latches und Flip-flops Beispiele sequentieller Bausteine programmierbare Schaltkreise Anwendungen von PLA s Mikroprogrammebene wir haben mit der ALU einen ersten Schaltkreise entworfen, dessen Funktion steuerbar ist wir wollen im folgenden etwas allgemeiner Schaltkreise konstruieren, die programmierbar sind Ziel: durch (eventuell) größeren Hardwareaufwand höhere Fleibilität im Schaltkreis. 9 / 6 / 6 programmierbarer Schaltkreis Ein programmierbarer Schaltkreis S ist ein Schaltkreis mit: n + m nputs = (,..., n ) nputvariablen y = (y,..., y m ) Programm- oder Kontrollvariablen k utputs z = (z,... z k ) die von S berechnete Funktion bezeichnen wir mit f y (). für jedes Programm, das heißt jedes a B m, wird eine Funktion f a () B n,k berechnet. dee zur Konstruktion: setze den Schaltkreis aus einfachen Bausteinen zusammen die Verschaltung der Bausteine erfolgt nach einem einfachen Muster jeder einzelne Baustein ist programmierbar die Bausteine werden in einem Gitter plaziert dies führt zu programmierbaren Logik-Gittern bzw. Programmable Logic Arrays (PLA s) / 6 / 6
9 wir benutzen einen Baustein mit zwei nputvariablen = (, ), zwei Steuervariablen y = (y, y ) und zwei utputs z = (z, z ). die berechnete Funktion f y () = z sei wie folgt: y y (z, z ) Nr. (, ) denter (, ) Addierer (, ) Multiplizierer (, ) Negat-Multiplizierer y y Funktionen Nr. (, ) denter (, ) Addierer (, ) Multiplizierer (, ) Negat-Multiplizierer Dabei wird für: y = der nput durchgereicht y = der nput durchgereicht in Kurznotation werden die Bausteine folgendermaßen dargestellt: Typ Nr. z es ist: z z = (y ) (y (y )) z = (y y ) / 6 4 / 6 Wir betrachten jetzt ein Anordnung solcher Bausteine in n + k Zeilen und r Spalten. n in den ersten n Zeilen werden nur die Typen, und verwendet. (Und-Ebene) die nput-variablen werden von links eingespeist, von oben stets Einsen. die Und-Ebene reicht die nput-variablen von links nach rechts durch in jeder Spalte j der Und-Ebene wird ein Monom m j auf,..., n berechnet und an die zweite Ebene weitergegeben in der Zeile i steht daher der Baustein: k, falls i, i nicht in m j vorkommen, falls i in m j vorkommt, falls i in m j vorkommt. r 5 / 6 6 / 6
10 Beispiel in den unteren k Zeilen werden nur die Typen, verwendet (der-ebene) von links werden Nullen eingespeist und die Monome nach unten weitergereicht in jeder Zeile wird eine Disjunktion der r Monome erzeugt der Eintrag der j-ten Spalte ist, falls m j nicht als Summand vorkommen soll,, falls falls m j als Summand vorkommen soll. 7 / 6 8 / 6 das so definierte PLA kann k Funktionen berechnen, die sich als teilweise Disjunktion der r Monome beschreiben lassen. die Anzahl der Bausteine beträgt (n + k ) r. dabei lassen sich diese Bausteine aus konstant vielen Gattern mit konstanter Tiefe konstruieren der längste Weg durchläuft n + k + r Bausteine d.h. die Tiefe des PLA s ist n + k + r ein PLA benötigt (n + k ) r bits an Steuervariablen (y, y ) für die Bausteine die Steuervariablen werden üblicherweise in Festwertspeicher abgelegt solche Festwertspeicher (RM = read only memory) sind in ihrem nhalt nicht veränderbare Speicher ein Programmwechsel geschieht durch den Austausch des RM. 9 / 6 4 / 6
11 Gliederung Latches und Flip-flops Beispiele sequentieller Bausteine programmierbare Schaltkreise Anwendungen von PLA s Mikroprogrammebene ein Dekodierer P wandelt eine Binärzahl ( n,..., ) eine Dezimalzahl n i= i i um dee zur Konstruktion: wir verwenden dazu die Und-Ebene eines PLA mit n Zeilen und n Spalten die Spalten entsprechen allen Mintermen m a über n Variablen wir legen von links eine Binärzahl c an dann entsteht in genau der Spalte a = c eine, da m a (c) = 4 / 6 4 / 6 Beispiel: für den Fall n = erhalten wir ein Dekodierer P wandelt eine Binärzahl ( n,..., ) Dezimalzahl n i= i i um in eine wir verwenden dazu die Und-Ebene eines PLA mit n Zeilen und n Spalten die Spalte j mit Einträgen d ij ist wie folgt aufgebaut: sei (a n,... a ) die Binärdarstellung von j dann ist d ij = j, falls ai =, falls a i = zur Erinnerung: Typ (, ) Typ (, ) die Zahl 5=(,,) liefert somit: 6. Spalte jede Spalte der oberen Teilmatri liefert den Minterm: m = a a n n, der genau dann ist, wenn = a gilt. 4 / 6 44 / 6
12 P ein Kodierer wandelt eine Dezimalzahl n i= i i in eine Dualzahl ( n,..., ) um wir verwenden die der-ebene eines PLA mit n Spalten und n Zeilen die Typen in Spalte j entsprechen der Binärdarstellung von j wir speisen von links Nullen ein wir speisen von oben eine an genau der Spalte ein, die von der Dezimalzahl angegeben ist wir wollen einen Speicherbaustein für n Wörter der Länge m bauen. diese sollen dort fest einprogrammiert sein und ausgelesen werden können (RM) Beispiel: Für den Fall n = erhalten wir: der Kodierer schiebt nach rechts den nhalt der Spalte heraus, dessen nde durch die Spalte angegeben wird. im Fall des Kodierers ist dies die Binärdarstellung des Spalteninde im nächsten Beispiel werden wir eine beliebige {, }-Folge erzeugen. der prinzipielle Aufbau ist dabei wie folgt: eine binäre Adresse wird mit Hilfe eines Dekodierers in eine Dezimalzahl umgewandelt, die als Spalteninde aufgefasst wird. wie bei einem Kodierer wird in einem zweiten Schritt der zugehörige Spalteninhalt ausgelesen 45 / 6 46 / 6 der Baustein besteht aus einem (n, n )-Dekodierer und einem ( n, m)-kodierer. im Kodierer werden in der j-ten Spalte die Bausteintypen verwendet, die der Binärdarstellung des (j-)-ten Wortes entsprechen. diese sollen durch Adressen aus,..., n ansprechbar sein, d.h. die Adressen sind {, }-Folgen der Länge n. die Parameter des PLA s werden nun wie folgt gewählt: n Zeilen für die Adresse m Zeilen für die Bits des utputs n Spalten. im oberen Teil werden alle n Minterme in der Reihenfolge der zugelassenen Adressen,,..., n gebildet. Beispiel: wiederum für den Fall n = ergibt sich Adresse Adresse 4 der obere Matriteil liefert eine genau in der j-ten Spalte. 47 / 6 48 / 6
13 es gilt a, a egal wie alle Schaltkreise können wir auch PLA s um Delay-Bausteine erweitern (integrierte PLA S) beispielsweise können wir einen Teil der utputvariablen über Delay-Bausteine als nput zurückführen. r s Delay t s d.h. alle Spalten schieben den nhalt, der von links kommt, nach rechts weiter. in den letzten m Zeilen wird der Speicherinhalt der angesprochenen Adresse ausgegeben. dieser nput kann dann etwa dazu benutzt werden, das PLA umzuprogrammieren und eine neue Funktion zu berechnen. da der rückgekoppelte Teil wie ein hardwarenahes Programm wirkt, wird er als Mikroprogrammspeicher bezeichnet. 49 / 6 5 / 6 Gliederung Latches und Flip-flops Beispiele sequentieller Bausteine programmierbare Schaltkreise Anwendungen von PLA s Mikroprogrammebene wir wenden uns der nächsten Ebene zu, die sich auf Registerniveau abspielt die perationen zwischen Registern werden als Mikrooperationen bezeichnet Wir wissen, wie Register aufgebaut sind (6, oder 64 bits) und wie sie geladen bzw. gelesen werden können der Datenaustausch zwischen Registern erfolgt parallel über Datenpfade entsprechender Breite 5 / 6 5 / 6
14 Algorithmisch-logische Einheit (ALU) die ALU führt verschiedene perationen aus: Subtraktionen, Multiplikationen und Divisionen logische perationen wie,, die perationen werden über zusätzliche Steuerbits selektiert Tests auf Überlauf, auf Ergebnis =, Ergebnis,... die Ergebnisse der Tests werden in einem zusätzlichen Flagregister abgelegt die Bitkombinationen der Steuerbits sind Teil des Mikroprogramms wir wollen jetzt weitere Register einbauen, aus denen X und Y gefüttert werden können um Leitungen zu sparen, sind die Register über einen gemeinsamen Datenbus mit den Zielregistern verbunden der Datentransfer über die Busse erfolgt bitparallel der Zugriff auf den Bus wird über Schalter geregelt nur wenn der Schalter geöffnet ist, hat ein Register Zugriff auf den Bus X-Bus Register Y-Bus X Y ALU Steuer Z flag X Y 5 / 6 54 / 6 wir verbinden das Z -Register ebenfalls über einen Bus mit der Registerbank Zusätzlich verwenden wir Dekodierer, die jeweils genau ein Register anspricht und ihm den Zugriff auf den Bus eröffnet. Dekod. Dekod. Dekod. X Y X Y ALU Z ALU Z Der Mikrocode wird erweitert, um die Adressen des X -peranden, des Y - peranden und des Zielregisters für Z : Steuerbits der peration X Y Z 55 / 6 56 / 6
15 Die Kommunikation mit dem Speicher erfolgt über zwei weitere Register zur Aufnahme der Adresse und zur Aufnahme des Datums. Datum Adresse Dekod. Dekod. Schließlich verwenden wir noch: X ALU Z Dekod. Micro nstruction Register : enthält die aktuelle Mikroinstruktion. Microinstruction Counter : zählt die Mikroinstruktionen Zusätzlich benötigen wir noch condition bits und Sprungadressen. Y Die nächste Ebene des Maschinenprogramms umfasst kompleere nstruktionen und erlaubt größere Adressbereiche anzusprechen. Folgende Befehle können auftreten: arithmetische Befehle: Addition, Multiplikation, Division, Subtraktion; jeweils für ntegerund Floatzahlen verflow- / Underflow-Kontrolle kompleere logische Befehle Shift-peratoren Sprung-Befehle, Subroutine-Calls /-Befehle 57 / 6 58 / 6 Jeder dieser Befehle wird in eine Folge von Mikroinstruktionen zerlegt (das Mikroprogramm) und ausgeführt. Diese Befehlsfolge kann z.b. wie folgt aussehen: Laden des Befehls nterpretation des Befehls Adressberechnung Bereitstellung der peranden Ausführung Abspeicherung des Ergebnisses Programmzähler hochzählen das Konzept der Mikroprogrammierung ist sehr mächtig und wird in der theoretischen nformatik als endlicher Automat bezeichnet wir werden am Ende der Vorlesung mit der Turing-Maschine ein ähnliches, etwas abstrakteres Konzept kennenlernen prinzipiell könnten wir mit Hilfe der Mikroprogrammierung einen Rechner bauen wegen der sperrigen Programmierbarkeit wird sich diese Vorgehen jedoch auf eine sehr hardwarenahe Ebene beschränken 59 / 6 6 / 6
16 die Mikroprogrammierung findet insbesondere im von-neumann-rechner Verwendung dieses Rechnerkonzept werden wir im nächsten Kapitel behandeln 6 / 6
Informatik II. Sequentielle Schaltwerke. sequentielle Schaltwerke. sequentielle Schaltwerke. Rainer Schrader. 14. November 2005
nformatik Rainer chrader equentielle chaltwerke Zentrum für Angewandte nformatik Köln 4. November 5 / 57 / 57 wir haben gesehen, dass es notwendig ist, den Ablauf von chaltvorgängen und ihre Reihenfolge
MehrTECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl
MehrDie Mikroprogrammebene eines Rechners
Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.
MehrIntegrierte Schaltungen
Integrierte Schaltungen Klassen von Chips: SSI (Small Scale Integrated) circuit: 1 bis 10 Gatter MSI (Medium Scale Integrated) circuit: 10 bis 100 Gatter LSI (Large Scale Integrated) circuit: 100 bis 100
MehrKap 4. 4 Die Mikroprogrammebene eines Rechners
4 Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten (Befehl holen, Befehl dekodieren, Operanden holen etc.).
MehrKapitel 4 Schaltungen mit Delays (Schaltwerke) Literatur: Oberschelp/Vossen, Kapitel 4. Kapitel 4: Schaltungen mit Delays Seite 1
Kapitel 4 Schaltungen mit Delays (Schaltwerke) Literatur: Oberschelp/Vossen, Kapitel 4 Kapitel 4: Schaltungen mit Delays Seite 1 Schaltungen mit Delays Inhaltsverzeichnis 4.1 Einführung 4.2 Addierwerke
Mehr3 Rechnen und Schaltnetze
3 Rechnen und Schaltnetze Arithmetik, Logik, Register Taschenrechner rste Prozessoren (z.b. Intel 4004) waren für reine Rechenaufgaben ausgelegt 4 4-Bit Register 4-Bit Datenbus 4 Kbyte Speicher 60000 Befehle/s
MehrSchaltwerke Schaltwerk
Schaltwerke Bisher habe wir uns nur mit Schaltnetzen befasst, also Schaltungen aus Gattern, die die Ausgaben als eine Funktion der Eingaben unmittelbar (durch Schaltvorgänge) berechnen. Diese Schaltnetze
MehrPraktikum Grundlagen der Elektronik
Praktikum Grundlagen der Elektronik Versuch EP 7 Digitale Grundschaltungen Institut für Festkörperelektronik Kirchhoff - Bau K1084 Die Versuchsanleitung umfasst 7 Seiten Stand 2006 Versuchsziele: Festigung
Mehr2.2 Rechnerorganisation: Aufbau und Funktionsweise
2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise
Mehra. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF
ITS Teil 2: Rechnerarchitektur 1. Grundschaltungen der Digitaltechnik a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF b. Zähler (Bsp. 4-Bit Zähler) - Eingang count wird zum Aktivieren
MehrPraktikum Digitaltechnik
dig Datum : 1.06.2009 A) Vorbereitungsaufgaben 1) Was unterscheidet sequentielle und kombinatorische Schaltungen? Kombinatorische ~ Sequentielle ~ Ausgänge sind nur vom Zustand der Eingangsgrößen abhängig
MehrQ R. reset (R) set (S) unzulässig! Unkontrollierte Rückkopplung von Gatterausgängen auf Gattereingänge führt zu logisch "inkonsistentem" Verhalten!
Schaltwerke Schaltwerke 22 Prof. Dr. Rainer Manthey Informatik II Schaltwerke: Übersicht generelles Problem grösserer Schaltnetze: Länge der Laufzeiten wird relevant Notwendigkeit der Zwischenspeicherung
MehrRechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 14/15 Prof. Dr Jian-Jia Chen Dr. Lars Hildebrand Fakultät für Informatik Technische Universität Dortmund lars.hildebrand@tu-.de http://ls1-www.cs.tu-.de Übersicht
MehrDrücken Sie (später) bei Speichere Änderungen in der Bibliothek default? auf Nein.
Kapitel 5 Ein Schieberegister besteht aus einer linearen Anordnung von Flipflops, die so miteinander verschaltet sind, dass jedes Flipflop den Zustand seines Vorgängers übernimmt und seinen eigenen Zustand
MehrSteuerwerk einer CPU. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck
Steuerwerk einer CPU Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Übersicht Implementierung des Datenpfads Direkte Implementierung Mikroprogrammierung
MehrProzessorarchitektur. Kapitel 1 - Wiederholung. M. Schölzel
Prozessorarchitektur Kapitel - Wiederholung M. Schölzel Wiederholung Kombinatorische Logik: Ausgaben hängen funktional von den Eingaben ab. x x 2 x 3 z z = f (x,,x n ) z 2 z m = f m (x,,x n ) Sequentielle
MehrTutorium Rechnerorganisation
Woche 3 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
MehrRechnerstrukturen Winter 2015 4. WICHTIGE SCHALTNETZE. (c) Peter Sturm, University of Trier 1
4. WICHTIGE SCHALTNETZE (c) Peter Sturm, University of Trier 1 Wichtige Schaltnetze Häufig verwendete Grundfunktionen Umwandeln (Decoder) Verteilen (Multiplexer) und Zusammenfassen (Demultiplexer) Arithmetisch-
MehrGrundlagen der Informatik 2. Grundlagen der Digitaltechnik. 5. Digitale Speicherbausteine
Grundlagen der Informatik 2 Grundlagen der Digitaltechnik 5. Digitale Speicherbausteine Prof. Dr.-Ing. Jürgen Teich Dr.-Ing. Christian Haubelt Lehrstuhl für Hardware-Software Software-Co-Design Grundlagen
Mehr12. Tutorium Digitaltechnik und Entwurfsverfahren
12. Tutorium Digitaltechnik und Entwurfsverfahren Tutorium Nr. 13 Alexis Tobias Bernhard Fakultät für Informatik, KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft
MehrVersuch D3: Busse, Speicher und Ampelsteuerung mit Speicher
Versuch D3: Busse, Speicher und Ampelsteuerung mit Speicher Version D3_16 vom 25.05.2016 Ziel dieses Versuches: Entwicklung einer Ablaufsteuerung mit einem 32 * 4 bit Speicherbaustein, um eine flexible
MehrHalbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1
Halbleiterspeicher 30.09.2008 Michael Kuhfahl 1 Gliederung I. FF als Speicher (1 Bit) II. Register als Speicher (n Bit) III. Anordnung der Speicherzellen IV. SRAM V. DRAM VI. ROM VII. PROM VIII. EPROM
MehrDaniel Betz Wintersemester 2011/12
Daniel Betz Wintersemester 2011/12 Digitally signed by daniel.betz@daniel-betz.com Date: 2011.12.04 17:24:40 +01'00' Insgesamt 16 Register von je 16 Bit (=WORD) Breite Untere 8 Register auch als 2 Register
Mehr<ruske.s@web.de> Oliver Liebold. NAND (negierte Undverknüpfung) L L H L H H H L H H H L
Elektronische Grundlagen Versuch E7, Grundelemente der Digitaltechnik Praktikumsgruppe IngIF, 04. Juni 2003 Stefan Schumacher Sandra Ruske Oliver Liebold
MehrVersuch P1-63 Schaltlogik Vorbereitung
Versuch P1-63 Schaltlogik Vorbereitung Gruppe Mo-19 Yannick Augenstein Versuchsdurchführung: 16. Januar 2012 1 Inhaltsverzeichnis Einführung 3 1 Grundschaltungen 3 1.1 AND.......................................
MehrMikroprozessor bzw. CPU (Central Processing. - Steuerwerk (Control Unit) - Rechenwerk bzw. ALU (Arithmetic Logic Unit)
Der Demo-Computer besitzt einen 4Bit-Mikroprozessor. Er kann entsprechend Wörter mit einer Breite von 4 Bits in einem Schritt verarbeiten. Die einzelnen Schritte der Abarbeitung werden durch Lampen visualisiert.
MehrVorlesung Rechnerarchitektur. Einführung
Vorlesung Rechnerarchitektur Einführung Themen der Vorlesung Die Vorlesung entwickelt an Hand von zwei Beispielen wichtige Prinzipien der Prozessorarchitektur und der Speicherarchitektur: MU0 Arm Speicher
Mehr1. Übung - Einführung/Rechnerarchitektur
1. Übung - Einführung/Rechnerarchitektur Informatik I für Verkehrsingenieure Aufgaben inkl. Beispiellösungen 1. Aufgabe: Was ist Hard- bzw. Software? a Computermaus b Betriebssystem c Drucker d Internetbrowser
MehrGrundtypen Flip-Flops
FLIP-FLOPs, sequentielle Logik Bei den bislang behandelten Logikschaltungen (Schaltnetzen) waren die Ausgangsgrößen X, Y... zu jeder Zeit in eindeutiger Weise durch die Kombination der Eingangsvariablen
MehrFlip Flops allgemein - Digitale Signalspeicher
INFORMATION: Flip Flops allgemein - Digitale Signalspeicher Jede elektronische Schaltung, die zwei stabile elektrische Zustände hat und durch entsprechende Eingangssignale von einem Zustand in einen anderen
MehrDatenpfad einer einfachen MIPS CPU
Datenpfad einer einfachen MIPS CPU Zugriff auf den Datenspeicher Grundlagen der Rechnerarchitektur Prozessor 19 Betrachten nun Load und Store Word Erinnerung, Instruktionen lw und sw sind vom I Typ Format:
MehrFüllstandsregelung. Technische Informatik - Digitaltechnik II
Füllstandsregelung Kursleiter : W. Zimmer 1/18 Zwei Feuchtigkeitsfühler (trocken F=0; feucht F=1) sollen zusammen mit einer geeigneten Elektronik dafür sorgen, dass das Wasser im Vorratsbehälter niemals
MehrBinärzahlen. Vorkurs Informatik. Sommersemester Institut für Informatik Heinrich-Heine-Universität Düsseldorf
Binärzahlen Vorkurs Informatik Institut für Informatik Heinrich-Heine-Universität Düsseldorf Sommersemester 2016 Gliederung 1 Das Binärsystem Einleitung Darstellung 2 Umrechen Modulo und DIV Dezimal in
MehrBasisinformationstechnologie I
Basisinformationstechnologie I Wintersemester 2012/13 28. November 2012 Rechnertechnologie III Universität zu Köln. Historisch-Kulturwissenschaftliche Informationsverarbeitung Jan G. Wieners // jan.wieners@uni-koeln.de
MehrRO-Tutorien 3 / 6 / 12
RO-Tutorien 3 / 6 / 12 Tutorien zur Vorlesung Rechnerorganisation Christian A. Mandery WOCHE 4 AM 21.05.2013 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft
MehrVersuch: D1 Gatter und Flipflops
Versuch: D1 Gatter und Flipflops Vorbemerkung Es ist nicht beabsichtigt, daß Sie einfach eine vorgegebene Versuchsanordnung abarbeiten. Sie sollen die hier angewendeten Zusammenhänge erkennen und verstehen.
MehrDigitalelektronik. Philipp Fischer. 9. Dezember 2002
Digitalelektronik Philipp Fischer 9. Dezember 2002 1 Inhaltsverzeichnis Einfache TTL-Schaltungen 4 EOR-Logik 5 Realisation verschiedener Logiken 5 Addierer 6 Parity-Check 6 Multiplexer 7 Basis Flip-Flop
Mehr5. Schaltwerke und Speicherelemente S Q
5. chaltwerke und peicherelemente T chaltwerke Takt, peicherelemente, Flip-Flops Verwendung von Flip-Flops peicherzellen, egister Kodierer, peicher 72 chaltwerke vs. chaltkreise chaltkreise bestehen aus
Mehr1. Übung aus Digitaltechnik 2. 1. Aufgabe. Die folgende CMOS-Anordnung weist einen Fehler auf:
Fachhochschule Regensburg Fachbereich Elektrotechnik 1. Übung aus Digitaltechnik 2 1. Aufgabe Die folgende CMOS-Anordnung weist einen Fehler auf: A B C p p p Y VDD a) Worin besteht der Fehler? b) Bei welcher
MehrGTI ÜBUNG 10 FLIPFLOPS UND AUTOMATEN
GTI ÜBUNG FLIPFLOPS UND AUTOMATEN Aufgabe Flipflps 2 Beschreibung In dieser Aufgabe sllen die Eigenschaften ausgesuchter Flipflpschaltungen untersucht werden. Die Verzögerungszeit eines jeden Lgikgatters
Mehr5. Schaltwerke und Speicherelemente
5. chaltwerke und peicherelemente T chaltwerke Takt, peicherelemente, Flip-Flops Verwendung von Flip-Flops peicherzellen, egister Kodierer, peicher 74 chaltwerke vs. chaltkreise chaltkreise bestehen aus
MehrIm Original veränderbare Word-Dateien
Das Von-Neumann-Prinzip Prinzipien der Datenverarbeitung Fast alle modernen Computer funktionieren nach dem Von- Neumann-Prinzip. Der Erfinder dieses Konzeptes John von Neumann (1903-1957) war ein in den
Mehr5. Übung: Binäres Rechnen und Fließkommazahlen Abteilung Verteilte Systeme, Universität Ulm
5. Übung: Binäres Rechnen und Fließkommazahlen Aufgabe 1: Binäres Rechnen a) Berechnen Sie: x = 01100101b*(0101101b-10110100b)+10101b. Alle Zahlen sind 8 Bit breit und in Zweierkomplement-Notation angegeben.
MehrSequentielle Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck
Sequentielle Logik Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Übersicht Schaltwerke Flip-Flops Entwurf eines Schaltwerks Zähler Realisierung Sequentielle
MehrDigitaltechnik II SS 2007
Digitaltechnik II SS 27 2. Vorlesung Klaus Kasper Inhalt Schaltnetz vs. Schaltwerk NAND SR-Flip-Flop NOR SR-Flip-Flop Master-Slave Flip-Flop Zustandsdiagramm Flip-Flop Zoo Schaltnetze vs. Schaltwerke Schaltnetz:
MehrBericht. Digitallabor. Hochschule Karlsruhe N1. Aufgabe 5.6 Stoppuhr. Teilnehmer: Natalia Springer, Tong Cha. Datum:
Bericht Digitallabor Hochschule Karlsruhe N1 Aufgabe 5.6 Stoppuhr Teilnehmer: Natalia Springer, Tong Cha Datum: 09.01.08 5.6.1 4 Dekadenzähler Aufgabe: Es soll ein 4 Dekaden- Zähler entworfen werden, dessen
MehrMit den Rechenfunktionen werden zwei digitale Werte addiert oder subtrahiert.
Blatt:4.1 4. RECHENFUNKTIONEN Mit den Rechenfunktionen werden zwei digitale Werte addiert oder subtrahiert. 4.1 ADDITION VON DUALZAHLEN Sollen Dualzahlen addiert werden, so gilt folgende Rechenregel: 0
MehrIII. Asynchrone und synchrone Schaltwerke
Ein asynchrones Schaltwerk entsteht dadurch, daß an bei eine Schaltnetz SN1 indestens eine Ausgang auf die Eingänge rückkoppelt. Das Verhalten des Schaltwerks ist dait nicht nur von den Eingangsgrößen
Mehr2.5.1 Das Basis-Flipflop
2.5 Die Flipflops 137 2.5.1 Das Basis-Flipflop Basis-Flipflops sind nicht taktgesteuerte FF. ie sollen die Funktionen etzen, Löschen und peichern aufweisen. 1 - etzeing. (et) - Löscheing. (eset) 2 etzen:
Mehr2. Computer (Hardware) K. Bothe, Institut für Informatik, HU Berlin, GdP, WS 2015/16
2. Computer (Hardware) K. Bothe, Institut für Informatik, HU Berlin, GdP, WS 2015/16 Version: 14. Okt. 2015 Computeraufbau: nur ein Überblick Genauer: Modul Digitale Systeme (2. Semester) Jetzt: Grundverständnis
MehrGrundlagen der Digitaltechnik GD. Aufgaben und Musterlösungen
DIGITALTECHNIK GD KLAUSUR VOM 19. 3. 2014 AUFGABEN UND MUSTERLÖSUNGEN SEITE 1 VON 9 Name: FH Dortmund Matr.-Nr.: FB Informations- und Elektrotechnik Grundlagen der Digitaltechnik GD Klausur vom 19. 3.
MehrDokumentation der Assemblerroutinen
Dokumentation der Assemblerroutinen für die Befehle MULT, MULTU, DIV & DIVU MulU Zum Multiplizieren, wurde die Methode der russischen Bauernmultiplikation benutzt, die prinzipiell nur ein schriftliches
Mehrbereits in A,3 und A.4: Betrachtung von Addierschaltungen als Beispiele für Schaltnetze und Schaltwerke
Rechnerarithmetik Rechnerarithmetik 22 Prof. Dr. Rainer Manthey Informatik II Übersicht bereits in A,3 und A.4: Betrachtung von Addierschaltungen als Beispiele für Schaltnetze und Schaltwerke in diesem
MehrKapitel 5: Schieberegister. Anwendungen von Schieberegistern. Grundschaltung eines Schieberegisters. Kapitelverzeichnis (Buch Künzli)
Kapitelverzeichnis (Buch Künzli). Begriffe und efinitionen. Kombinatorische Logik und Schaltalgebra. Speicherbausteine (Flip-Flops). Zähler 5. Register und Schieberegister 6. Automaten. Programmierbare
MehrEinführung in die Informatik
Einführung in die Informatik Dipl.-Inf., Dipl.-Ing. (FH) Michael Wilhelm Hochschule Harz FB Automatisierung und Informatik mwilhelm@hs-harz.de http://www.miwilhelm.de Raum 2.202 Tel. 03943 / 659 338 FB
MehrLogik mit Gedächtnis : Sequentielle Logik
Logik mit Gedächtnis : Sequentielle Logik Schaltwerke Grundkomponenten zur Informationspeicherung: Flip-Flops Typische Schaltwerke Entwurf eines Schaltwerks Wintersemester 12/13 1 asynchrone und synchrone
MehrRechnerarchitektur und Betriebssysteme (CS201): Architektur, ALU, Flip-Flop
Rechnerarchitektur und Betriebssysteme (CS201): Architektur, ALU, Flip-Flop 17. September 2013 Prof. Dr. Christian Tschudin Departement Mathematik und Informatik, Universität Basel Uebersicht Ausgewählte
Mehr6. Aufgabenblatt mit Lösungsvorschlag
Einführung in Computer Microsystems Sommersemester 2010 Wolfgang Heenes 6. Aufgabenblatt mit Lösungsvorschlag 26.05.2010 Aufgabe 1: Entwurf der Steuerung eines Verkaufsautomaten Folge Spezifikation für
MehrLogische Bausteine. Grundlagen der Rechnerarchitektur Logik und Arithmetik 31
Logische Bausteine Sequentielle Schaltungen Shlt Grundlagen der Rechnerarchitektur Logik und Arithmetik 31 Sequentielle Schaltungen n Eingänge m Ausgänge n Eingänge m Ausgänge Zustand Ausgänge hängen nur
MehrVorbereitung zum Versuch
Vorbereitung zum Versuch Schaltlogik Armin Burgmeier (1347488) Gruppe 15 6. Januar 2008 1 Gatter aus diskreten Bauelementen Es sollen logische Bausteine (Gatter) aus bekannten, elektrischen Bauteilen aufgebaut
MehrEinführung (1) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München
Einführung (1) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (2) Architektur des Haswell- Prozessors (aus c t) Einführung
MehrSemestralklausur Einführung in Computer Microsystems
Semestralklausur Einführung in Computer Microsystems 07. Juli 2008 Dr.-Ing. Wolfgang Heenes Name (Nachname, Vorname) Matrikelnummer Unterschrift Prüfung Bitte ankreuzen Anzahl abgegebene Zusatzblätter:
Mehr9 Multiplexer und Code-Umsetzer
9 9 Multiplexer und Code-Umsetzer In diesem Kapitel werden zwei Standard-Bauelemente, nämlich Multiplexer und Code- Umsetzer, vorgestellt. Diese Bausteine sind für eine Reihe von Anwendungen, wie zum Beispiel
MehrRechnergrundlagen SS Vorlesung
Rechnergrundlagen SS 27 5. Vorlesung Inhalt Interpretation hexadezimal dargestellter Integer-Zahlen Little Endian / Big Endian Umrechnung in eine binäre Darstellung Ausführung von Additionen Optimierte
Mehr3 Arithmetische Schaltungen
. Schaltungselemente Arithmetische Schaltungen. Schaltungselemente Logikgatter Treiber; gibt am Ausgang denselben Logikpegel aus, der auch am Eingang anliegt Inverter; gibt am Ausgang den Logikpegel des
MehrSpeicherung von Signalen - Flipflops, Zähler, Schieberegister
Lehrbehelf für Prozessregelung und echnerverbund, 3. Klasse HTL Speicherung von Signalen - Flipflops, Zähler, Schieberegister S - Flipflop Sequentielle Schaltungen unterscheiden sich gegenüber den kombinatorischen
MehrZahlensysteme: Oktal- und Hexadezimalsystem
20 Brückenkurs Die gebräuchlichste Bitfolge umfasst 8 Bits, sie deckt also 2 8 =256 Möglichkeiten ab, und wird ein Byte genannt. Zwei Bytes, also 16 Bits, bilden ein Wort, und 4 Bytes, also 32 Bits, formen
MehrAutomaten. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011
Automaten Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011 Automaten 1/28 2012-02-29 Flip-Flops Frage: wie kann man Werte speichern?
MehrWerkstatt Multiplikation Posten: 8-Bit Multiplikation. Informationsblatt für die Lehrkraft. 8-Bit Multiplikation
Informationsblatt für die Lehrkraft 8-Bit Multiplikation Informationsblatt für die Lehrkraft Thema: Schultyp: Vorkenntnisse: Bearbeitungsdauer: 8-Bit Multiplikation (im Binärsystem) Mittelschule, technische
MehrGrundlagen der Informatik
Grundlagen der Informatik Logische und mathematische Grundlagen Digitale Daten Computerprogramme als Binärdaten von Neumann-Rechnerarchitektur Einführung in Maschinen-Code Speicherorganisation Betriebssysteme
MehrCls. Der Aufbau der Schaltung geschieht mit dem HWPRAK-Altera-Board, das in diesem Versuch nun aus den folgenden Komponenten besteht:
9 Versuch Nr. 7 9.1 Anmerkungen zum Versuch Nr. 7 In den letzten drei Versuchen haben Sie die wichtigsten Bestandteile eines Rechners kennen gelernt, in der Software MAX+PlusII eingegeben und in den Baustein
MehrRechnerarchitektur Atmega 32. 1 Vortrag Atmega 32. Von Urs Müller und Marion Knoth. Urs Müller Seite 1 von 7
1 Vortrag Atmega 32 Von Urs Müller und Marion Knoth Urs Müller Seite 1 von 7 Inhaltsverzeichnis 1 Vortrag Atmega 32 1 1.1 Einleitung 3 1.1.1 Hersteller ATMEL 3 1.1.2 AVR - Mikrocontroller Familie 3 2 Übersicht
MehrMidterm-Klausur Technische Grundlagen der Informatik
Midterm-Klausur Technische Grundlagen der Informatik Prof. Dr. Arndt Bode Wintersemester 2002/2003 7. Dezember 2002 Name: Vorname: Matrikelnummer: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe Punkte
MehrGrundlagen der Informatik I. Übung
Grundlagen der Informatik I Übung Studiengang Wirtschaftsingenieurwesen Wintersemester 1/13 Autor: Prof. Dr.-Ing. habil. Hans-Joachim Böhme HTW Dresden, Fachbereich Informatik/Mathematik Friedrich-List-Platz
MehrProzessor HC680 fiktiv
Prozessor HC680 fiktiv Dokumentation der Simulation Die Simulation umfasst die Struktur und Funktionalität des Prozessors und wichtiger Baugruppen des Systems. Dabei werden in einem Simulationsfenster
MehrProtokoll zu Grundelemente der Digitaltechnik
Protokoll zu Grundelemente der Digitaltechnik Ronn Harbich 22. uli 2005 Ronn Harbich Protokoll zu Grundelemente der Digitaltechnik 2 Vorwort Das hier vorliegende Protokoll wurde natürlich mit größter Sorgfalt
MehrIm Original veränderbare Word-Dateien
Binärsystem Im Original veränderbare Word-Dateien Prinzipien der Datenverarbeitung Wie du weißt, führen wir normalerweise Berechnungen mit dem Dezimalsystem durch. Das Dezimalsystem verwendet die Grundzahl
Mehr5 Verarbeitungsschaltungen
5 Verarbeitungsschaltungen Folie 1 5 Verarbeitungsschaltungen Häufig genutzte Funktionen gibt es als fertige Bausteine zu kaufen. 5.1 Addierer logische Schaltungen zur Addition zweier Dualzahlen Alle Grundrechenarten
MehrGrundlagen der Digitaltechnik
Grundlagen der Digitaltechnik Eine systematische Einführung von Prof. Dipl.-Ing. Erich Leonhardt 3., bearbeitete Auflage Mit 326 Bildern, 128 Tabellen, zahlreichen Beispielen und Übungsaufgaben mit Lösungen
MehrEinführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München
Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (1) Was ist ein Rechner? Maschine, die Probleme für
MehrTeil 2: Rechnerorganisation
Teil 2: Rechnerorganisation Inhalt: Zahlendarstellungen Rechnerarithmetik schrittweiser Entwurf eines hypothetischen Prozessors mit Daten-, Adreß- und Kontrollpfad Speicherorganisation Mikroprogrammierung
MehrDer Toy Rechner Ein einfacher Mikrorechner
Der Toy Rechner Ein einfacher Mikrorechner Dr. Gerald Heim Haid-und-Neu-Str. 10-14 76131 Karlsruhe 16. Mai 1995 Allgemeine Informationen 2 Quelle: Phil Kopmann, Microcoded versus Hard-Wired Logic, Byte
MehrZENTRALEINHEITEN GRUPPE
31. Oktober 2002 ZENTRALEINHEITEN GRUPPE 2 Rita Schleimer IT für Führungskräfte WS 2002/03 1 Rita Schleimer TEIL 1 - Inhalt Zentraleinheit - Überblick Architekturprinzipien Zentralspeicher IT für Führungskräfte
Mehrdas Ausgabealphabet [Fehler im Skript korrigiert (Schiffmann256)] -Z=z 1
Schaltwerke (13) - Automaten (13.1) α SCHALTWERKE (13) [04.06.02, Folie 481, Übungen 07] Schaltwerke sind wesentliche Funktionseinheiten eines Computers. Beispiele hierfür sind das Rechen- und das Leitwerk
MehrAufgabe 1 Minimieren Sie mit den Gesetzen der Booleschen Algebra 1.1 f a ab ab 1 = + + Aufgabe 2. Aufgabe 3
Logischer Entwurf Digitaler Systeme Seite: 1 Übungsblatt zur Wiederholung und Auffrischung Aufgabe 1 Minimieren Sie mit den Gesetzen der Booleschen Algebra 1.1 f a ab ab 1 = + + 1.2 f ( ) ( ) ( ) 2 = c
MehrGrundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur [CS3100.010] Wintersemester 2014/15 Heiko Falk Institut für Eingebettete Systeme/Echtzeitsysteme Ingenieurwissenschaften und Informatik Universität Ulm Kapitel 5 Rechnerarithmetik
MehrTeil VIII Von Neumann Rechner 1
Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only
MehrAngewandte Physik II: Elektronik
Elektronik für Physiker Prof. Brunner SS 26 Angewandte Physik II: Elektronik 9. Schaltwerke. Monostabile Kippschaltung: Univibrator 2. Astabile Kippschaltung: Multivibrator 3. Bistabile Kippschaltung:
MehrWas ist die Performance Ratio?
Was ist die Performance Ratio? Wie eben gezeigt wäre für k Pipeline Stufen und eine große Zahl an ausgeführten Instruktionen die Performance Ratio gleich k, wenn jede Pipeline Stufe dieselbe Zeit beanspruchen
MehrKünstliches binäres Neuron
Künstliches binäres Neuron G.Döben-Henisch Fachbereich Informatik und Ingenieurwissenschaften FH Frankfurt am Main University of Applied Sciences D-60318 Frankfurt am Main Germany Email: doeben at fb2.fh-frankfurt.de
MehrRechnerorganisation 2 TOY. Karl C. Posch. co1.ro_2003. Karl.Posch@iaik.tugraz.at 16.03.2011
Technische Universität Graz Institut tfür Angewandte Informationsverarbeitung und Kommunikationstechnologie Rechnerorganisation 2 TOY Karl C. Posch Karl.Posch@iaik.tugraz.at co1.ro_2003. 1 Ausblick. Erste
Mehr5.2 Endliche Automaten
5.2 Endliche Automaten 129 5.1.6 Kippstufen Flip-Flops werden auch als bistabile Kippstufen bezeichnet. Bistabil meint, dass beide Kippwerte, also 0 und 1 stabil sind. Diese Bezeichnung legt nahe, dass
MehrMathematik: Mag. Schmid Wolfgang Arbeitsblatt 3 2. Semester ARBEITSBLATT 3 RECHNEN MIT BRUCHTERMEN. 1. Kürzen von Bruchtermen
Mathematik: Mag. Schmid Wolfgang Arbeitsblatt 3. Semester ARBEITSBLATT 3 RECHNEN MIT BRUCHTERMEN 1. Kürzen von Bruchtermen Zunächst einmal müssen wir klären, was wir unter einem Bruchterm verstehen. Definition:
MehrWie in der Skizze zu sehen ist, bleibt die Periodendauer / Frequenz konstant und nur die Pulsweite ändert sich.
Kapitel 2 Pulsweitenmodulation Die sogenannte Pulsweitenmodulation (kurz PWM) ist ein Rechtecksignal mit konstanter Periodendauer, das zwischen zwei verschiedenen Spannungspegeln oszilliert. Prinzipiell
MehrArithmetik. Zahlendarstellung, Addition und Subtraktion Multiplikation, Division, Fest- und Gleitkommazahlen
Computer and Communication Systems (Lehrstuhl für Technische Informatik) Arithmetik Zahlendarstellung, Addition und Subtraktion Multiplikation, Division, Fest- und Gleitkommazahlen [TI] Winter 2013/2014
MehrC. BABBAGE (1792 1871): Programmgesteuerter (mechanischer) Rechner
Von-Neumann-Rechner (John von Neumann : 1903-1957) C. BABBAGE (1792 1871): Programmgesteuerter (mechanischer) Rechner Quelle: http://www.cs.uakron.edu/~margush/465/01_intro.html Analytical Engine - Calculate
MehrHARDWARE-PRAKTIKUM. Versuch L-4. Komplexe Schaltwerke. Fachbereich Informatik. Universität Kaiserslautern
HARDWARE-PRAKTIKUM Versuch L-4 Komplexe Schaltwerke Fachbereich Iformatik Uiversität Kaiserslauter Seite 2 Versuch L-4 Versuch L-4 I diesem Versuch soll ei Rechewerk zur Multiplikatio vo zwei vorzeichelose
Mehra) Wie viele ROM-Bausteine benötigen Sie für den Aufbau des 64x16 ROMs? c) Wie viele Bytes Daten können im 64x16 ROM insgesamt gespeichert werden?
VU Technische Grundlagen der Informatik Übung 4: Schaltwerke 83.579, 24W Übungsgruppen: Mo., 24.. Mi., 26..24 Aufgabe : ROM-Erweiterung Ein 64x6 ROM soll aus mehreren 32x4 ROMs (vgl. Abbildung rechts:
MehrSequenzielle Schaltungen (1)
Sequenzielle Schaltungen () Sequenzielle Schaltung: Schaltung, deren Ausgänge sowohl von den momentan anliegenden als auch von früheren Eingangsbelegungen abhängen. Wesentliche Elemente einer CPU wie Register,
Mehr