Technologies for Innovative Solutions.

Transkript

1 Technologies for Innovative Solutions

2 Technologies for Innovative Solutions Embedding Technology Motivation Technologien ET Solder ET Microvia ET Flip-Chip Vorgehensweise Bauelemente, Design Rules und EDA Anwendungsbeispiele und Trends Jürgen Wolf Würth Elektronik GmbH & Co. KG Produktmanager Embedding Technology Seite 2

3 Technologies for Innovative Solutions Embedding Technology Motivation Technologien ET Solder ET Microvia ET Flip-Chip Vorgehensweise Bauelemente, Design Rules and EDA Anwendungsbeispiele und Trends Seite 3

4 Welche Vorteile bieten eingebettete Bauelemente? Miniaturisierung Performance/ Funktion Zuverlässigkeit Gehäuseersatz Einsparung von Bestückfläche auf den Außenlagen Integrierte Schirmung Kurze Signalwege Plagiatsschutz Schutz vor Umwelteinflüssen Vollflächige Fixierung Wärmemanagement Seite 4

5 Technologies for Innovative Solutions Embedding Technology Motivation Technologien ET Solder ET Microvia ET Flip-Chip Vorgehensweise Bauelemente, Design Rules und EDA Anwendungsbeispiele und Trends Seite 5

6 Embedding Technology ET Solder: Eingebettete SMD Bauelemente ET Solder Prozessfluss Strukturierter Kern mit Lötstopp und Lötoberfläche Bestückung (SMD bleifrei Reflow) Lötstopplack Kombinierte Freigestellte Bestückung Außenlagen Vorderseite Innenlagen Bestückter Rückseite Lötoberfläche Lötstopprahmen Zweiter Prepreg undkernund Strukturierung dünner Kupferfolie Prepregs KernKern Lötoberfläche Haftvermittler Multilayer laminieren Weiterführende PCB Prozesse Technology Embedding V 2017/1 Würth Elektronik GmbH & Co. KG Seite 6

7 ET Solder: Eingebettete SMD Bauelemente Einbetten von SMD Komponenten Seite 7

9 ET Microvia: Eingebettete aktive und passive Bauelemente ET Microvia Prozessfluss Bestückung (Kleben / Sintern / Löten) Seite 9

10 ET Microvia: Eingebettete aktive und passive Bauelemente ET Microvia Prozessfluss Bestückung (Kleben / Sintern / Löten) Multilayer laminieren Seite 10

11 ET Microvia: Eingebettete aktive und passive Bauelemente ET Microvia Prozessfluss Bestückung (Kleben / Sintern / Löten) Multilayer laminieren Microvias und Vias bohren Seite 11

12 ET Microvia: Eingebettete aktive und passive Bauelemente ET Microvia Prozessfluss Bestückung (Kleben / Sintern / Löten) Multilayer laminieren Microvias und Vias bohren Metallisieren und Strukturieren Seite 12

13 ET Microvia: Eingebettete aktive und passive Bauelemente Bestückung (NCA-Kleben) auf Kupferfolie Beispiel: Aufsicht bestückte Folie Kondensatoren mit Cu-Terminierung Widerstände mit Cu-Terminierung ASIC als Nacktchip mit NiPd-Metallisierung Embedding Technology V 2017/1 Würth Elektronik GmbH & Co. KG Seite 13

14 ET Microvia: Eingebettete aktive und passive Bauelemente Unverkupfertes Microvia auf eingebetteten Kondensator mit Kupferterminierung Length: 21,96 µm Length: 58,97 µm Embedding Technology V 2017/1 Würth Elektronik GmbH & Co. KG Page 14

15 ET Microvia vs. ET Solder ET Microvia ET Solder Seite 15

17 ET Flip-Chip: Eingebettete aktive Komponenten ET Flip-Chip Prozessfluss Kern mit Footprint für Flip Chip Bestücken (Flip-Chip ACA) Multilayer laminieren Weitere Leiterplattenprozesse Seite 17

18 Kundenspezifische Lösungen robuste RFID-Tags Kundenspezifische RFID - Tags Bestücken von RFID-Chips (anisotrop-leitfähiger Klebstoff ACA) auf Innenlagen Extrem robuster Aufbau durch den Einsatz von FR4-Materialien Individuelle Konfiguration durch Änderung der äußeren Abmessungen und der Antennenstrukturen auch über mehrere Lagen Seite 18

19 Bestückung bei einem Leiterplattenhersteller? Paradigmenwechsel Bestückung von Komponenten, die eingebettet werden, beim Leiterplattenhersteller ESD Bauelementelager / -bevorratung / -logistik / Schutzatmosphäre Embedding Technology V 2017/1 Würth Elektronik GmbH & Co. KG Seite 19

20 ET Microvia: Aktive und passive Komponenten Bestückung (NCA-Kleben) auf Kupferfolie Embedding Technology V 2017/1 Würth Elektronik GmbH & Co. KG Seite 20

22 Vorgehensweise bei PCB Projekten mit eingebetteten Komponenten Benötigte Unterlagen und Daten für eine erste Umsetzungsplanung Daten für die Innenlagen-Bestückung Stückliste (Bill-of-Materials BOM) der einzubettenden Komponenten Inkl. aller mechanischen Abmessungen (X,Y und Z-Achse) Inkl. aller Toleranzen der mechanischen Abmessungen Pick & Place Daten (falls vorhanden) Geplanter/gewünschter Bestückplan der Innenlage (inkl. Den Abmessungen für die Kontakte wie z.b. Gull-Wing- und J-Leads) Designator Value Qu nhib, RST ANT PROG R1, R2, R3, R4, R6, R8, R9, R10, R11, R13, R14 100k R12, R15, R16, R18, R19 N.C. R17, R R5, R7 10k T1, T2 N.C. U2 L1, L3 2.2uH L2 1uH AUX N.C. J1, J2, J3 FL1 U1 C1, C6, C7, C9, C10, C15, C16, C21, C22, C23, C27 100nF C12 1uF C13, C14 22uF C18, C19, C20 4.7uF C2, C3 6.2pF C24, C25 100uF C4, C5, C26 10pF C8, C11, C17 10uF XT2 XT Embedding Technology V 2017/1 Würth Elektronik GmbH & Co. KG Seite 22

23 Vorgehensweise bei PCB Projekten mit eingebetteten Komponenten Benötigte Unterlagen und Daten für eine erste Umsetzungsplanung Datensätze (bevorzugt Extended Gerber oder ODB++) und Dokumente mit Leiterplattenkontur (inkl. Liefernutzen-Kontur falls gewünscht) Layout-Daten (sofern schon vorhanden) Benötigte Lagenanzahl und die erforderlichen Kupferstärken Benötigte Lagenverbindungen Benötigte, vordefinierte Lagenabstände (z.b. für Impedanzen oder Isolationsstrecken) Embedding Technology V 2017/1 Würth Elektronik GmbH & Co. KG Seite 23

25 Verfügbarkeit von Bauelementen ET Microvia und ET Flip-Chip ET Microvia Wiederstände 150 µm Passive Komponenten mit Kupferterminierung Kondensatoren 150 µm Freiliegende ICs IC pad Metallisierung Kupfer Nickel- Palladium ET Flip-Chip IC pad Konfiguration Wirebond Au stud bumps Wafer-level Au bumps Seite 25

26 Verfügbarkeit von Bauelementen ET Solder ET Solder Prinzipiell jedes massive Bauelement (BE) möglich Max. BE-Dicke hängt vom Lagenaufbau ab No-Goes Flüssigkeiten/ Elektrolyte im BE Luft im BE (z.b. Quarze mit Metallkappen) Seite 26

27 Design und Layout? EDA-Tools for Embedding Technology: Die aktuellen Versionen dieser Softwaretools: Allegro PCB Designer Miniaturization Option Weitere Tools möglich, aber mit Einschränkungen Seite 27

28 Design und Layout? EDA-Tools für Embedding Technology: Hauptunterschiede der Tools: ET-fähig: Nicht ET-fähig: Zentrale Bauteilbibliothek, bei der die Footprints auf alle Lagen geschoben werden können. Applikationsspezifische Bauteilbibliothek, d.h. selber Lagenaufbau mit Footprint auf der realen Lagen der Applikation 3D Design Rule Check inkl. Mechanische Abmessungen Nur 2D Design Rule Check, keine Z-Achsen-Prüfung Seite 28

29 Design und Layout? EDA-Tools für Embedding Technology: Hauptunterschiede der Tools: ET-fähig: Zentrale Bauteilbibliothek, bei der die Footprints auf alle Lagen geschoben werden können. Schematische Darstellung Altium 3D Beschreibung Widerstand 0402 Außenlage Widerstand 0402 Lage 2 Widerstand 0402 Lage 3 umgedreht Widerstand 0402 Lage 4 Widerstand 0402 Lage 5 umgedreht Seite 29

30 Design und Layout? Komplikationen von EDA-Tools bei Embedding Technology: ET Microvia Häufig ist eine Microvia Verbindung zwischen dem Bauelement und der Kupferlage nicht möglich Zusätzliche Lage für Microvia Verbindung wird benötigt. Layout L1 L2 L3 L4 L5 Real L1 L2 L4 L5 Seite 30

31 Design und Layout? Komplikationen von EDA-Tools bei Embedding Technology: ET Solder Innenliegende Lötstoppmaske Viele EDA Tools unterstützen keine Innenliegende Lötstoppmaske Zusätzliche mechanische Lage(n) werden für die Lötstoppmaske benötigt Seite 31

32 Design und Layout Konturen der Bauelemente? Zusätzliches Mechanik-Layer für Konturen der Bauelemente Benötigt für die Berechnung der Prepreg-Freistellung Daumenregel: Bauelemente sollten gruppiert werden, so dass jeder Punkt innerhalb der Prepreg-Freistellung in weniger als 5 mm von der Kante der Freistellung erreicht werden kann, aufgrund der Fließeigenschaften des Harzes Embedding Technology V 2017/1 Würth Elektronik GmbH & Co. KG Page 32

33 Design Rules Embedding Technology Design Rules Design Guide mit Beschreibungen, Hinweisen und Regeln in gedruckter oder elektronischer Form unter verfügbar. Alle Leiterplatten mit eingebetteten Komponenten basieren auf diesem Design Guide: Basic Design Guide, Microvia HDI Design Guide, Starrflex Design Guide und Wärmemanagement Design Guide abhängig von der verwendeten Technologie. Seite 33

34 Spezifische Design Rules für ET Solder 100 µm (an Engstellen bis zu 75 µm) 50 µm (an Engstellen bis zu 35 µm) 5 µm Lötstopplack bedeckt nicht vollständig die Innenlage. Es gibt nur einen Rand um die Lötpads Design Rules für die restlichen Leiterplatten sind abhängig von der verwendeten Technologie(HDI, Starrflex, etc.) Seite 34

35 Spezifische Design Rules für ET Microvia End- 50 µm Pad- 175 µm Abstand Pad / Pad 75 µm Abstand nächste Komponente 300 µm Die Leiterplattenstrukturierung ist der einschränkende Faktor: Dielektrikum µm Höhe Bauteil 150 µm (<150 µm auf Anfrage) Dielektrikum 50 µm Pad- 150 µm Kleber Pitch 250 µm Pad-Metallisierung 6 µm Cu or 5 µm Ni + flash Pd Embedded component 5 mm x 5 mm Rückseitenkontrakt (Microvia oder ICA) auf Anfrage Pad Größen des Bauteils Pad Abstände des Bauteils Die Angegebenen Werte können sich je nach Aufbau und erforderlichen Kupferdicke unterscheiden. Prepreg Kernmaterial Seite 35

36 Spezifische Design Rules für ET Flip-Chip Die Leiterplattenstrukturierung ist der einschränkende Faktor: Abstand nächste Komponente 500 µm Pad Größen des Bauteils Pad Abstände des Bauteils Die Angegebenen Werte können sich je nach Aufbau und erforderlichen Kupferdicke unterscheiden. Pad 75 µm Pitch 150 µm Abstand Pad / Pad 75 µm Embedded flip-chip 5 mm x 5 mm Klebstoff ACA Dielektrikum 50 µm Höhe Bauteil 150 µm Prepreg Kernmaterial Seite 36

37 Technologies for Innovative Solutions Embedding Technology Motivation Technologien ET Solder ET Microvia ET Flip-Chip Vorgehensweise Bauelemente, Design Rules und EDA Anwendungsbeispiel und Trends Seite 37

38 Anwendungsbeispiel aktives medizinisches Implantat Entwicklung eines robusten, zuverlässigen und verfügbaren Prototypen Designs Aktives Implantat sehr wenig Platz mit feinen Strukturen Kritsiche EMV, da drahtlose Energie und Datenübertragung Erster Entwurf: Embedding Technology V 2017/1 Würth Elektronik GmbH & Co. KG Page 38

39 Anwendungsbeispiel aktives Medizin Implantat Umsetzung der Designanforderung Eingebetteter Widerstand (ET Microvia) Eingebetteter ASIC (ET Flip-Chip) Embedding Technology V 2017/1 Würth Elektronik GmbH & Co. KG Page 39

40 Anwendungsbeispiel aktives Medizin Implantat Sehr enge Zusammenarbeit zwischen allen Projektmitgliedern 3D Design und Layoutprozess Bestückte PCB im Liefernutzen Fertige Leiterplatte mit allen Komponenten Embedding Technology V 2017/1 Würth Elektronik GmbH & Co. KG Page 40

41 Simplify Complexity Trend: flexible thin ET Microvia Technologie Trend SiF System-in-Foil: Ultradünn (20 µm dick) IC in 60 µm dickem LCP 13 Oct 2014 Embedding Technology V 2017/1 Würth Elektronik GmbH & Co. KG Page 41

42 Trend: flexibel und dünn ET Microvia Technology trend System-in-Foil 20 µm thick IC in 60 µm thick LCP Embedding Technology V 2017/1 Würth Elektronik GmbH & Co. KG Page 42

43 Vielen Dank für Ihre Aufmerksamkeit Merci de votre attention! Köszönöm a fig yelmüket! Grazie per la vostra attenzione! Takk for oppmer ksomheten! Gracias por su atención! Tak for deres opmær ksomhed! Kiitos mielenkiinnosta! Tack för er uppmär ksamhet! Děkuji Vám za pozor nost! Dziękuję za uwa gę! Dank u voor uw aandacht! Vielen Dank für Ihre Aufmer ksamkeit! Kontakt: Produktmanagement Embedding Technology Würth Elektronik GmbH & Co. KG Circuit Board Technology Rudolf-Diesel-Straße Rot am See Germany Tel.: embedding@we-online.com Seite 43