Übungsaufgaben zu Modellierung und Simulation analoger Systeme

Transkript

1 Übungsaufgaben zu Modellierung und Simulation analoger Systeme Dr.-Ing. Eckhard Hennig Technische Universität Ilmenau, Wintersemester 2012/ Übungsaufgabe 1: Ruderanlage für das Flugzeugmodell Simulation des Modells Simulieren Sie die Ruderanlage mit SystemVision für ein Zeitintervall von t = s (Parameterwerte: siehe Vorlesung). Betrachten Sie die Verläufe des Ausgangssignals und ausgewählter modellinterner Signale. Was fällt Ihnen auf? Überprüfung des Systemkonzepts Das Ruder soll bei positiver Steuerspannung so ausgelenkt werden, dass das Flugzeug eine Rechtskurve fliegt. Überprüfen Sie, ob dies zutrifft. Falls dies nicht der Fall sein sollte, überlegen Sie sich geeignete Korrekturen am Systemkonzept, bauen Sie diese in das Simulationsmodell ein und validieren Sie Ihre Korrekturvorschläge. Plausibilitätsprüfung Betrachten Sie den Verlauf der Motorspannung. Was fällt Ihnen auf? 2 1

2 Übungsaufgabe 1: Ruderanlage für das Flugzeugmodell Verfeinerung des Verstärkermodells Aufgrund der begrenzten Betriebsspannung U B kann der Verstärker Ausgangsspannungen nur im Bereich von U B.. + U B liefern. Überlegen Sie sich (mindestens) ein einfaches mathematisches Modell, das diese Begrenzung berücksichtigt. Erweitern Sie das VHDL-AMS-Modell der Ruderanlage um Ihr(e) verbesserte(s) Verstärkermodell(e) und simulieren Sie das System. Welche Auswirkungen auf das Systemverhalten beobachten Sie? Falls Sie mehr als ein verbessertes Verstärkermodell implementiert haben, vergleichen Sie die Ergebnisse im Waveform-Viewer. Ermitteln Sie die physikalischen Gründe für das beobachtete Fehlverhalten. Anpassung des Systemkonzepts/der Systemparameter Überlegen Sie sich geeignete technische Lösungen zur Behebung des Fehlverhaltens und simulieren Sie Ihre Lösungsvorschläge. 3 Übungsaufgabe 2: Grundlagen der Modellierung digitaler Schaltungen in VHDL-AMS Taktgenerator Implementieren Sie ein VHDL-Modell für einen Taktgenerator mit den Parametern Taktperiode t p (clock period) [s] Tastverhältnis D (duty cycle) [%] Startverzögerung t d (start delay) [s] Testkonfiguration für Taktgenerator Erstellen Sie eine Testbench für den Taktgenerator in VHDL und simulieren Sie sie mit den Parameterwerten t p = 1 µs, D = 50%, t d = 2 µs t p = 1.3 µs, D = 75%, t d = 2.5 µs clock (t p, D, t d ) clk t p t d D*t p t 4 2

3 Übungsaufgabe 2: Grundlagen der Modellierung digitaler Schaltungen in VHDL-AMS Logikgatter Entwerfen Sie ein VHDL-Modell für einen Inverter (z =!a) ein Und-Gatter mit zwei Eingängen (z = a & b), jeweils mit dem Parameter Verzögerungszeit t d (delay) [s] Testschaltung Simulieren Sie folgende Logikschaltung mit VHDL für t = µs. a a b inv (t d ) and2 (t d ) z z clock_1 (1 µs, 50%, 2 µs) clk_1 and2_1 (100 ns) dout clock_2 (1.3 µs, 75%, 2.5 µs) clk_2 inv_1 (100 ns) clk_2q 5 Übungsaufgabe 2: Grundlagen der Modellierung digitaler Schaltungen in VHDL-AMS Plausibilitätsprüfung Überprüfen Sie das Ergebnis der Logiksimulation im Waveform-Viewer. Entspricht der Verlauf der Signale clk_1, clk_2, clk_2q und dout Ihren Erwartungen? Schaltplaneingabe (Schematic Entry) Erstellen Sie eine Schaltplansymbol für den Inverter in SystemVision. Verwenden Sie dazu die Menüfunktion Simulation Generator Symbol. Erstellen Sie auf dem selben Wege Schaltplansymbole für die Komponenten clock und and2. Geben Sie die Logikschaltung grafisch als Schaltplan ein. 6 3

4 Übungsaufgabe 2: Grundlagen der Modellierung digitaler Schaltungen in VHDL-AMS Simulation des Schaltplans Erstellen Sie eine neue Testbench in SystemVision mit Ihrem Schaltplan als Top-Level. Lassen Sie SystemVision eine VHDL-Netzliste der Testbench erstellen. Vergleichen Sie Ihre manuell erstellte Testbench-Beschreibung mit der automatisch erzeugten Netzliste. Simulieren Sie die Logikschaltung und vergleichen Sie die Ergebnisse mit der vorangegangenen Simulation. 7 Übungsaufgabe 3: Analyse nicht-konservativer Systeme Gegeben sei folgendes Blockdiagramm eines Filters (Leapfrog- Struktur) k 1 H 1 H 2 x(t) + + k 2 y(t) 1 1 st 1 k 3 T 2 8 4

5 Übungsaufgabe 3: Analyse nicht-konservativer Systeme Weisen Sie allen Knoten (Netzen) eindeutige Variablennamen zu. Schreiben Sie die Beziehungen zwischen den Ein- und Ausgangsgrößen der Blöcke H 1 und H 2 im Zeitbereich und im Frequenzbereich (Laplace-Transformation) auf. Stellen Sie das Gleichungssystem für den Filter im Frequenzbereich auf. Reduzieren Sie das Gleichungssystem auf die für die Berechnung der Ausgangsgrößen der Summierknoten und der Beobachtungsgröße Y(s) notwendigen Gleichungen und Variablen. Hinweis: Eliminieren Sie dazu alle nicht benötigten Variablen durch direktes Einsetzen. Schreiben Sie das resultierende Gleichungssystem in Matrixform. Bestimmen Sie die Übertragungsfunktion des Filters. Transformieren Sie die Übertragungsfunktion in ein äquivalentes Blockschaltbild, das keine Integratoren enthält. 9 Übungsaufgabe 4: Analyse linearer Systeme mit der Laplace-Transformation Gegeben sei das folgende lineare elektrische Netzwerk: I 0 t = 0 t = 0 C 1 u C1 Stellen Sie die Zustandsgleichungen für u C1 (t) und u C2 (t) auf. Bestimmen Sie u C1 (t) und u C2 (t) durch Lösung der Zustandsgleichungen mit Hilfe der Laplace-Transformation. R 1 I () t I (0) U (0) 0 Bestimmen Sie u C1 (t) und u C2 (t) mit Hilfe der Knotenanalyse im Frequenzbereich. R C 2 u C2 u u 0 2 C1 0 C 2 1 C1 4 C

6 Übungsaufgabe 5: Netzwerke und Graphen Gegeben seien die folgenden zwei elektrischen Netzwerke. a) 10 Ω 10 Ω 30 V 10 Ω 150 V b) 1 S 2 V u 2 A c 1 S 3 S u c 11 Übungsaufgabe 5: Netzwerke und Graphen Stellen Sie die Topologie der Netzwerke a) und b) mittels eines Graphen G grafisch dar. Benennen Sie die Knoten und Zweige von G, legen Sie Referenzrichtungen für die Zweige fest und notieren Sie die zugehörigen Zweigströme und spannungen. Welchen Rang hat die Knoteninzidenzmatrix A von G? Welchen maximalen Rang kann eine Schleifeninzidenzmatrix B von G haben? Stellen Sie die Knoteninzidenzmatrix A auf und bestimmen Sie Rang(A). Stellen Sie zwei verschiedene Schleifeninzidenzmatrizen B 1 und B 2 von maximalem Rang auf. Zeigen Sie, dass B 1 und B 2 denselben Schleifenraum aufspannen. 12 6

7 Übungsaufgabe 5: Netzwerke und Graphen Schreiben Sie den Vektor φ der Flussgrößen und den Vektor δ der Differenzgrößen als Funktion der Zweigströme und spannungen im Netzwerkgraphen G. Berechnen Sie mit Netzwerkanalyseverfahren Ihrer Wahl den Vektor φ a für Netzwerk a), den Vektor δ b für Netzwerk b). Berechnen Sie den Wert des Skalarprodukts T φ, δ φ δ a b a b Schätzen Sie ab, wie lange der Dozent an den beiden Netzwerken gefeilt hat, um den oben berechneten Wert des Skalarprodukts herbeizuführen. 13 Übungsaufgabe 6: Modifizierte Knotenanalyse für heterogene Systeme Übungsbeispiel: Ruderservo des Modellflugzeugs Modellgleichungen für die Komponenten: siehe Vorlesung Batteriespannung Elektromotor Getriebe Steuerspannung + Lastmoment M S Stellwinkel φ S Verstärker Potentiometer Servo (Drehwinkelmessung) 14 7

8 Übungsaufgabe 6: Modifizierte Knotenanalyse für heterogene Systeme Schreiben Sie die allgemeine Form der Modifizierten Knotenanalyse für folgende zwei Grenzfälle auf und bewerten Sie die Ergebnisse in Bezug auf ihre Eignung als Gleichungsformulierung für eine rechnergestützte Systemanalyse. 1. E 2 = Ø 2. E 2 = E Modellieren Sie die Komponenten des Ruderservos als konservative n-tore bzw. n-pole (oder auch Mischformen). Achten Sie dabei auf für die MNA geeignete positive Referenzrichtungen für die mechanischen Differenzgrößen. Verstärker Elektromotor Getriebe Drehwinkelsensor (Potentiometer) 15 Übungsaufgabe 6: Modifizierte Knotenanalyse für heterogene Systeme Stellen Sie die Modifizierte Knotenanalyse für den Ruderservo für den Fall E 2 = E auf. Implementieren Sie Ihre Komponentenmodelle für den Ruderservo in VHDL-AMS. Verwenden Sie dabei die Sprachkonstrukte terminal und quantity zur Modellierung der konservativen Klemmen und Torgrößen. terminal port_a, port_b: nature; quantity delta across phi through port_a to port_b; 16 8

9 Modellierung konservativer Systeme in VHDL-AMS Bespiel: Elektrische Kapazität -- Library-Referenzen library IEEE; use IEEE.electrical_systems.all; use IEEE.math_real.all; -- N-Tor-Beschreibung entity capacitor is generic ( C: real -- Capacitance ); port ( terminal p, n: electrical ); end entity capacitor; i u f i Entity E -- Beschreibung der Funktion f(u, i) architecture behavioral of capacitor is quantity u across i through p to n; begin i == C*u'dot; end architecture behavioral; 17 Übungsaufgabe 7: Phase-Locked Loop Modellieren Sie die Komponenten einer analogen Nachlauf-PLL in VHDL-AMS. Verwenden Sie konservative Klemmen/Tore. Phasendifferenzdetektor: idealer Multiplizierer Schleifenfilter mit der Übertragungsfunktion VCO Modellparameter: Filterkoeffizienten Modellparameter: Amplitude, Freilauffrequenz, Sensitivität Erstellen Sie eine Testbench für den VCO VCO-Parameter Amplitude: 0.1 V Freilauffrequenz: 1 MHz Sensitivität: 100 MHz/V VCO-Eingangssignal F( s) A Sprung von 0 V auf 0.5 mv nach 100 µs, auf 1 mv nach 200 µs 2 1 b1s b2s 1 a s a s

10 Übungsaufgabe 7: Phase-Locked Loop Simulieren Sie die VCO-Testbench in SystemVision Zeitbereich: t = µs. Überprüfen Sie, ob Ihr VCO phasenkontinuierlich arbeitet. Stellen Sie die VCO-Frequenz über der Zeit mit Hilfe der Waveform- Messfunktionen von SystemVision dar. Erstellen Sie ein Strukturmodell einer analogen PLL auf der Grundlage der oben entwickelten Komponenten. Schleifenfilter VCO Tiefpass 1. Ordnung mit Grenzfrequenz 20 khz Verstärkung: 1 Amplitude: 0.1 V Freilauffrequenz: 1 MHz Sensitivität: 100 MHz/V 19 Übungsaufgabe 7: Phase-Locked Loop Erstellen Sie eine Testbench für die PLL auf der Grundlage der VCO- Testbench. Benutzen Sie den VCO mit den gegebenen Parametern als Referenzsignalgenerator Simulieren Sie die PLL-Testbench in SystemVision Zeitbereich: t = µs. Stellen Sie die Modulationsspannung und die Frequenz des Oszillatorsignals über der Zeit im Waveform-Viewer dar Vergleichen Sie die Simulationsergebnisse mit der Theorie Bestimmen Sie die Periodendauer des Einschwingvorgangs der PLL aus der Simulation mit Hilfe des Waveform-Viewers Berechnen Sie die aufgrund der Analyse im Frequenzbereich (Laplace- Ersatzschaltbild) theoretisch zu erwartende Periodendauer Vergleichen Sie die Ergebnisse und bewerten Sie die Qualität der Modellierung 20 10

11 Übungsaufgabe 7: Phase-Locked Loop Mit den gegebenen Parameterwerten ist die PLL zwar stabil, das Einschwingverhalten ist aber durch eine kleine Dämpfungskonstante D geprägt. Leiten Sie eine geeignete Maßnahme zur Verbesserung des Dämpfungsverhaltens ab. Berechnen Sie eine Dimensionierung der PLL-Parameter, so dass D = 0.7 (bester Kompromiss zwischen Anstiegs- und Einschwingzeit) Passen Sie die Parameter des VHDL-AMS-Modells entsprechend an und überprüfen Sie Ihre Lösung per Simulation Bestimmen Sie den Ziehbereich und den Haltebereich der PLL. Implementieren Sie ein Verhaltensmodell der Gilbert-Zelle in Bipolar- Technik unter Berücksichtigung der nichtlinearen DC-Charakteristik und setzen Sie dieses als Phasendifferenzdetektor ein. Zeigen Sie per Modellierung und Simulation, dass die PLL zur Demodulation von FM- und PM-Signalen genutzt werden kann. 21 Übungsaufgabe 8: Modellierung von Unstetigkeiten g l s Anschlag φ A m φ 22 11

12 Übungsaufgabe 8: Modellierung von Unstetigkeiten Gegeben sei ein durch die Luftreibung D gedämpftes Pendel mit punktförmiger Masse m an einem masselosen Faden der Länge l, dessen freie Bewegung durch einen Anschlag eingeschränkt wird. g m l Anschlag s φ A φ (0) 90 (0) 0 g 9.81N/kg m 10 kg l 5m s 3m 45 A D 1Ns/m Stellen Sie die Bewegungsgleichung für φ(t) auf und erstellen Sie ein VHDL-AMS-Modell für das Pendel unter Verwendung des simultanen Break-Statements. 23 Übungsaufgabe 9: Analog/Digital-Wandler 1. Implementieren Sie ein funktionales Modell (Architekturebene) eines N-Bit A/D-Wandlers mit folgender Struktur: clk vin(t) S/H Quantizer Coder dout[n] Sample-and-Hold-Stufe: Abtastung von quantity vin(t) bei steigender Flanke von bit clk Ausgabe auf 1 LSB normiertes real signal vin[n] Mid-Tread-Quantizer: Entity IDEAL : Quantisierung von real signal vin[n] auf ganzzahlige Werte am Ausgang real signal vout[n] Enitity SAT : wie IDEAL aber mit Sättigung bei Überschreitung des FSR 26 12

13 Übungsaufgabe 9: Analog/Digital-Wandler Diskutieren Sie in der Gruppe, wie man einen Coder für 2er-Komplementzahlen umsetzen könnte: Umwandlung von real signal vout[n] in N-Bit Vektor dout[n] Vergleichen Sie Ihren Ansatz mit der vorgeschlagenen Lösung. 2. Implementieren Sie eine Testbench zur Bestimmung der Quantisierungskennlinie (blau), des Quantisierungsfehlers (rot). Bestimmen Sie diese einen 8-Bit-Quantizer. N = 3 e[n] vout[n] vin[n] 3. Erweitern Sie die Modelle zur Simulation von Mid-Riser-Quantizern (z.b. durch weitere Architectures.) 27 A/D-Wandler: Mid-Tread- vs. Mid-Riser-Quantizer Mid-Tread-Quantizer: Unsymmetrisch Flach im Nulldurchgang dout[n] N = 3 Mid-Riser-Quantizer: Symmetrisch Flanke im Nulldurchgang dout[n] N = 3 vin[n] vin[n] Auswahl abhängig von Anwendung (Delta-Sigma ADC Mid-Riser) 28 13

14 A/D-Wandler: 2er-Komplement Standarddarstellungsform von negativen Zahlen im Binärsystem Vorteil: keine explizite Auswertung eines Vorzeichenbits notwendig Darstellbarer Zahlenbereich mit N Bits: [2 N 1, 2 N 1 1] Beispiel für N = 4: Dezimal Binär N 1 negative Zahlen 2 N 1 positive Zahlen Verfahren zur Umwandlung von Dezimalzahlen in 2er-Komplement: 29 Übungsaufgabe 9: Analog/Digital-Wandler 4. Entwickeln Sie eine Testbench zur Bestimmung des zeitlichen Verlaufs des Quantisierungsfehler und dessen Spektrums bei sinusförmiger Anregung und Vollaussteuerung. Verwenden Sie die Testbench um den Quantisierungsfehler des Mid-Riser-Quantizers zu untersuchen. Stellen Sie dafür folgende Parameter ein: Anregungsfrequenz: 1 khz Anfangsphase: beliebig Wortbreite am Ausgang: 8 Bit Vergleichen Sie die Simulationsergebnisse mit den in der Vorlesung behandelten theoretischen Annahmen: Gleicht der Zeitverlauf des Quantisierungsfehlers einem Rauschprozess? Ist die Amplitude des Quantisierungsfehlers gleichverteilt? Ist Leistungsdichtespektrum des Quantisierungsfehlers weiß? 30 14

15 Übungsaufgabe 9: Analog/Digital-Wandler 5. Verwenden Sie die Testbench aus Aufgabe 4 zur Bestimmung des SQNR und ENOB des 8-Bit Mid-Riser-Quantizers. Vergleichen Sie die simulierten Werten mit den abgeleiteten Werten aus der Vorlesung. 6. Welchen Auswirkungen haben Übersteuerung (SAT) sowie integrale und differentielle Nichtlinearitäten (INL/DNL) auf den zeitlichen bzw. spektralen Verlauf des Quantisierungsfehler. 7. Bestimmen Sie das SQNR und ENOB eines 8-Bit Mid-Riser- Quantizers bei 128-facher Überabtastung. Vergleichen Sie die simulierten Werte mit den abgeleiteten Werten aus der Vorlesung. 31 Übungsaufgabe 9: Analog/Digital-Wandler 8. Implementieren Sie den Delta-Sigma-Modulator 1. Ordnung aus der Vorlesung. Implementieren Sie ein getaktetes Verzögerungsglied. Implementieren Sie ein Addierglied. Verwenden Sie das Verzögerungs- und Addierglied um das Schleifenfilter (Integrator) zu modellieren. Verwenden Sie das Schleifenfilter, ein weiteres Addierglied sowie einen 8-Bit Mid-Riser-Quantizer um den Delta-Sigma-Modulator zu modellieren. Verwenden Sie den Delta-Sigma-Modulator anstatt des einfachen Quantisierers in der Testbench aus Aufgabe 7 (128-fache Überabtastung) und verifizieren Sie ebenfalls das SQNR und ENOB

16 Übungsaufgabe 9: Analog/Digital-Wandler 9. Verringern Sie die Bitbreite des Quantisierers auf N = 1 (Komparator). Begutachten Sie die Signalverläufe innerhalb des Delta-Sigma-Modulators im Zeit- und Frequenzbereich. Bestimmen Sie auch hier das SQNR und ENOB und vergleichen Sie es mit den theoretischen Werten aus der Vorlesung. 10. Erweitern das Modell des Delta-Sigma-Modulator aus Aufgabe 9 zu einem vollständigen Delta-Sigma-A/D-Wandler inklusive Dezimationsfilter. Implementieren Sie dafür zunächst einen getakteten Dezimator. Nutzen Sie nun das Addierglied sowie den Dezimator um ein CIC- Filter (R = 128, M = 2, k = 2) zu implementieren. Fügen Sie nun das Dezimationsfilter in die Testbench aus Aufgabe 9 ein und verifizieren Sie dessen Funktion. 33 Kontakt Dr. Eckhard Hennig IMMS GmbH Tel.: Ehrenbergstraße 27 Fax: Ilmenau Institutsteil Erfurt Eckhard.Hennig@imms.de 35 16